數(shù)字電子技術(shù)第六版 閻石 第四章 學(xué)習(xí)資料

《數(shù)字電子技術(shù)基礎(chǔ)》（第六版）教學(xué)課件

清華大學(xué)

電子學(xué)教學(xué)組

聯(lián)系地址：清華大學(xué)

自動(dòng)化系郵政編碼：100084電子信箱：wang_hong@第四章

組合邏輯電路4.1概述一、組合邏輯電路的特點(diǎn)從功能上

從電路結(jié)構(gòu)上任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入不含記憶（存儲(chǔ)）元件二、邏輯功能的描述組合邏輯

電路組合邏輯電路的框圖4.2

組合邏輯電路的分析方法4.3組合邏輯電路的設(shè)計(jì)方法一、邏輯抽象分析因果關(guān)系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表二、寫出函數(shù)式三、選定器件類型四、根據(jù)所選器件：對(duì)邏輯式化簡（用門）

變換（用MSI）

或進(jìn)行相應(yīng)的描述（PLD）五、畫出邏輯電路圖，或下載到PLD六、設(shè)計(jì)驗(yàn)證

七、工藝設(shè)計(jì)設(shè)計(jì)舉例：設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈狀態(tài)的邏輯電路如果信號(hào)燈出現(xiàn)故障，Z為1RAGZ設(shè)計(jì)舉例：1.抽象輸入變量:

紅（R）、黃（A）、綠（G）輸出變量：

故障信號(hào)（Z）2.寫出邏輯表達(dá)式輸入變量輸出RAGZ00010010010001111000101111011111設(shè)計(jì)舉例：3.選用小規(guī)模SSI器件4.化簡5.畫出邏輯圖4.4若干常用組合邏輯電路4.4.1編碼器編碼：將輸入的每個(gè)高/低電平信號(hào)變成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼普通編碼器優(yōu)先編碼器一、普通編碼器特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)。例：3位二進(jìn)制普通編碼器輸

入輸

出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無關(guān)項(xiàng)化簡，得：二、優(yōu)先編碼器特點(diǎn)：允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，但只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。例：8線-3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高…I0優(yōu)先權(quán)最低）輸

入輸

出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000實(shí)例：

74HC148低電平選通信號(hào)選通信號(hào)附

加

輸

出

信

號(hào)為0時(shí)，電路工作無編碼輸入為0時(shí)，電路工作有編碼輸入輸

入輸

出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)附加輸出信號(hào)的狀態(tài)及含意三、二-十進(jìn)制優(yōu)先編碼器將

編成0110~1110

的優(yōu)先權(quán)最高，

最低輸入的低電平信號(hào)變成一個(gè)對(duì)應(yīng)的十進(jìn)制的編碼4.4.2譯碼器譯碼：將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出高、低電平信號(hào)。常用的有：二進(jìn)制譯碼器，二-十進(jìn)制譯碼器，顯示譯碼器等一、二進(jìn)制譯碼器例：3線—8線譯碼器輸

入輸

出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表

邏輯表達(dá)式：用電路進(jìn)行實(shí)現(xiàn)

用二極管與門陣列組成的3線－8線譯碼器

集成譯碼器實(shí)例：74HC138低電平輸出附加控制端74HC138的功能表：輸

入輸

出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111二、二—十進(jìn)制譯碼器將輸入BCD碼的10個(gè)代碼譯成10個(gè)高、低電平的輸出信號(hào) BCD碼以外的偽碼，輸出均無低電平信號(hào)產(chǎn)生例：74HC42三、顯示譯碼器1.七段字符顯示器

如：2.BCD七段字符顯示譯碼器

（代碼轉(zhuǎn)換器）7448輸

入輸

出數(shù)字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000真值表

卡諾圖BCD－七段顯示譯碼器7448的邏輯圖7448的附加控制信號(hào)：（1）燈測試輸入

當(dāng)

時(shí)，Ya~Yg全部置為17448的附加控制信號(hào)：（2）滅零輸入當(dāng)

時(shí)，

時(shí)，則滅燈7448的附加控制信號(hào)：（3）滅燈輸入/滅零輸出輸入信號(hào)，稱滅燈輸入控制端：

無論輸入狀態(tài)是什么，數(shù)碼管熄滅輸出信號(hào)，稱滅零輸出端：

只有當(dāng)輸入

，且滅零輸入信號(hào)

時(shí)，

才給出低電平

因此

表示譯碼器將本來應(yīng)該顯示的零熄滅了

例：利用

和

的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制

整數(shù)部分：最高位是0，而且滅掉以后，輸出

作為次高位的

輸入信號(hào)小數(shù)部分：最低位是0，而且滅掉以后，輸出

作為次低位的

輸入信號(hào)4.4.3數(shù)據(jù)選擇器一、二選一數(shù)據(jù)選擇器SELABY00000011010001111000101011011111A1A0Y11XX0000D10001D11010D12011D13二、“雙四選一”，74HC153

分析其中的一個(gè)“四選一”4.4.4加法器一、1位加法器1.半加器，不考慮來自低位的進(jìn)位，將兩個(gè)1位的二進(jìn)制數(shù)相加輸

入輸

出ABSCO00000110101011012.全加器：將兩個(gè)1位二進(jìn)制數(shù)及來自低位的進(jìn)位相加

輸

入輸

出ABCISCO000000011001010011011001010101110011111174LS18374HC183二、多位加法器串行進(jìn)位加法器優(yōu)點(diǎn)：簡單缺點(diǎn)：慢2.超前進(jìn)位加法器基本原理：加到第i位的進(jìn)位輸入信號(hào)是兩個(gè)加數(shù)第i位以前各位（0~j-1）的函數(shù)，可在相加前由A,B兩數(shù)確定。優(yōu)點(diǎn)：快，每1位的和及最后的進(jìn)位基本同時(shí)產(chǎn)生。

缺點(diǎn)：電路復(fù)雜。74LS283思考：已知X是3位二進(jìn)制數(shù)（其值小于等于5），試實(shí)現(xiàn)Y=3X并用7段數(shù)碼管進(jìn)行顯示?Y=3X？D2D1D04.4.5數(shù)值比較器用來比較兩個(gè)二進(jìn)制數(shù)的數(shù)值大小一、1位數(shù)值比較器A,B比較有三種可能結(jié)果二、多位數(shù)值比較器原理：從高位比起，只有高位相等，才比較下一位。例如：2.集成電路CC14585實(shí)現(xiàn)4位二進(jìn)制數(shù)的比較4.5層次化和模塊化的設(shè)計(jì)方法層次化自頂向下

自底向上模塊化將經(jīng)過設(shè)計(jì)和驗(yàn)證的邏輯電路封裝模塊，反復(fù)使用例4.5.1

用兩片8線-3線優(yōu)先編碼器 16線-4線優(yōu)先編碼器其中，

的優(yōu)先權(quán)最高···狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)第一片為高優(yōu)先權(quán)只有(1)無編碼輸入時(shí)，(2)才允許工作第(1)片

時(shí)表示對(duì)

的編碼低3位輸出應(yīng)是兩片的輸出的“或”利用附加控制端進(jìn)行擴(kuò)展例：

用74HC138（3線—8線譯碼器）4線—16線譯碼器例4.5.2D3=1D3=0例4.5.3用兩片74HC85組成一個(gè)8位數(shù)值比較器例4.5.4用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)例4.3.1交通信號(hào)燈監(jiān)視電路4.6可編程邏輯器件

（PLD,ProgrammableLogicDevice）一、概述1.數(shù)字集成電路從功能上有分為通用型、專用型兩大類GeneralICs——通用型Application-SpecificICs——專用型2.PLD的特點(diǎn)：是一種按通用器件來生產(chǎn)，但邏輯功能是由用戶通過對(duì)器件編程來設(shè)定的數(shù)字系統(tǒng)二、PLD的發(fā)展和分類

PROM是最早的PLDFPLA現(xiàn)場可編程邏輯陣列PAL可編程邏輯陣列GAL通用陣列邏輯EPLD可擦除的可編程邏輯器件CPLD復(fù)雜的可編程邏輯器件FPGA現(xiàn)場可編程門陣列FieldProgrammableLogicArrayGeneralEraseComplexDevice三、LSI中用的邏輯圖符號(hào)四、

FPLA組合電路和時(shí)序電路結(jié)構(gòu)的通用形式A0~AnD0Dm