數(shù)字電子技術(shù)期末復(fù)習(xí)題庫(kù)及答案

第1單元能力訓(xùn)練檢測(cè)題

一、填空題

1、由二值變量所構(gòu)成的因果關(guān)系稱(chēng)為邏輯關(guān)系。能夠反映和處理邏輯關(guān)系的

數(shù)學(xué)工具稱(chēng)為邏輯代數(shù)。

2、在正邏輯的約定下，“1”表示高電平,“0”表示低電平。

3、數(shù)字電路中，輸入信號(hào)和輸出信號(hào)之間的關(guān)系是關(guān)系，所以數(shù)字電路也稱(chēng)

為邏輯電路。在邏輯關(guān)系中,最基本的關(guān)系是與邏輯、或邏輯和非邏輯。

4、用來(lái)表示各種計(jì)數(shù)制數(shù)碼個(gè)數(shù)的數(shù)稱(chēng)為基數(shù)，同一數(shù)碼在不同數(shù)位所代表的

權(quán)不同。十進(jìn)制計(jì)數(shù)各位的基數(shù)是10,位權(quán)是10的管。

5、8421BCD碼和2421碼是有權(quán)碼;余3碼和格雷碼是無(wú)權(quán)碼。

6、進(jìn)位計(jì)數(shù)制是表示數(shù)值大小的各種方法的統(tǒng)稱(chēng)。一般都是按照進(jìn)位方式來(lái)實(shí)現(xiàn)

計(jì)數(shù)的，簡(jiǎn)稱(chēng)為數(shù)制。任意進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)時(shí)，均采用按位權(quán)展開(kāi)求和的方

法。

7、十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制時(shí)采用庫(kù)取邕法；十進(jìn)制小數(shù)轉(zhuǎn)換成二進(jìn)制時(shí)采用

乘2取整法。

8、十進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制和十六進(jìn)制時(shí)，應(yīng)先轉(zhuǎn)換成二進(jìn)制,然后再根據(jù)轉(zhuǎn)換

的二進(jìn)數(shù),按照三個(gè)數(shù)碼一組轉(zhuǎn)換成八進(jìn)制;按四個(gè)數(shù)碼一組轉(zhuǎn)換成十六

進(jìn)制。

9、邏輯代數(shù)的基本定律有交換律、結(jié)合律、分配律、反演律和非非律。

10、最簡(jiǎn)與或表達(dá)式是指在表達(dá)式中與項(xiàng)中的變量最少,且或項(xiàng)也最少。

13、卡諾圖是將代表最小項(xiàng)的小方格按相釗原則排列而構(gòu)成的方塊圖?？ㄖZ

圖的畫(huà)圖規(guī)則：任意兩個(gè)幾何位置相鄰的最小項(xiàng)之間，只允許一位變笳的取值不同。

14、在化簡(jiǎn)的過(guò)程中，約束項(xiàng)可以根據(jù)需要看作1或（）。

二、判斷正誤題

1、奇偶校驗(yàn)碼是最基本的檢錯(cuò)碼，用來(lái)使用PCM方法傳送訊號(hào)時(shí)避免出錯(cuò)。（對(duì)）

2、異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（對(duì)）

3、8421BCD碼、2421BCD碼和余3碼都屬于有權(quán)碼。（錯(cuò)）

4、二進(jìn)制計(jì)數(shù)中各位的基是2,不同數(shù)位的權(quán)是2的累。（對(duì)）

3、每個(gè)最小項(xiàng)都是各變量相“與”構(gòu)成的，即n個(gè)變量的最小項(xiàng)含有n個(gè)因子。（對(duì)）

4、因?yàn)檫壿嫳磉_(dá),A+B+AB=A+B成立，所以AB=0成立。（錯(cuò)）

5、邏輯函數(shù)G為后，月C十%3已是最簡(jiǎn)與或表達(dá)式。（錯(cuò)）

6、利用約束項(xiàng)化簡(jiǎn)時(shí)，將全部約束項(xiàng)都畫(huà)入卡諾圖，可得到函數(shù)的最簡(jiǎn)形式。（錯(cuò)）

7、卡諾圖中為1的方格均表示邏據(jù)函數(shù)的一個(gè)最小項(xiàng)°（對(duì)）

8、在邏輯運(yùn)算中，“與”邏輯的符號(hào)級(jí)別最高。（對(duì)）

9、標(biāo)準(zhǔn)與或式和最簡(jiǎn)與或式的概念相同。（對(duì)）

10、二極管和三極管在數(shù)字電路中可工作在截止區(qū)、飽和區(qū)和放大區(qū)。（錯(cuò)）

三、選擇題

1、邏輯函數(shù)中的邏輯“與”和它對(duì)應(yīng)的邏輯代數(shù)運(yùn)算關(guān)系為（B）。

A、邏輯加B、邏輯乘C、邏輯非

2.、十進(jìn)制數(shù)100對(duì)應(yīng)的一進(jìn)制數(shù)為（C）。

A、1011110B、1100010C、1100100D、

3、和邏輯式而表示不同邏輯關(guān)系的邏輯式是（B）。

A、A+BB、C、入?3+5D、AB+A

4、數(shù)字電路中機(jī)器識(shí)別和常用的數(shù)制是（A）。

A、二進(jìn)制B、八進(jìn)制C、十進(jìn)制D、十六進(jìn)制

5、以下表達(dá)式中符合邏輯運(yùn)算法則的是（D）。

A、C?C=C213、1+1=10C、0<1D、A+l=l

6、A+BC=（C）o

A、A+BB、A+CC>（A+B）（A+C）D、B+C

7、在（D）輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。

A、全部輸入是。B、任一輸入是。C、僅一輸入是0D、全部輸入是1

四、簡(jiǎn)述題

1、邏輯代數(shù)與普通代數(shù)有何異同？

答：邏輯代數(shù)中僅含有。和1兩個(gè)數(shù)碼，普通代數(shù)含有的數(shù)碼是。?9個(gè)，邏輯代數(shù)

是邏輯運(yùn)算，普通代數(shù)是加、減、乘、除運(yùn)算。

2、什么是最小項(xiàng)？最小項(xiàng)具有什么性質(zhì)？

答：一個(gè)具有n個(gè)邏輯變量的與或表達(dá)式中，若每個(gè)變量以原變量或反變量形式僅出

現(xiàn)一次，就可組成2n個(gè)“與”項(xiàng)，我們把這些“與”項(xiàng)稱(chēng)為n個(gè)變量的最小項(xiàng)，分別記為

mno最小項(xiàng)具備下列性質(zhì)：

①對(duì)于任意一個(gè)最小項(xiàng)，只有一組變量取值使它的值為1,而變量取其余各組值時(shí)，

該最小項(xiàng)均為0。

②任意兩個(gè)不同的最小項(xiàng)之積恒為0。

③變量全部最小項(xiàng)這和恒等于1。

3、試述卡諾圖化簡(jiǎn)邏輯函數(shù)的原則和步驟。

答：利用卡諾圖化簡(jiǎn)邏輯函數(shù)式的步驟：

①根據(jù)變量的數(shù)目，畫(huà)出相應(yīng)方格數(shù)的卡諾圖；

②根據(jù)邏輯函數(shù)式，把所有為“1”的項(xiàng)畫(huà)人卡諾圖中；

③用卡諾圈把相鄰最小項(xiàng)進(jìn)行合并，合并時(shí)就遵照卡諾圈最大化原則；

④根據(jù)所圈的卡諾圈，消除圈內(nèi)全部互非的變量，每一個(gè)圈作為一個(gè)“與”項(xiàng)，將

各“與”項(xiàng)相或，即為化簡(jiǎn)后的最簡(jiǎn)與或表達(dá)式。

五、計(jì)算題

1、用代數(shù)法化簡(jiǎn)下列邏輯函數(shù)

①F=(A+歷C+M

F=(A+B)C+AB

=AC+BC+AB

解：「_

=CAB^AB

=C+AB

@F=AC+AB+BC

F=AC+AB+BC

解：=AC+BCA

=AC+B

③尸=~ABC+ABC+ABC+~ABC+ABC

,F=~ABC+ABC+ABC+~ABC+ABC

解：___

=AB+AB+AC

?F=AB+BCD-CD+ABC+ACD

F=AB+BCD+CD+ABC+ACD

解,：=A_B+AC_+_C__D__+_B__C____

=AB+ABCABC+C~D+BC

=AB+~CD+BC

2、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)

①F(A,3,C。)=gm(3,4,5,7,9,13,14,15)

在圖中，m*rrh,m⑶mi5雖然可畫(huà)成一個(gè)圈，但它的每一個(gè)最小項(xiàng)均被別的卡諾圈

圈過(guò)，因此是多余圈。

②F〈A,B,CQ)=Em(l,3,5,7,9,H,13)

③丫(A,BCD)=^7<0,l,2,3,4,6,7,8,9,10,l1,14)

圈零法:本題0的數(shù)量遠(yuǎn)少于1的數(shù)量，使用圈零法較簡(jiǎn)便。

3、完成下列數(shù)制之間的轉(zhuǎn)換

①(365)io=()2=(555)8=(16D)死

②(11101.1)2=(29.5)1。=(35.4)8=(10.8)16

③(57.625)10=(111001.101)2=(71.5)8=(39.A)16

4、完成下列數(shù)制與碼制之間的轉(zhuǎn)換(6分)

①(47)io=(01000111)8421碼

②(25.25)io=(00100101.00120101)一】、=(31.2)8

第2單元能力訓(xùn)練檢測(cè)題

一、填空題：

1、基本邏輯關(guān)系的電路稱(chēng)為邏輯門(mén)，其中最基本的有與門(mén)、或門(mén)和非門(mén)。

常用的復(fù)合邏輯門(mén)有誣門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)和同或門(mén)。

2、CMOS集成電路是由增強(qiáng)型PMOS管和增強(qiáng)型NMOS管組成的互補(bǔ)對(duì)稱(chēng)

MOSfT電路，其中CC4000系列和方返系列是它的主要子系列。

3、功能為“有。出1、全1出0”的門(mén)電路是與非門(mén);具有“有1出1,全。出0”功

能的門(mén)電路是或門(mén)；實(shí)際中集成與非門(mén)應(yīng)用的最為普遍。

4、普通的TTL與非門(mén)輸出只有高電平“1”和低電平“0”兩種狀態(tài);TTL三態(tài)

與非門(mén)除了具有_L態(tài)和態(tài)，還有第三種狀態(tài)高阻態(tài),三態(tài)門(mén)可以實(shí)現(xiàn)總線結(jié)構(gòu)。

5、集成電極開(kāi)路的rn，與非門(mén)又稱(chēng)為oc門(mén),其輸出可以“線與。

6、1TL集成電路和CMOS集成電路相比較，TTL集成門(mén)的帶負(fù)載能力較強(qiáng),CMOS

集成門(mén)的抗干擾能力較強(qiáng)。

7、當(dāng)外界干擾較小時(shí)，TTL與非門(mén)閑置的輸入端可以懸空處理;TTL或

非門(mén)不使用的閑置輸入端應(yīng)與地相接;CMOS門(mén)輸入端口為“與”邏輯關(guān)系時(shí)，閑

置的輸入端應(yīng)按高電平,具有“或”邏輯端口的CMOS門(mén)多余的輸入端應(yīng)按低電平;

即CMOS門(mén)的閑置輸入端不允許懸空。

二、判斷正誤題

1、所有的集成邏輯門(mén)，其輸入端子均為兩個(gè)或兩個(gè)以上。（錯(cuò)）

2、根據(jù)邏輯功能可知，異或門(mén)的反是同或門(mén)。（對(duì)）

3、具有圖騰結(jié)構(gòu)的7TL與非門(mén)可以實(shí)現(xiàn)“線與”邏輯功能。（錯(cuò)）

4、邏輯門(mén)電路是數(shù)字邏輯電路中的最基本單元。（對(duì)）

5、TTL和CMOS兩種集成電路與非門(mén)，其閑置輸入端都可以懸空處理。（錯(cuò)）

6、74LS系列產(chǎn)品是1TL集成電路的主流，應(yīng)用最為廣泛。（對(duì)）

7、74LS系列集成芯片屬于TTL型，CC4000系列集成芯片屬于CMOS型。（對(duì)）

8、OC門(mén)可以不僅能夠?qū)崿F(xiàn)“總線”結(jié)構(gòu)，還可構(gòu)成與或非邏輯。（對(duì)）

9、CMOS電路的帶負(fù)載能力和抗干擾能力均比TTL電路強(qiáng)。（錯(cuò)）

三、選擇題

1、具有“有1出0、全0出1”功能的邏輯門(mén)是（B）o

A、與非門(mén)B、或非門(mén)C、異或門(mén)D、同或門(mén)

2、CMOS電路的電源電壓范圍較大，約在（B）。

A、-5V?+5VB、3?18VC、5?15VD、+5V

3、若將一個(gè)TTL異或門(mén)當(dāng)做反相器使用，則異或門(mén)的A和B輸入端應(yīng)：（A）。

A、B輸入端接高電平，A輸入端做為反相器輸入端

B、B輸入端接低電平，A輸入端做為反相器輸入端

C、A、B兩個(gè)輸入端并聯(lián)，做為反相器的輸入端

D、不能實(shí)現(xiàn)

4、（C）的輸出端可以直接并接在一起，實(shí)現(xiàn)“線與”邏輯功能。

A、TTI與非門(mén)B、三態(tài)門(mén)C、OCHD、異或門(mén)

5、（A）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

A、三態(tài)門(mén)B、TTL與非門(mén)D、異或門(mén)C、OCH

6、一個(gè)兩輸入端的門(mén)電路，當(dāng)輸入為10時(shí)，輸出不是1的門(mén)電路為（C）o

A、與非門(mén)13、或門(mén)C、或非門(mén)D、異或門(mén)

7、一個(gè)四輸入的與非門(mén)，使其輸出為。的輸入變量取值組合有（B）。

A、15種B、1種C、3種D、7種

四、簡(jiǎn)述題

1、數(shù)字電路中，正邏輯和負(fù)邏輯是如何規(guī)定的？

答：數(shù)字電路中只有高、低電平兩種取值。用邏輯“1”表示高電平，用邏輯“0”

表示低甩平的方法稱(chēng)為正邏輯；如果用邏輯“0”表示高電平，用邏輯“1”表示低電平,

則稱(chēng)為負(fù)邏輯。

2、你能說(shuō)出常用復(fù)合門(mén)電路的種類(lèi)嗎？它們的功能如何？

答：常用的復(fù)合門(mén)有與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)和同或門(mén)。其中與非門(mén)的

功能是“有。出1,全1出0”；或非門(mén)的功能是“有1出0,全。出1"；與或非門(mén)的功能

是“只要1個(gè)與門(mén)輸出為1,輸出為兩個(gè)與門(mén)全部輸出為。時(shí)，輸出為1”；異或門(mén)的

引能是“相異出1,相同出0”；同或門(mén)的功能是“相同出1,相異出0”。

3、TTL與非門(mén)閑置的輸入端能否懸空處理？CMOS與非門(mén)呢？

答：TTL與非門(mén)閑置的輸入端一般也不要懸空處理，但當(dāng)外界干擾較小時(shí)，就可以

把閑置的輸入端懸空處理；而CMOS與非門(mén)閑置的輸入端是不允許懸空處理的。

4、試述TTI&非門(mén)和OC門(mén)、三態(tài)門(mén)的主要區(qū)別是什么？

答：TTL與非門(mén)采用的推挽輸出，通常不允許將幾個(gè)同類(lèi)門(mén)的輸出端并聯(lián)起來(lái)使用,

正常情況下，TTL與非門(mén)輸出對(duì)輸入可實(shí)現(xiàn)與非邏輯；集電極開(kāi)路的TTL與非門(mén)乂稱(chēng)為

OC門(mén)，多個(gè)OC門(mén)的輸出端可并聯(lián)起來(lái)使用，實(shí)現(xiàn)“線與”邏輯功能，還可用作與或非

邏輯運(yùn)算等；三態(tài)門(mén)和TTL與非門(mén)相比，結(jié)構(gòu)上多出了一個(gè)使能端，讓使能端處有效狀

態(tài)時(shí)，三態(tài)門(mén)與TTL與非門(mén)功能相同，若使能端處無(wú)效態(tài)，則三態(tài)門(mén)輸出呈局阻態(tài)，這

時(shí)無(wú)論輸入如何，輸出均為高阻態(tài)。

5、若把與非門(mén)、或非門(mén)、異或門(mén)當(dāng)做非門(mén)使用時(shí)，它們的輸入端應(yīng)如何連接？

答：若把與非門(mén)做非門(mén)使用，只需將與非門(mén)的輸入端并聯(lián)起來(lái)即可；若把或非門(mén)當(dāng)

做非門(mén)使用，只需把其它輸入端接地，讓剩余的一個(gè)輸入端作非門(mén)輸入即可；若把異或

門(mén)當(dāng)做非門(mén)使用，只需把其它輸入端接高電平，讓剩余的一個(gè)輸入端作非門(mén)輸入即可。

6、提高CMOS門(mén)電路的電源電壓可提高電路的抗干擾能力，TH門(mén)電路能否這樣做？

為什么?

答：TTL門(mén)電路是不能采取提高電源電壓的方式來(lái)提高電路抗干擾能力的。因?yàn)?

TTL集成電路的電源電壓是特定的，其變化范圍很窄，通常在4.5?5.5V。

五、分析題

1、已知輸入信號(hào)A、B的波形和輸出Y|、丫2、丫3、丫4的波形如，試判斷各為哪種邏輯

門(mén)，并畫(huà)出相應(yīng)邏輯門(mén)圖符號(hào)，寫(xiě)出相應(yīng)邏輯表達(dá)式。

解：觀察圖

示波形，判斷出

Yi是與門(mén)；丫2是

異或門(mén)；丫3是與

非門(mén)；丫4是同或

門(mén)。它們相應(yīng)的

圖符號(hào)如下：

2、電路如圖

2.47(a)所示，

Y|=ABY3=AB

A一

B-

A

Y=AkB

Y2=A?B4

B

c

其輸入變量的波形如圖（b）所示。試判斷圖中發(fā)光二極管在哪些時(shí)段會(huì)亮。（7分）

解：由電路圖可得，當(dāng)L為低電平時(shí)，發(fā)光二極管會(huì)亮，圖中

列真值表分析：

ABCDABCDL

0000001

0001001

0010001

0011010

0100001

0101001

0110001

0110001

1000001

1001001

1010001

1011001

1100100

1101100

1110100

1111110

發(fā)光管在4?紅期間、右?與期間會(huì)亮。

3、試寫(xiě)出圖2.48所示數(shù)字電路的邏輯函數(shù)表達(dá)式，并判斷其功能。（8分）

解：電路的邏輯函數(shù)表達(dá)式為：

列真值表：

ABcF

0000

()01(1

0100

0111

1000

1011

1101

1111

輸入變量中有兩個(gè)或兩個(gè)以上為1時(shí)，輸出才為1,因此電路功能為多數(shù)表注器電路。

第3單元能力訓(xùn)練檢測(cè)題

一、填空題:

1、能將某種特定信息轉(zhuǎn)換成機(jī)器識(shí)別的二進(jìn)制數(shù)碼的組合邏輯電路,稱(chēng)之為

編碼器;能將機(jī)器識(shí)別的二進(jìn)制數(shù)碼轉(zhuǎn)換成人們熟悉的I?進(jìn)制或某種特定信息

的組合邏輯電路,稱(chēng)為譯碼器。

2、在多數(shù)數(shù)據(jù)選送過(guò)程中，能夠根據(jù)需要將其中任意一路挑選出來(lái)的電路，稱(chēng)之為

數(shù)據(jù)選擇器,也叫做多路開(kāi)關(guān)。

3、74LS147是1（）線一4線的集成優(yōu)先編碼器;74LS148芯片是上線一色_線的集

成優(yōu)先編碼器。__

4、74LS148的使能端日=為低電平時(shí)允許編碼;當(dāng)M=」時(shí)各輸出端及如、G；

均封鎖，編碼被禁止。

5、兩片集成譯碼器74LS138芯片級(jí)聯(lián)可構(gòu)成一個(gè)4線一16線譯碼器。

6、LED是指半導(dǎo)體數(shù)碼管顯示器件。

二、判斷正誤題

1、組合邏輯電路的輸出只取決于輸入信號(hào)的現(xiàn)態(tài)。（對(duì)）

2、3線一8線譯碼器電路是三一八進(jìn)制譯碼器。（錯(cuò)）

3、已知邏輯功能，求解邏輯表達(dá)式的過(guò)程稱(chēng)為邏輯電路的設(shè)計(jì)。（對(duì)）

4、編碼電路的輸入量一定是人們熟悉的十進(jìn)制數(shù)。（錯(cuò)）

5、74LS138集成芯片可以實(shí)現(xiàn)任意變量的邏輯函數(shù)。（錯(cuò)）

6、組合邏輯電路中的每一個(gè)門(mén)實(shí)際上都是一個(gè)存儲(chǔ)單元。（錯(cuò)）

7、共陰極結(jié)構(gòu)的顯示器需要低電平驅(qū)動(dòng)才能顯示。（錯(cuò)）

8、只有最簡(jiǎn)的輸入、輸出關(guān)系，才能獲得結(jié)構(gòu)最簡(jiǎn)的邏輯電路。（對(duì)）

三、選擇題

1、下列各型號(hào)中屬于優(yōu)先編譯碼器是（C）。

A、74LS85B、74LS138C、74LS148D、74LS48

2、七段數(shù)碼顯示管TS547是（B）。

A、共陽(yáng)極LED管B、共陰極LED管C、共陽(yáng)極LCD管D、共陰極LQ）管

3、八輸入端的編碼器按二進(jìn)制數(shù)編碼時(shí)，輸出端的個(gè)數(shù)是（B）。

A、2個(gè)B、3個(gè)C、4個(gè)D、8個(gè)

4、四輸入的譯碼器，其輸出端最多為（D）。

A、4個(gè)B、8個(gè)C、10個(gè)D、16個(gè)

5、當(dāng)74LS148的輸入端兀按順序輸入口寸，輸出月~京為（C）。

A、101B、010C、001D、110

6、譯碼器的輸入量是（A）。

A、二進(jìn)制B、八進(jìn)制C、十法制D、十六進(jìn)制

7、編碼器的輸出量是（A）。

A、二進(jìn)制B、八進(jìn)制C、十進(jìn)制D、十六進(jìn)制

四、簡(jiǎn)述題

1、試述組合邏輯電路的特點(diǎn)？

答：組合邏輯電路的特點(diǎn)是：任意時(shí)刻，電路輸出狀態(tài)僅取決于該時(shí)刻的輸入狀態(tài)。

2、分析組合邏輯電路的目的是什么？簡(jiǎn)述分析步驟。

答：分析組合邏輯電路，目的就是清楚該電路的功能。分析步驟一般有以下兒個(gè)步驟:

①根據(jù)已知邏輯電路圖寫(xiě)出相應(yīng)邏輯函數(shù)式；②對(duì)寫(xiě)出的邏輯函數(shù)式進(jìn)行化簡(jiǎn)。如果從

最簡(jiǎn)式中可直接看出電路功能，則以下步驟可省略；③根據(jù)最簡(jiǎn)邏輯式寫(xiě)出相應(yīng)電路真

值表，由真值表輸出、輸入關(guān)系找出電路的功能；④指出電路功能。

3、何謂編碼？二進(jìn)制編碼和二一十進(jìn)制編碼有何不同？

答：編碼就是將人們熟悉的十進(jìn)制數(shù)或某個(gè)特定信息用相應(yīng)的高、低電平輸入，使輸

出轉(zhuǎn)換成機(jī)器識(shí)別的十進(jìn)制代碼的過(guò)程。二進(jìn)制編碼就是以自然二進(jìn)制碼進(jìn)行代碼編制,

而二一十進(jìn)制編碼則是用多位二進(jìn)制數(shù)碼表示1位十進(jìn)制數(shù)碼的代碼編制。

4、何謂譯碼？譯碼器的輸入量和輸出量在進(jìn)制上有何不同？

答：譯碼就是把機(jī)器識(shí)別的二進(jìn)制碼譯為人們熟悉的十進(jìn)制碼或特定信息的過(guò)程。以

二一十進(jìn)制譯碼為例，譯碼器的輸入量是十進(jìn)制代碼，輸出量是人們熟悉的十進(jìn)制。

五、分析題

1、根據(jù)表3-15所示內(nèi)容，分析其功能，并畫(huà)出其最簡(jiǎn)邏輯電路圖。

表3-15組合邏輯電路真值表

輸入輸出

ABCF

0001

0010

0100

0110

1000

1010

1100

1111

分析：從真值表輸入、輸出關(guān)系可寫(xiě)出相應(yīng)邏輯函數(shù)式為:

顯然，電路輸入相同時(shí)，輸出才為1,否則為0。因此該電路是一個(gè)三變量一致電路。

2、寫(xiě)出圖3.45所示邏輯電路的最簡(jiǎn)邏輯函數(shù)表達(dá)式。

6)(b)

分析：（a）圖的邏輯函數(shù)式為：

（b）圖的邏輯函數(shù)式為：

六、設(shè)計(jì)題

1、畫(huà)出實(shí)現(xiàn)邏輯函數(shù)*=人6+同亥+入。的邏輯電路。

設(shè)計(jì)：對(duì)邏輯函數(shù)式進(jìn)行化簡(jiǎn)：

根據(jù)上述最簡(jiǎn)式可畫(huà)出邏輯電路為：

2、設(shè)計(jì)回石變&配邏輯電路，其中（）也視為偶數(shù)。

設(shè)計(jì)：根據(jù)題目要求寫(xiě)盅>1鞋真值表如下；

c,

—&LF

V工01

0010

0100

0111

1000

1011

1101

1110

根據(jù)真值表寫(xiě)出邏輯函數(shù)式并化簡(jiǎn)為最簡(jiǎn)與或式如下:

0010

0100

0111

1000

1011

1101

1111

根據(jù)真值表寫(xiě)出邏輯函數(shù)式并化簡(jiǎn)為最簡(jiǎn)與或式如下:

根據(jù)上述最簡(jiǎn)式畫(huà)出相應(yīng)邏輯電路圖如下：

4、用與非門(mén)設(shè)計(jì)一個(gè)組合邏輯叫完里如T功能：只有當(dāng)三個(gè)裁判（包括裁判長(zhǎng)）

勺喃_“7牧下按鍵，使燈亮（或鈴響），表示

此次舉重成功，否則，表研重失牛

設(shè)計(jì)：根據(jù)題意取三個(gè)贏分MH變量A、B、C,A為裁判長(zhǎng)，設(shè)按下按鍵輸入

為1,否則為0,舉重成功為1,舉重失敗為0,據(jù)題意列出相應(yīng)真值表如下：

ABCF

0000

0010

0100

0110

1000

1011

1101

1111

根據(jù)真值表寫(xiě)出邏輯函數(shù)式并化簡(jiǎn)為最簡(jiǎn)與或式如下:

根據(jù)上述最簡(jiǎn)式畫(huà)出相應(yīng)邏輯電路圖如下：

A熊力訓(xùn)練檢測(cè)題

B.&b——F

一、填空題C&

1、兩個(gè)與非門(mén)構(gòu)成的基本RS觸發(fā)器的功能有理人、置1和保持。電路中

不允許兩個(gè)輸入端同時(shí)為低電平，否則將出現(xiàn)邏輯混亂。

2、通常把一個(gè)CP脈沖引起觸發(fā)器多次翻轉(zhuǎn)的現(xiàn)象稱(chēng)為空翻，有這種現(xiàn)象的觸

發(fā)器是鐘控的RS觸發(fā)器，此類(lèi)觸發(fā)器的工作屬于電平觸發(fā)方式。

3、為有效地抑制“空翻”，人們研制出了邊沿觸發(fā)方式的主從型JK觸發(fā)器

知維持阻塞型D觸發(fā)器。

4、JK觸發(fā)器具有置（）、置1、保持和翻轉(zhuǎn)四種功能。欲使JK觸發(fā)

器實(shí)現(xiàn)°〃+|=逑的功能，則輸入端J應(yīng)接高電平1,K應(yīng)接高電平1。

5、D觸發(fā)器的輸入端子有1個(gè),具有置0和置1的功能。

6、觸發(fā)器的邏輯功能通?？捎锰卣髯h程、狀態(tài)轉(zhuǎn)換圖、功能真值表和

時(shí)序波形圖等多種方法進(jìn)行描述.

7、組合邏輯電路的基本單元是門(mén)電路，時(shí)序7輯電路的基本單元是觸發(fā)器。

8、JK觸發(fā)器的次態(tài)方程為+KQ'；D觸發(fā)器的次態(tài)方程為Q田二

D'°

9、觸發(fā)器有兩個(gè)互非的輸出端Q和0,通常規(guī)定,Q=（）時(shí)為觸發(fā)器的1狀

態(tài)；Q=0,3=1時(shí)為觸發(fā)器的o狀態(tài)。

io、兩個(gè)與非q里成的基本RS觸發(fā)器，正常工作時(shí)，不允許斤=M=o,其特征

方程為=~S-^RQn,約束條件為_(kāi)R+M=1_。

]1、鐘控的RS觸發(fā)器，在正常工作時(shí),不允許輸入端R=s=1,其特征方程為

Q"+1=S+RQn（CP=1）_,約束條件為SR=0。

—12、把JK觸發(fā)器兩個(gè)輸入端子連在一起作為一個(gè)輸入就構(gòu)成了T觸發(fā)器,T觸

發(fā)器具有的邏輯功能是保持和翻轉(zhuǎn)。

13、讓T觸發(fā)器恒輸入“1”就構(gòu)成了T觸發(fā)器，這種觸發(fā)器僅具有翻轉(zhuǎn)功

能。

二、正誤識(shí)別題

1、僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是RS觸發(fā)器。（錯(cuò)）

2、基本的RS觸發(fā)器具有“空翻”現(xiàn)象。（錯(cuò)）

3、鐘控的RS觸發(fā)器的約束條件是：R+S=0o（錯(cuò)）

4、JK觸發(fā)器的特征方程是：。向=/0'長(zhǎng)0。（錯(cuò)）

5、D觸發(fā)器的輸出總是跟隨其輸入的變化而變化。（對(duì)）

6、CP二。時(shí)，由于JK觸發(fā)器的導(dǎo)引門(mén)被封鎖而觸發(fā)器狀態(tài)不變口（對(duì)）

7、主從型JK觸發(fā)器的從觸發(fā)器開(kāi)啟時(shí)刻在CP下降沿到來(lái)時(shí)。（對(duì)）

8、觸發(fā)器和邏輯門(mén)一樣，輸出取決于輸入現(xiàn)態(tài)。（錯(cuò)）

9、維持阻塞D觸發(fā)器狀態(tài)變化在CP下降沿到來(lái)時(shí)。（錯(cuò)）

10.凡采用電位觸發(fā)方式的觸發(fā)器，都存在“空翻”現(xiàn)象。（錯(cuò)）

三、選擇題

1、僅具有置“0”和置T功能的觸發(fā)器是（C）。

A、基本RS觸發(fā)器B、鐘控RS觸發(fā)器

c、D觸發(fā)器D、JK觸發(fā)器

2、由與非門(mén)組成的基本RS觸發(fā)器不允許輸入的變量組合亍?巨為（A）o

A、00B、01C、10D、11

3、鐘控RS觸發(fā)器的特征方程是（D）。

A、Qn+l=~R+QnB、Qn+,=S+（?n

C、en+,=/?+S（2nD、Q〃+I=S+RQ〃

4、僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是（B八

A、JK觸發(fā)器B、T觸發(fā)器C、D觸發(fā)器D、T'觸發(fā)器

5、觸發(fā)器由門(mén)電路構(gòu)成，但它不同門(mén)電路功能，主要特點(diǎn)是具有（C）

A、翻轉(zhuǎn)功能B、保持功能C、記憶功能D、置0置1功能

6、TTL集成觸發(fā)器直接置。端和直接置1端M。在觸發(fā)器正常工作時(shí)應(yīng)（C）

A、RD=1,SD=0B、RD=0,So=1

C、保持高電平“1”D、保持低電平“0”

7、按觸發(fā)器觸發(fā)方式的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（C）

A、高電平觸發(fā)和低電平觸發(fā)B、上升沿觸發(fā)和下降沿觸發(fā)

C、電平觸發(fā)或邊沿觸發(fā)D、輸入觸發(fā)或時(shí)鐘觸發(fā)

8、按邏輯功能的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（D）。

A、RS、JK、D、T等B、主從型和維持阻塞型

C、TTL型和MOS型D、上述均包括

9、為避免“空翻”現(xiàn)象，應(yīng)采用（B）方式的觸發(fā)器。

A、主從觸發(fā)B、邊沿觸發(fā)C、電平觸發(fā)

10、為防止“空翻”，應(yīng)采用（C）結(jié)構(gòu)的觸發(fā)器。

A、TTLB、MOSC、主從或維持阻塞

四、簡(jiǎn)述題

1、時(shí)序邏輯電路的基本單元是什么？組合邏輯電路的基本單元又是什么？

答：時(shí)序邏輯電路的基本單元是觸發(fā)器，組合邏輯電路的基本單元是門(mén)電路。

2、何謂“空翻”現(xiàn)象？抑制“空翻”可采取什么措施？

答：在時(shí)鐘脈沖CP=1期間，觸發(fā)器的輸出隨輸入發(fā)生多次翻轉(zhuǎn)的現(xiàn)象稱(chēng)為空翻。

抑制空翻的最好措施就是讓觸發(fā)器采取邊沿觸發(fā)方式。

3、試分別寫(xiě)出鐘控RS觸發(fā)器、JK觸發(fā)器和D觸發(fā)器的特征方程。

答：鐘控RS觸發(fā)器的特征方程匚Qi=S+g（CP=1）,SR=0（約束條件）;

JK觸發(fā)器的特征方程：2用=/跡+&〃；D觸發(fā)器的特征方程：Qn+1=2?no

4、你能否推出由兩個(gè)或非門(mén)組成的基本RS觸發(fā)器的功能？寫(xiě)出其真值表。

答：由兩個(gè)或非門(mén)組成的基本RS觸發(fā)器如

圖所示，其功能與鐘控RS觸發(fā)器相同，所不同點(diǎn)

是或非門(mén)構(gòu)成的基本RS觸發(fā)器是電平觸發(fā)方式，

沒(méi)有時(shí)鐘脈沖控制。

功能真值表也與鐘控RS觸發(fā)器完全相同。

五、分析題

1、已知TTL主從型JK觸發(fā)器的輸入控制端

J和K及CP脈沖波形如圖4.23所示，試根據(jù)它

或非門(mén)構(gòu)成的基本RS觸發(fā)器

們的波形畫(huà)出相應(yīng)輸出端Q的波形。

距p一

2J

角KJIJ上力〃

Ij")工后

K)由r"也川=Q'

I

圖

3、分析圖4.25所示邏輯功能。

圖4.25

解：（1）驅(qū)動(dòng)方程：Jo=l,K°=1

（2）狀態(tài)方程:

（3）輸出方程：Y二夕就

（4）狀態(tài)轉(zhuǎn)換圖（右圖所示）:

(5)功能：同步的、穆?tīng)栃偷?、四進(jìn)制加法器。

4、電路如圖4.26所示：

(1)圖示電路中采用什么觸發(fā)方式；

⑵分析卜.圖所示時(shí)序邏輯電路，并指出其邏輯功能；

(3)設(shè)觸發(fā)器初態(tài)為。，畫(huà)出在CP脈沖下Q和Q的波形。

=Q°〃Qr+Qo”Q4

由功能真值表可看出，這是一個(gè)2位四進(jìn)制加計(jì)數(shù)器。

③電路初態(tài)為0,畫(huà)出其時(shí)序波形圖如下：

CP

j~第5群健力訓(xùn)窗鯽題i_j

Q------------1——tL——JT——I]—

一、填空題--------------i--------------j

■陽(yáng)j字邏輯電路通/由組合邏輯d路和存儲(chǔ)巾Jg兩部分組成L-

2、根據(jù)時(shí)序邏輯電路，安各位觸發(fā)器接受時(shí)鐘脈沖控制信號(hào)的不同,可分為同步

時(shí)序邏輯電路和人步時(shí)序邏輯電路兩人類(lèi)。

3、通常用驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程來(lái)描述時(shí)序邏輯電路。

4、時(shí)序邏輯電路按照各位觸發(fā)器觸發(fā)器的時(shí)鐘脈沖是否相同可分為同步時(shí)序邏

輯電路和異步時(shí)序邏輯電路兩大類(lèi)。

5、時(shí)序邏輯電路中僅有存儲(chǔ)電路輸出時(shí)，構(gòu)成的電路類(lèi)型通常稱(chēng)為莫爾型時(shí)序邏

輯電路；如果電路輸出除存儲(chǔ)電路輸出外，還包含組合邏輯電路輸出端時(shí)，構(gòu)成的電路

類(lèi)型稱(chēng)為米萊型時(shí)序邏輯電路。

6、可以用來(lái)暫時(shí)存放數(shù)據(jù)的器件稱(chēng)為寄存器，若要存儲(chǔ)4位二進(jìn)制代碼，該

器件必須有4位觸發(fā)器。

7、時(shí)序邏輯電路中某汁數(shù)器中的無(wú)效碼若在開(kāi)機(jī)時(shí)出現(xiàn)，不用人工或其它設(shè)備的干

預(yù)，計(jì)數(shù)器能夠很快自行進(jìn)入有效循環(huán)體，使無(wú)效碼不再出現(xiàn)的能力稱(chēng)為自啟動(dòng)能

力。

8、若構(gòu)成一個(gè)六進(jìn)制計(jì)數(shù)器，至少要采用三位觸發(fā)器,這時(shí)構(gòu)成的電路有工個(gè)

有效狀態(tài)，二個(gè)無(wú)效狀態(tài)。

9、移位寄存器除有存儲(chǔ)代碼的功能外,還有移位功能.

10、用四位移位寄存器構(gòu)成環(huán)行計(jì)數(shù)器時(shí)，有效狀態(tài)共有個(gè)；若構(gòu)成扭環(huán)計(jì)數(shù)器

時(shí)，其有效狀態(tài)是2個(gè)。

11、寄存器是可用來(lái)存放數(shù)碼、運(yùn)算結(jié)果或指令的電路，通常由具有存儲(chǔ)功能的多

位觸發(fā)器組合起來(lái)構(gòu)成。一位觸發(fā)器可以存儲(chǔ)1個(gè)二進(jìn)制代碼，存放n個(gè)二進(jìn)制代

碼的寄存器，需用n位觸發(fā)器來(lái)構(gòu)成。

12>74LS194是典型的四位二工二型集成雙向移位寄存器芯片，具有左移和右移、

并行輸入、保持?jǐn)?shù)據(jù)和清除數(shù)據(jù)等功能。

13、通常模值相同的同步計(jì)數(shù)器比異步計(jì)數(shù)器的結(jié)構(gòu)復(fù)雜，工作速度快。

二、判斷題

1、集成計(jì)數(shù)器通常都具有自啟動(dòng)能力。（對(duì)）

2、使用3個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器最多有8個(gè)有效狀態(tài)。（對(duì)）

3、同步時(shí)序邏輯電路中各觸發(fā)器的時(shí)鐘脈沖CP不一定相同。（錯(cuò)）

4、利用一個(gè)74LS90可以構(gòu)成一個(gè)十二進(jìn)制的計(jì)數(shù)器。（錯(cuò)）

5、用移位寄存器可以構(gòu)成8421BCD碼計(jì)數(shù)器。［錯(cuò)）

6、555電路的輸出只能出現(xiàn)兩個(gè)狀態(tài)穩(wěn)定的邏輯電平之一。（對(duì)）

7、施密特觸發(fā)器的作用就是利用其回差特性穩(wěn)定電路。（錯(cuò)）

8、莫爾型時(shí)序邏輯電路，分析時(shí)可以不寫(xiě)輸出方程。（對(duì)）

9、十進(jìn)制計(jì)數(shù)器是用十進(jìn)制數(shù)碼“0?9”進(jìn)行計(jì)數(shù)的。（錯(cuò)）

1（）、利用集成計(jì)數(shù)器芯片的預(yù)置數(shù)功能可獲得任意進(jìn)制的計(jì)數(shù)器。（對(duì)）

三、選擇題

1、描述時(shí)序邏輯電路功能的兩個(gè)必不可少的重要方程式是（B）。

A、次態(tài)方程和輸出方程B、次態(tài)方程和驅(qū)動(dòng)方程

C、驅(qū)動(dòng)方程和時(shí)鐘方程D、驅(qū)動(dòng)方程和輸出方程

2、用8421BCD碼作為代碼的十進(jìn)制計(jì)數(shù)器，至少需要的觸發(fā)器個(gè)數(shù)是（C）。

A、2B、3C、4D、5

3、按觸發(fā)器狀態(tài)轉(zhuǎn)換與時(shí)鐘脈沖CP的關(guān)系分類(lèi)，計(jì)數(shù)器可分為（A）兩大類(lèi)。

A、同步和異步B、加計(jì)數(shù)和減計(jì)數(shù)C、二進(jìn)制和十進(jìn)制

4、能用于脈沖整形的電路是（C）。

A、雙穩(wěn)態(tài)觸發(fā)器B、單穩(wěn)態(tài)觸發(fā)器C、施密特觸發(fā)器

5、由3級(jí)觸發(fā)器構(gòu)成的環(huán)形和扭環(huán)形計(jì)數(shù)器的計(jì)數(shù)模值依次為（D）o

A、模6和模3B、模8和模8C、模6和模8D、模3和模6

6、下列敘述正確的是（D）

A、譯碼器屬于時(shí)序邏輯電路B、寄存器屬于組合邏輯電路

C、555定時(shí)器是典型的時(shí)序邏輯電路D、計(jì)數(shù)器屬于時(shí)序邏輯電路

7、利用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法是（B）

A、復(fù)位法B、預(yù)置數(shù)法C、級(jí)聯(lián)復(fù)位法

8、設(shè)計(jì)1個(gè)能存放8位二進(jìn)制代碼的寄存器，需要（A）觸發(fā)器。

A、8位B、2位C、3位D、4位

9、在下列器件中，不屬于時(shí)序邏輯電路的是（C）

A、計(jì)數(shù)器B、序列信號(hào)檢測(cè)器C、全加器D、寄存器

10、改變555定時(shí)電路的電壓控制端CO的電壓值，可改變（C）

A、555定時(shí)電路的高、低輸出電平B、開(kāi)關(guān)放電管日開(kāi)關(guān)電平

C、比較器的閾值電壓D、置“0”端A的電平值

四、簡(jiǎn)述題

1、說(shuō)明同步時(shí)序邏輯電路和異步時(shí)序邏輯電路有何不同？

答：同步時(shí)序邏輯電路的各位觸發(fā)器是由同一個(gè)時(shí)鐘脈沖捽制的；異步時(shí)序邏輯電

路的各位觸發(fā)器的時(shí)鐘脈沖控制端各不相同，狀態(tài)變化發(fā)生的時(shí)間通常也不相同。

2、鐘控的RS觸發(fā)器能用作移位寄存器嗎？為什么？

答：移位寄存器除寄存數(shù)據(jù)外，還能將數(shù)據(jù)在寄存器內(nèi)移位，因此鐘控的RS觸發(fā)

器不能用做這類(lèi)寄存器，因?yàn)樗哂小翱辗眴?wèn)題，若用于移位寄存器中，很可能造成

一個(gè)CP脈沖下多次移位現(xiàn)象。用作移位寄存器的觸發(fā)器只能是克服了“空翻”現(xiàn)象的邊

沿觸發(fā)器。

3、何謂計(jì)數(shù)器的自啟動(dòng)能力？

答：所謂自啟動(dòng)能力：指時(shí)序邏輯電路中某計(jì)數(shù)器中的無(wú)效狀態(tài)碼，若在開(kāi)機(jī)時(shí)出

現(xiàn)，不用人工或其它設(shè)備的干預(yù)，計(jì)數(shù)器能夠很快自行進(jìn)入有效循環(huán)體，使無(wú)效狀態(tài)碼

不再出現(xiàn)的能力。

4、施密特觸發(fā)器具有什么顯著特征？主要應(yīng)用有哪些？

答：施密特觸發(fā)器的顯著特征有兩個(gè)：一是輸出電壓隨輸入電壓變化的曲線不是單

值的，具有回差特性；二是電路狀態(tài)轉(zhuǎn)換時(shí)，輸出電壓具有陡峭的跳變沿。利用施密特

觸發(fā)器可對(duì)用路中的輸入電信號(hào)進(jìn)行波形整形、波形變換、帕度鑒別及脈沖展覽等。

五、分析題

1、試用74LS161集成芯片構(gòu)成十二進(jìn)制計(jì)數(shù)器。要求采用反饋預(yù)置法實(shí)現(xiàn)。

解：

&

2、電路及時(shí)鐘脈沖、輸入端k的必陶，設(shè)起始狀態(tài)為“000”。試畫(huà)出

各觸發(fā)器的輸出時(shí)序團(tuán)缶；Q累:

Q、

解：分析：⑴幅聞》CP不甥電路;

DADRDCDD

各御發(fā)瞪的驅(qū)動(dòng)勢(shì)

(2)bO,

各觸發(fā)與產(chǎn)噌態(tài)=<?2

K,

(3)根據(jù)上M程，寫(xiě)函相應(yīng)的邏I輯功能真值表:

CPCFDQJQ2nQ3n

11(：PnrrJUUlT1000

21D—I\000100

31010000

410010001

51