半導體集成電路課程標準_第1頁
半導體集成電路課程標準_第2頁
半導體集成電路課程標準_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

半導體集成電路課程標準一、課程概述1.課程目標a.理解半導體集成電路的基本概念和原理b.掌握集成電路設(shè)計的基本方法和流程c.培養(yǎng)學生創(chuàng)新能力和實踐能力2.課程內(nèi)容a.半導體材料與器件b.集成電路設(shè)計基礎(chǔ)c.集成電路制造工藝二、半導體材料與器件1.半導體材料a.半導體材料的分類與特性b.晶體生長與制備c.材料缺陷與性能2.器件結(jié)構(gòu)a.晶體管的結(jié)構(gòu)與原理b.器件制造工藝c.器件性能與參數(shù)3.器件應(yīng)用a.器件在數(shù)字電路中的應(yīng)用b.器件在模擬電路中的應(yīng)用c.器件在微波電路中的應(yīng)用三、集成電路設(shè)計基礎(chǔ)1.集成電路設(shè)計方法a.電路分析方法b.電路設(shè)計方法c.電路仿真與驗證2.集成電路設(shè)計流程a.需求分析與方案設(shè)計b.電路設(shè)計與仿真c.制造與測試3.集成電路設(shè)計工具a.電路設(shè)計軟件b.仿真軟件c.制造工藝軟件四、集成電路制造工藝1.制造工藝概述a.制造工藝流程b.制造工藝參數(shù)c.制造工藝設(shè)備2.光刻工藝a.光刻原理與設(shè)備b.光刻膠與抗蝕刻工藝c.光刻缺陷與控制3.化學氣相沉積（CVD）工藝a.CVD原理與設(shè)備b.CVD工藝參數(shù)c.CVD應(yīng)用與缺陷控制五、課程實踐與考核1.實踐內(nèi)容a.集成電路設(shè)計與仿真b.集成電路制造工藝實驗c.集成電路性能測試與分析2.考核方式a.平時成績b.期末考試c.實踐報告與答辯3.課程評價a.學生對課程內(nèi)容的掌握程度b.學生在實踐中的表現(xiàn)c.學生對課程的建議與反饋[1]，.半導體集成電路[M].北京：高等教育出版社，2018.[2]，趙六.集成電路設(shè)計基礎(chǔ)[M].北京：清華大學出版社，2

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論