DVI信號(hào)完整性析課件

1、DVI信號(hào)完全性解析，2012.04，1，學(xué)習(xí)交流PPT，理論基礎(chǔ)，2，學(xué)習(xí)交流PPT，4種問題，3，學(xué)習(xí)交流PPT，阻抗網(wǎng)，4，學(xué)習(xí)交流PPT， 電磁波反射和光反射，對(duì)于1600 * 1200:1600 * 1200 * 60 * 10 1152 MHz (最小值)時(shí)鐘144 MHz波長(zhǎng)=C/1.152G*0.7720cm，DVI時(shí)鐘，7，標(biāo)準(zhǔn)DVI電纜的長(zhǎng)度約為5米對(duì)于豪華的大空間影劇院，您還可以使用延長(zhǎng)電纜或?qū)Ч饫w維HDMI電纜。 HDMI布線簡(jiǎn)單，因此在這些個(gè)領(lǐng)域的優(yōu)勢(shì)非常明顯。學(xué)習(xí)DVI、HDMI傳輸距離、11、交流PPT、1 .差分阻抗DDWG DVI 1.0未明確規(guī)定為10010

2、，但是接收器的差分阻抗為10020，裝配生產(chǎn)線的阻抗必須小于該變動(dòng)，因此， 接收器自身的阻抗被設(shè)定為10010，在云同步中(3M公司主導(dǎo)的MDR接頭的裝配生產(chǎn)線的差分特性阻抗規(guī)格也為10010 )，上升時(shí)間的設(shè)定：DDWG DVI 1.0將TDR上的上升時(shí)間設(shè)定為75PS，MOLEX所規(guī)定的TDR上的上升學(xué)習(xí)交流PPT.雖然同步模式阻抗DDWG和MOLEX都沒有規(guī)定，且IEEE1394和USB2.0都沒有明確定義將理想同步模式阻抗規(guī)定為3310.3的差分延遲的規(guī)范，但是從MOLEX的報(bào)告可以看出，約為根據(jù)m、3M的目錄，MDR磁頭的裝配生產(chǎn)線定義為4.1ns/m，在此，考慮到DVI磁頭與MDR磁頭不同，將上限4.5ns/m放寬。 DVI概論，13，交流PPT，4 .學(xué)習(xí)上升時(shí)間的衰退和帶寬的一般情況下，上升時(shí)間的衰退和頻率通過經(jīng)驗(yàn)方程連接兩者的關(guān)系.即：0.35=1000ps*帶寬(Ghz )由DVI線材決定， 因此，根據(jù)上式所估計(jì)的上升時(shí)間約為212PS5 .串?dāng)_ddwg當(dāng)前并未規(guī)定差分串?dāng)_的測(cè)量，而MOLEX要求執(zhí)行近端串?dāng)_和遠(yuǎn)端串音兩者，其規(guī)定遠(yuǎn)端串音的測(cè)量； 近端串?dāng)_的測(cè)量上限均為5%以下，串遠(yuǎn)端均為2%以下的6. DDWG目前沒有規(guī)定差分線路傳輸?shù)乃p，但MOLEX的報(bào)告顯示，在425MH