《微型計(jì)算機(jī)原理與接口技術(shù)》-電子教案.ppt

1、微型計(jì)算機(jī)原理與接口技術(shù),1.1 微型計(jì)算機(jī)概述,微型計(jì)算機(jī)是以微處理器為核心，配以存儲(chǔ)器、輸入/輸出接口電路和系統(tǒng)總線構(gòu)成的計(jì)算機(jī)。以微處理器的發(fā)展為標(biāo)志，自1971年出現(xiàn)微處理器開始，已推出六代產(chǎn)品：,第一代微處理器（19711973）以4位微處理器和低檔8位微處理器為代表,第二代微處理器（19741978）以中高檔8位微處理器為代表,第三代微處理器（19791984）以16位微處理器為代表,第四代微處理器（19851992）以32位微處理器為代表,第五代微處理器（19932000）以超級(jí)32位微處理器為代表,1.1.1 微型計(jì)算機(jī)的產(chǎn)生與發(fā)展,第六代微處理器（2001年以后）以64位微處

2、理器為代表,1.1.2 微型計(jì)算機(jī)的特點(diǎn),1體積小、重量輕、功耗低 2功能強(qiáng) 3可靠性高 4價(jià)格廉 5結(jié)構(gòu)靈活，適應(yīng)性強(qiáng) 6使用方便、維護(hù)容易,1、按字長分類：,1.1.3 微型計(jì)算機(jī)的分類,4位機(jī) / 8位機(jī) / 16位機(jī) / 32位機(jī) / 64位機(jī),2、按結(jié)構(gòu)分類：,單片機(jī) / 單板機(jī) / 多板機(jī) / 微型計(jì)算機(jī),3、按制造工藝分類：,MOS型微機(jī) / 雙極型微機(jī),1.1.4 微型計(jì)算機(jī)的主要性能指標(biāo),1.1.5 微型計(jì)算機(jī)的應(yīng)用,1.2 微型計(jì)算機(jī)系統(tǒng)的組成,1.2.1 微型計(jì)算機(jī)的硬件系統(tǒng),1.2.1 微型計(jì)算機(jī)的硬件系統(tǒng),1.2 微型計(jì)算機(jī)系統(tǒng)的組成,1.2.1 微型計(jì)算機(jī)的硬件系統(tǒng)

3、,1 微處理器,2 內(nèi)存儲(chǔ)器,3 輸入/輸出接口,4 系統(tǒng)總線,5 外部設(shè)備,1.2 微型計(jì)算機(jī)系統(tǒng)的組成,1、系統(tǒng)軟件:,2、應(yīng)用軟件 :,1.2 微型計(jì)算機(jī)系統(tǒng)的組成,1.2.2 微型計(jì)算機(jī)的軟件系統(tǒng),1.2.3 微處理器、微型計(jì)算機(jī)及微型計(jì)算機(jī)系統(tǒng),1.2.3 微處理器、微型計(jì)算機(jī)及微型計(jì)算機(jī)系統(tǒng),1.3 計(jì)算機(jī)中數(shù)和字符的表示,1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換,進(jìn)位計(jì)數(shù)制是一種計(jì)數(shù)方法，十進(jìn)制數(shù)是人們最熟悉、最常用的，計(jì)算機(jī)中采用二進(jìn)制數(shù)，為了表示方便，我們有時(shí)使用十六進(jìn)制數(shù)或八進(jìn)制數(shù),1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換,1.3 計(jì)算機(jī)中數(shù)和字符的表示,二進(jìn)制數(shù),十進(jìn)制數(shù)：,

4、各位二進(jìn)制數(shù)碼乘以對(duì)應(yīng)位的權(quán)之和,十六進(jìn)制數(shù),十進(jìn)制數(shù)：,各位十六進(jìn)制數(shù)碼乘以對(duì)應(yīng)位的權(quán)之和,1、,2、,例如：,= 122 +121 + 020 + 02-1 + 12-2 D,= 6. 25 D,= 5161 + 11160 + 1216-1D,= 91. 75 D,110.01B,5B.CH,1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換,1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換,十進(jìn)制數(shù),二進(jìn)制數(shù)：（整數(shù)部分）,除2取余，直至商為 0,十進(jìn)制數(shù),二進(jìn)制數(shù)：（小數(shù)部分）,乘 2 取整，直至積為 0 ，或達(dá)到精度要求,例如：,6. 25 D= 110.01B,6/2 商3 余0 3/2 商1 余1

5、1/2 商0 余1,0.252 積 0.5整數(shù)部分為0 0.52 積 1.0 整數(shù)部分為 1 0.0,3、,1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換,十進(jìn)制數(shù),十六進(jìn)制數(shù)：（整數(shù)部分）,除16取余，直至商為 0,十進(jìn)制數(shù),十六進(jìn)制數(shù)：（小數(shù)部分）,乘 16 取整，直至積為 0 ，或達(dá)到精度要求,例如：,91.75 D= 5B.CH,91/16 商5 余11即B 5/16 商0 余 5,0.7516 積 12.0 整數(shù)部分為C 0.0,4、,1.3.1 進(jìn)位計(jì)數(shù)制及數(shù)制之間的轉(zhuǎn)換,二進(jìn)制數(shù),十六進(jìn)制數(shù)：,一位十六進(jìn)制數(shù)唯一對(duì)應(yīng) 4 位二進(jìn)制數(shù),例如：,= 0110.0100B,5 B.CH,110

6、.01B,= 6. 4H,= 0101 1011.1100B,= 1011011.11B,5、,數(shù)值型數(shù)據(jù)：無符號(hào)數(shù)、帶符號(hào)數(shù),二進(jìn)制帶符號(hào)數(shù)的符號(hào)位表示：使用二進(jìn)制編碼的最高位，“0”表示“正”，“1”表示“負(fù)”,機(jī)器數(shù)：將符號(hào)位與數(shù)值位一起予以數(shù)值化的數(shù),真值：機(jī)器數(shù)所代表的數(shù)值為該機(jī)器數(shù)的真值,常用帶符號(hào)數(shù)編碼：原碼、反碼、補(bǔ)碼、過余碼等,1.3.2 計(jì)算機(jī)中數(shù)值信息的表示,1.3.2 計(jì)算機(jī)中數(shù)值信息的表示,1、原碼,最高位為符號(hào)位，0表示正數(shù)，1表示負(fù)數(shù)，其余各位表示數(shù)值的絕對(duì)值大小,以機(jī)器字長為8位為例： + 1 原 = 00000001B =01H +127原= 01111111

7、B =7FH + 0 原 = 00000000B =00H - 1 原 = 10000001B =81H -127原 = 11111111B =FFH - 0 原 = 10000000B =80H,1.3.2 計(jì)算機(jī)中數(shù)值信息的表示,2、反碼,最高位為符號(hào)位，0表示正數(shù)，1表示負(fù)數(shù)，正數(shù)的反碼與原碼的表示相同，負(fù)數(shù)的反碼為其原碼除符號(hào)位之外的其余各位按位取反,1.3.2 計(jì)算機(jī)中數(shù)值信息的表示,、補(bǔ)碼,正數(shù)的補(bǔ)碼與原碼的表示相同，負(fù)數(shù)的補(bǔ)碼為其原碼除符號(hào)位之外的各位按位取反后再加1,4、過余碼,又稱移碼，是將真值在數(shù)軸上往正方向平移2n-1后得到的編碼。即將真值加上一個(gè)正數(shù)2n-1，這個(gè)加上去

8、的正數(shù)稱為過余量,以機(jī)器字長為8位，過余量為128為例： + 1 過余 = 128+1 = 129 = 100000001B +127過余= 128+127 = 255 = 11111111B + 0 過余 = 128+0 = 128 = 100000000B - 1 過余 = 128-1 = 127 = 01111111B -127過余 = 128-127 = 1 = 000000001B - 0 過余 = 128-0 = 128 = 100000000B,1.3.2 計(jì)算機(jī)中數(shù)值信息的表示,5、補(bǔ)碼與真值的轉(zhuǎn)換,正數(shù)的補(bǔ)碼等于其真值，即正數(shù)補(bǔ)碼的真值就等于正數(shù)補(bǔ)碼本身的二進(jìn)制值,1.3.2

9、 計(jì)算機(jī)中數(shù)值信息的表示,以機(jī)器字長為8位為例： X補(bǔ)=01010011B時(shí)，正數(shù)，即X=+1010011B+83 X補(bǔ)=10101101B時(shí)，負(fù)數(shù)，將X補(bǔ)按位取反再加1，得到01010011B83，即X-83,對(duì)于負(fù)數(shù)的補(bǔ)碼首先確定其符號(hào)位，然后將補(bǔ)碼按位全部取反再加1，即得到其真值的絕對(duì)值,1、定點(diǎn)數(shù)：小數(shù)點(diǎn)位置固定不變,定點(diǎn)整數(shù)：小數(shù)點(diǎn)隱含于最末位的后面 定點(diǎn)小數(shù)：小數(shù)點(diǎn)隱含于最高位的前面,2、浮點(diǎn)數(shù)：小數(shù)點(diǎn)位置可以改變,1.3.3 數(shù)的定點(diǎn)和浮點(diǎn)表示,1、ASCII碼（美國信息交換標(biāo)準(zhǔn)代碼）,ASCII碼表包括52個(gè)大小寫英文字母、09數(shù)字、一些運(yùn)算符號(hào)、標(biāo)點(diǎn)符號(hào)、其它專用符號(hào)、控制符

10、號(hào) 一個(gè)ASCII碼由7 位二進(jìn)制編碼組成，在一個(gè)字節(jié)中最高一位空閑，用0補(bǔ)充,1.3.4 計(jì)算機(jī)中文字信息的表示,1.3.4 計(jì)算機(jī)中文字信息的表示,2、BCD碼,用4位二進(jìn)制數(shù)來表示1位十進(jìn)制數(shù)的編碼方法稱為二進(jìn)制編碼的十進(jìn)數(shù)或稱為二十進(jìn)制數(shù)，簡稱BCD碼,1.3.4 計(jì)算機(jī)中文字信息的表示,3、漢字編碼,漢字輸入碼：利用鍵盤輸入漢字的輸入編碼 數(shù)字編碼、字音編碼、字形編碼、音形編碼,漢字交換碼：用2個(gè)7位表示的標(biāo)準(zhǔn)編碼 國標(biāo)碼（一級(jí)漢字3755個(gè)、二級(jí)漢字3008個(gè)）,漢字內(nèi)碼：計(jì)算機(jī)系統(tǒng)內(nèi)部存儲(chǔ)和處理漢字信息時(shí)所使用的編碼,漢字字形碼：表示漢字形狀的編碼 點(diǎn)陣字形、輪廓字形,1.4 二

11、進(jìn)制運(yùn)算,1.4.1 補(bǔ)碼的加減法運(yùn)算,1.4 二進(jìn)制運(yùn)算,1.4. 邏輯運(yùn)算,習(xí)題與思考,簡述微型計(jì)算機(jī)系統(tǒng)的組成及各部分作用,填空,硬件,軟件,系統(tǒng),應(yīng)用,舉例說明微型計(jì)算機(jī)的特點(diǎn)及其應(yīng)用,( ) 15H=21D=1000101B ( ) 求一個(gè)數(shù)的補(bǔ)碼就是對(duì)其求補(bǔ) ( ) 8位二進(jìn)制補(bǔ)碼0D8H表示的真值是40,判斷對(duì)錯(cuò),2.1 Intel8086微處理器,2.1.1 8086微處理的主要特性,2.1.2 8086微處理的內(nèi)部結(jié)構(gòu),2.1.2 8086微處理的內(nèi)部結(jié)構(gòu),CPU取指過程,2.1.2 8086微處理的內(nèi)部結(jié)構(gòu),CPU向內(nèi)存寫數(shù)過程,2.1.2 8086微處理的內(nèi)部結(jié)構(gòu),EU取

12、指、譯碼過程,2.1.2 8086微處理的內(nèi)部結(jié)構(gòu),2.1.2 8086微處理的內(nèi)部結(jié)構(gòu),2.1.3 8086寄存器結(jié)構(gòu),2.1.3 8086寄存器結(jié)構(gòu),2.1.3 8086寄存器結(jié)構(gòu),6個(gè)狀態(tài)位記錄指令操作后結(jié)果的狀態(tài)信息，由CPU根據(jù)結(jié)果自動(dòng)設(shè)置 CF 進(jìn)位標(biāo)志SF 符號(hào)標(biāo)志OF 溢出標(biāo)志 PF 奇偶標(biāo)志ZF 零標(biāo)志AF 輔助進(jìn)位標(biāo)志,3 個(gè)控制位控制處理器的操作，根據(jù)需要由程序用指令設(shè)置 DF 方向標(biāo)志IF 中斷允許標(biāo)志TF 陷阱標(biāo)志,5、標(biāo)志寄存器FLAG (16位),2.1.3 8086寄存器結(jié)構(gòu),2.1.4 8086總線的工作周期,指令周期：執(zhí)行一條指令所需的時(shí)間，不同指令的指令周

13、期不等長 總線周期：CPU訪問內(nèi)存或I/O端口存/取一個(gè)數(shù)據(jù)或指令所用的時(shí)間，一個(gè)基本的總線周期由個(gè)時(shí)鐘周期組成 時(shí)鐘周期：時(shí)鐘脈沖的重復(fù)周期,2.1.5 8086的引腳及工作模式,1、工作模式,2.1.5 8086的引腳及工作模式,2、引腳功能,8086,2.1.5 8086的引腳及工作模式,3、8086最小模式下的典型配置,2.1.5 8086的引腳及工作模式,4、8086最大模式下的典型配置,2.1.6 8086的存儲(chǔ)器組織及I/O組織,1、8086存儲(chǔ)器組織,1、8086存儲(chǔ)器組織,2.1.6 8086的存儲(chǔ)器組織及I/O組織,2.1.6 8086的存儲(chǔ)器組織及I/O組織,分段技術(shù),0

14、000 H,0001 H,0002 H,0003 H,0004 H,12340H,12341H,12342H,12343H,12344H,.,.,物理地址,段內(nèi)偏移地址,段基址,偏移地址,0000 H,0001 H,0002 H,0003 H,0004 H,1234 H,1、8086存儲(chǔ)器組織,2.1.6 8086的存儲(chǔ)器組織及I/O組織,分段技術(shù),0000,16位段基址,20位物理地址,1、8086存儲(chǔ)器組織,00000H 00002H 00004H . . .,00001H 00003H 00005H . . .,2.1.6 8086的存儲(chǔ)器組織及I/O組織,分體結(jié)構(gòu),1、8086存儲(chǔ)器組

15、織,2.1.6 8086的存儲(chǔ)器組織及I/O組織,2、8086的I/O空間,2.1.7 8086的總線操作及時(shí)序,1、系統(tǒng)復(fù)位與啟動(dòng)操作,8086的復(fù)位和啟動(dòng)操作是通過RESET引腳的觸發(fā)信號(hào)執(zhí)行的， 8086要求復(fù)位信號(hào)至少維持4個(gè)時(shí)鐘周期的高電平，若是初次上電則要求至少維持50s的高電平,當(dāng)RESET信號(hào)一進(jìn)入高電平，8086就會(huì)結(jié)束現(xiàn)行操作，進(jìn)入內(nèi)部復(fù)位狀態(tài)，并將CPU內(nèi)部將全部寄存器置為初值,系統(tǒng)復(fù)位重新啟動(dòng)時(shí)，便從內(nèi)存的FFFF0H單元開始執(zhí)行程序。一般在FFFF0H處存放一條JMP指令，轉(zhuǎn)移到系統(tǒng)程序入口處，保證系統(tǒng)一啟動(dòng)就可以自動(dòng)進(jìn)入系統(tǒng)程序,8086復(fù)位操作時(shí)序,4T后,1T后

16、,在RESET信號(hào)變成高電平后，經(jīng)過1個(gè)時(shí)鐘周期，所有的三態(tài)輸出線被置為高阻態(tài)，并一直維持高阻態(tài)（浮空）直到RESET信號(hào)變?yōu)榈碗娖綖橹梗诟咦钁B(tài)的前半個(gè)時(shí)鐘周期，三態(tài)輸出線被置為不作用狀態(tài)，當(dāng)時(shí)鐘信號(hào)又變成高電平時(shí)，才置為高阻態(tài),2、 最小模式下存儲(chǔ)器或I/O端口讀操作,T1狀態(tài),T2狀態(tài),T3狀態(tài), 在基本總線周期的T3狀態(tài)，存儲(chǔ)單元或I/O端口將數(shù)據(jù)送到了數(shù)據(jù)總線上，CPU通過AD15AD0接收數(shù)據(jù)。 T2狀態(tài)的各信號(hào)電平持續(xù)到T3狀態(tài)。,Tw狀態(tài),CPU在T3狀態(tài)的前沿采樣READY信號(hào)，為低電平,說明數(shù)據(jù)總線上沒有數(shù)據(jù)，就在T3與T4之間插入等待周期Tw，以后CPU在每個(gè)Tw的前沿

17、處采樣READY，確定是否繼續(xù)插入Tw ，直到READY為高電平，才進(jìn)入T4狀態(tài)。Tw與T3狀態(tài)各控制信號(hào)的電平狀態(tài)一致。,T4狀態(tài),與最小模式下的讀總線周期不同之處：,在T2狀態(tài)，地址信號(hào)發(fā)出后，CPU立即向地址/數(shù)據(jù)線AD15AD0發(fā)出數(shù)據(jù)，數(shù)據(jù)信號(hào)保持到T4狀態(tài)，使存儲(chǔ)器或外設(shè)一旦準(zhǔn)備好數(shù)據(jù)即可從數(shù)據(jù)總線取走數(shù)據(jù)。,2、 最小模式下存儲(chǔ)器或I/O端口寫操作,與最小模式下的讀總線周期的不同之處：,3、 最大模式下存儲(chǔ)器或I/O端口讀操作,與最大模式下的讀總線周期的不同之處：,3、 最大模式下存儲(chǔ)器或I/O端口寫操作,CPU在每個(gè)指令周期的最后一個(gè)T狀態(tài)檢測(cè)可屏蔽中斷請(qǐng)求線INTR，若INT

18、R引腳有一個(gè)高電平，且標(biāo)志寄存器中斷允許標(biāo)志IF=1時(shí)，CPU在執(zhí)行完當(dāng)前的指令后，執(zhí)行中斷響應(yīng)周期。 CPU對(duì)可屏蔽中斷請(qǐng)求的響應(yīng)過程要執(zhí)行兩個(gè)連續(xù)的INTA總線周期，每個(gè)總線周期包括4個(gè)時(shí)鐘周期。,4、中斷操作,1、HOLD信號(hào)變?yōu)楦唠娖胶?，CPU要在下一個(gè)時(shí)鐘周期的上升沿才檢測(cè)到。然后用T4或T1狀態(tài)的下降沿使HLDA變成高電平，若采樣到HOLD信號(hào)時(shí)，不在T4或T1狀態(tài)，可能會(huì)延遲幾個(gè)時(shí)鐘周期，等到T4或T1狀態(tài)才發(fā)出HLDA信號(hào),4、當(dāng)總線請(qǐng)求結(jié)束，HOLD和HLDA信號(hào)變?yōu)榈碗娖綍r(shí)，CPU不立即驅(qū)動(dòng)總線，這些引腳繼續(xù)浮空，直到CPU執(zhí)行一條總線操作時(shí)，才結(jié)束帶這些引腳的浮空狀態(tài)。因

19、此，為了防止總線控制切換時(shí)，因沒有任何主模塊的驅(qū)動(dòng)而造成控制線電平漂移到最小電平以下，在控制線和電源之間要連接一個(gè)提拉電阻,5、最小模式下總線保持請(qǐng)求/響應(yīng)操作,5、與最小模式下執(zhí)行總線保持請(qǐng)求保持響應(yīng)周期情況一樣，CPU發(fā)出總線允許負(fù)脈沖，釋放總線后，仍可執(zhí)行已經(jīng)進(jìn)入指令緩沖隊(duì)列的指令，直到需要使用總線周期為止,6、最大模式下總線請(qǐng)求/允許/釋放操作,1、CPU及輔助器件構(gòu)成的CPU子系統(tǒng),2、ROM和RAM構(gòu)成的存儲(chǔ)器子系統(tǒng),3、各種I/O芯片構(gòu)成的接口部件子系統(tǒng),4、連接各種外設(shè)適配器以及存儲(chǔ)器擴(kuò)充板的PC總線I/O擴(kuò)展槽,IBM PC/XT的核心是安裝在機(jī)箱底部的系統(tǒng)主板，系統(tǒng)主板上的

20、電路可以分成四個(gè)主要功能模塊：,2.1.8 IBM PC/XT微型計(jì)算機(jī)系統(tǒng)簡介,1、CPU子系統(tǒng),8088微處理器,8284A時(shí)鐘發(fā)生器,8282/8283/74LS373 地址鎖存器,8286/8287/74LS245 數(shù)據(jù)收發(fā)器,8288總線控制器,2、存儲(chǔ)器子系統(tǒng),3、I/O子系統(tǒng),IBM-PC/XT系統(tǒng)板部件框圖,系統(tǒng)板上RAM由DRAM2164（64K1位）構(gòu)成，共4個(gè)體，每體9片 （8個(gè)數(shù)據(jù)位，一個(gè)奇偶校驗(yàn)位），即36片2164構(gòu)成256KB常規(guī)RAM,2164DRAM使用時(shí)要求每2ms對(duì)內(nèi)部刷新一次，因此要求每兩次刷新操作的時(shí)間間隔為2ms128=15.6s（每片512個(gè)單元為

21、一組同時(shí)刷新，共128組）（36片同時(shí)刷新）,由8253-5計(jì)數(shù)器1（方式2計(jì)數(shù)初值為12H，每隔12H1.19MHz =15.12s向8237-5通道0發(fā)出一次刷新請(qǐng)求信號(hào),由8237A-5向CPU請(qǐng)求DMA，對(duì)DRAM進(jìn)行周期性的刷新,8253-5的計(jì)數(shù)器0工作于方式3，計(jì)數(shù)初值為0000H，每隔655361.19MHz=55ms向8259A的IR0請(qǐng)求一次中斷,8259A的IR0請(qǐng)求一次中斷，CPU調(diào)用一次08H中斷，進(jìn)行系統(tǒng)時(shí)間修改,計(jì)算機(jī)自檢后8255A-5的A口輸入鍵盤掃描碼；C口輸入系統(tǒng)各類工作狀態(tài)；PB0、PB1及8253的計(jì)數(shù)器2控制揚(yáng)聲器發(fā)聲,8237A-5的通道2、通道3

22、用作軟盤數(shù)據(jù)傳送及硬盤數(shù)據(jù)傳送,2.2 80 x86高檔微處理器,（1）80386微處理器擁有32位數(shù)據(jù)總線和32位地址總線，可直接尋址4GB物理存儲(chǔ)空間，具有虛擬存儲(chǔ)能力，虛擬存儲(chǔ)空間達(dá)64TB。存儲(chǔ)器采用分段結(jié)構(gòu),2.2.1 80386微處理,1、80386的主要特點(diǎn),（2）系統(tǒng)采用流水線和指令重疊技術(shù)、虛擬存儲(chǔ)技術(shù)、片內(nèi)存儲(chǔ)器管理技術(shù)、存儲(chǔ)器管理分段、分頁保護(hù)技術(shù)等，系統(tǒng)實(shí)現(xiàn)了多用戶多任務(wù)操作,（3）提供32位的指令，可支持8位、16位、32位的數(shù)據(jù)類型，具有8個(gè)通用的32位寄存器,（4）首次在芯片內(nèi)使用Cache，以使內(nèi)存速度能更好地與運(yùn)算器的速度相匹配，從而大大提高指令的執(zhí)行速度和工

23、作效率,（5）提供32位外部總線接口，最大數(shù)據(jù)傳輸速率為32Mbps。系統(tǒng)可同高速的DRAM芯片接口，支持動(dòng)態(tài)總線寬度控制，能動(dòng)態(tài)地切換32位/16位數(shù)據(jù)總線,（6）具有片內(nèi)集成的存儲(chǔ)器管理部件MMU，可支持虛擬存儲(chǔ)和特權(quán)保護(hù)，片內(nèi)具有多任務(wù)機(jī)構(gòu)，能快速完成任務(wù)的切換,（7）通過配置浮點(diǎn)協(xié)處理器80387實(shí)現(xiàn)數(shù)據(jù)高速處理，加快了浮點(diǎn)運(yùn)算速度,（8）80386系統(tǒng)能在12.5MHz或16MHz時(shí)鐘頻率下可靠工作，指令的執(zhí)行速度可達(dá)3MIPS4MIPS以上,3、80386的內(nèi)部結(jié)構(gòu),2.2.1 80386微處理,（1）在CISC（復(fù)雜指令集計(jì)算機(jī)）技術(shù)的基礎(chǔ)上，首次采用了RISC（精簡指令集計(jì)算機(jī)

24、）技術(shù)，使得大多數(shù)常用指令可以在一個(gè)時(shí)鐘周期內(nèi)完成，從而大大加快了指令的執(zhí)行速度,1、80486的主要特點(diǎn),2.2.2 80486微處理,（2）將浮點(diǎn)運(yùn)算部件、Cache及其控制器集成于80486微處理器芯片內(nèi)，使得數(shù)據(jù)和指令的存取速度、數(shù)據(jù)的運(yùn)算速度進(jìn)一步提高。采用突發(fā)式總線技術(shù)，從而大大加快CPU與內(nèi)存之間的數(shù)據(jù)交換速度,（3）微處理器內(nèi)部為全32位結(jié)構(gòu)，即寄存器、ALU和內(nèi)部數(shù)據(jù)總線寬度都是32位，地址總線也為32位。而CPU與浮點(diǎn)運(yùn)算部件之間的數(shù)據(jù)通道為64位，CPU與Cache、Cache與Cache控制器之間數(shù)據(jù)通道為128位,（4）增加了多處理器指令，增強(qiáng)了多重處理系統(tǒng)，片上硬件

25、確保了超高速緩存一致性協(xié)議，并支持多級(jí)超高速緩存結(jié)構(gòu)。80486可以模擬多個(gè)80286CPU來提供更多層次的多任務(wù)功能,（5）80486具有內(nèi)裝自測(cè)試功能，可以廣泛地測(cè)試片上邏輯電路、超高速緩存和片上分頁轉(zhuǎn)換高速緩存；支持硬件測(cè)試、Intel軟件和擴(kuò)展的第三者軟件；調(diào)試性能包括執(zhí)行指令和存取數(shù)據(jù)時(shí)的斷點(diǎn)設(shè)置功能,3、80486的內(nèi)部結(jié)構(gòu),2.2.2 80486微處理,（1）采用超標(biāo)量流水線結(jié)構(gòu)。它是Pentium微處理器的核心技術(shù)，它由U和V兩條指令流水線構(gòu)成，每一流水線都擁有自己的ALU、地址生成電路和數(shù)據(jù)Cache的接口，使微處理器的運(yùn)行速度成倍提高,1、 Pentium系列微處理的主要特

26、點(diǎn),2.2.3 Pentium系列微處理,（2）采用雙Cache結(jié)構(gòu)，指令Cache和數(shù)據(jù)Cache同時(shí)分別預(yù)取指令和操作數(shù)，且數(shù)據(jù)Cache有兩個(gè)接口，能同時(shí)與U、V兩條流水線交換數(shù)據(jù)，數(shù)據(jù)Cache還采用回寫方式，以適應(yīng)共享內(nèi)存儲(chǔ)器多機(jī)系統(tǒng)的需要,（3）將常用指令進(jìn)行固化。一些常用的指令（如MOV、DEC、PUSH等）改用硬件實(shí)現(xiàn)，不再使用微代碼操作，使指令的執(zhí)行速度進(jìn)一步提高,（4）采用全新設(shè)計(jì)的增強(qiáng)型浮點(diǎn)運(yùn)算器（FPU），F(xiàn)PU采用了超級(jí)流水線技術(shù)，其執(zhí)行過程分為8級(jí)流水線，浮點(diǎn)運(yùn)算部件對(duì)一些指令采用新的算法，并用電路進(jìn)行固化，硬件實(shí)現(xiàn)，使浮點(diǎn)運(yùn)算速度大大提高,（5）處理器內(nèi)部采用指令

27、預(yù)取和分支預(yù)測(cè)技術(shù)，保證流水線的指令預(yù)取步驟不會(huì)空置，從而大大提高了流水線的執(zhí)行效率,（6）系統(tǒng)可工作于實(shí)模式、保護(hù)模式、虛擬8086模式以及具有特色的系統(tǒng)管理模式（SMM）。系統(tǒng)復(fù)位時(shí)自動(dòng)進(jìn)入實(shí)模式，并可以從一種模式切換到另一種模式,（7）系統(tǒng)使用64位的外部數(shù)據(jù)總線，提高了數(shù)據(jù)傳輸速度；采用PCI局部總線；系統(tǒng)內(nèi)部還增強(qiáng)了錯(cuò)誤檢測(cè)與報(bào)告、支持多重處理等功能,2、 Pentium系列微處理的內(nèi)部結(jié)構(gòu),2.2.3 Pentium系列微處理,習(xí)題與思考,簡述8086CPU中BIU和EU的功能,Pentium微處理器的數(shù)據(jù)Cache和指令Cache各有 何作用？,填空,決定8086/8088工作方

28、式的引腳是 _ 8086的1個(gè)總線周期包括_4個(gè)時(shí)鐘周期 物理地址_地址16_地址,T1、T2、T3、T4,基,偏移,名詞解釋,指令周期、總線周期、時(shí)鐘周期,判斷對(duì)錯(cuò),3.1 存儲(chǔ)器概述,3.1.1 存儲(chǔ)器的分類,1、按在系統(tǒng)中的作用分類,內(nèi)存(主存儲(chǔ)器或主存) / 外存(輔助存儲(chǔ)器或輔存),3、按存儲(chǔ)介質(zhì)類,半導(dǎo)體存儲(chǔ)器 / 磁存儲(chǔ)器 / 光存儲(chǔ)器,4、按存儲(chǔ)器的存取方式分類,只讀存儲(chǔ)器 / 隨機(jī)存取存儲(chǔ)器 / 順序存取存儲(chǔ)器 / 直接存取存儲(chǔ)器,2、按存儲(chǔ)信息的可保存性分類,易失性存儲(chǔ)器 / 非易失性存儲(chǔ)器,3.1.2 存儲(chǔ)器的主要性能指標(biāo),微型計(jì)算機(jī)系統(tǒng)存儲(chǔ)器的性能指標(biāo)很多，如存儲(chǔ)容量、

29、存取速度、存儲(chǔ)器的可靠性、功耗、價(jià)格、性能價(jià)格比及電源種類等，最重要的性能指標(biāo)是存儲(chǔ)容量和存取速度,3.1.3 主存儲(chǔ)器的基本結(jié)構(gòu),3.1.4 半導(dǎo)體存儲(chǔ)器,3.2 隨機(jī)存取存儲(chǔ)器 RAM,1、SRAM的基本存儲(chǔ)電路,基本存儲(chǔ)電路是指存儲(chǔ)一位二進(jìn)制數(shù)的電路，又稱單元電路，是組成存儲(chǔ)器的基礎(chǔ)和核心,3.2.1 靜態(tài)RAM（SRAM）,2、SRAM的結(jié)構(gòu),3.2.1 靜態(tài)RAM（SRAM）,存儲(chǔ)體 地址譯碼器 讀寫控制電路 I/O電路,3、典型SRAM芯片,3.2.1 靜態(tài)RAM（SRAM）,3.2.2 動(dòng)態(tài)RAM（DRAM）,1、單管DRAM基本存儲(chǔ)電路,3、典型DRAM芯片,2、DRAM的刷新

30、方式,周期性地對(duì)動(dòng)態(tài)存儲(chǔ)器進(jìn)行讀出、放大、再寫回,3.2.2 動(dòng)態(tài)RAM（DRAM）,3.3 只讀存儲(chǔ)器 ROM,3.3.1 掩膜只讀存儲(chǔ)ROM,3.3.2 可編程只讀存儲(chǔ)器PROM,3.3.3 可擦除可編程只讀存儲(chǔ)器EPROM,3.3.4 電可擦除可編程只讀存儲(chǔ)器E2PROM,E2PROM是一種可用電擦除和編程的只讀存儲(chǔ)器，既可以像RAM一樣隨機(jī)地進(jìn)行在線改寫，又可以像ROM一樣在掉電的情況下非易失地保存數(shù)據(jù)，其擦寫次數(shù)可達(dá)1萬次以上，數(shù)據(jù)可保存10年以上，可作為系統(tǒng)中可靠保存數(shù)據(jù)的存儲(chǔ)器，故E2PROM比EPROM具有更大的優(yōu)越性,3.3.5 快擦除讀寫存儲(chǔ)器Flash Memory,Fl

31、ash Memory兼有ROM和RAM的性能和高密度性，具有可靠的非易失性、快速電擦除性，其制造成本低、功耗低、可重復(fù)使用，可以擦寫百萬次以上,3.4 半導(dǎo)體存儲(chǔ)器接口,3.4.1 存儲(chǔ)器芯片與CPU連接時(shí) 必須注意的問題,1、CPU總線的負(fù)載能力 2、CPU時(shí)序與存儲(chǔ)器芯片存取速度之間的匹配 3、存儲(chǔ)器的地址分配,3.4.3 存儲(chǔ)器容量擴(kuò)展,1、位擴(kuò)展,位數(shù)的擴(kuò)展： 地址線、片選線和讀寫信號(hào)線并聯(lián)，數(shù)據(jù)線單獨(dú)引出,2、字?jǐn)U展,單元個(gè)數(shù)的擴(kuò)展： 地址線、讀寫信號(hào)線和數(shù)據(jù)線并聯(lián),片選線單獨(dú)引出,3.4.3 存儲(chǔ)器容量擴(kuò)展,A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A

32、5 A4 A3 A2 A1 A0,上圖中各芯片的地址范圍：,0 0,0 1,1 0,1 1,3、字、位擴(kuò)展,D7 D4 D3 D0,分析：用16K4位的存儲(chǔ)器芯片組成64K8位的存儲(chǔ)器，需多少片這樣的芯片？如何連接？,3.4.3 存儲(chǔ)器容量擴(kuò)展,1、8088CPU與存儲(chǔ)器的連接,3.4.4 典型CPU與存儲(chǔ)器的連接,2、8086CPU與存儲(chǔ)器的連接,3.4.4 典型CPU與存儲(chǔ)器的連接,3、80286CPU與存儲(chǔ)器的連接,3.4.4 典型CPU與存儲(chǔ)器的連接,4、32位CPU與存儲(chǔ)器的連接,3.4.4 典型CPU與存儲(chǔ)器的連接,1、30線SIMM,3.4.5 SIMM 和 DIMM,單列直插式

33、存儲(chǔ)器(SIMM)和雙列直插式存儲(chǔ)器（DIMM）是把內(nèi)存儲(chǔ)器芯片焊接在條形印刷電路板上制成的，俗稱內(nèi)存條。在內(nèi)存條上不僅有存儲(chǔ)器芯片組，還有地址譯碼等輔助電路,2、72線SIMM,3、168線DIMM,3.5 存儲(chǔ)體系結(jié)構(gòu),3.5.1 存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu),3.5.2 多體存儲(chǔ)結(jié)構(gòu),高位交叉訪問存儲(chǔ)器結(jié)構(gòu),低位交叉訪問存儲(chǔ)器結(jié)構(gòu),3.5.2 多體存儲(chǔ)結(jié)構(gòu),3.5.3 高速緩沖存儲(chǔ)器（Cache）,4、Cache一致性問題,1、Cache工作原理,3.5.4 虛擬存儲(chǔ)器,1、虛擬存儲(chǔ)器工作原理,習(xí)題與思考,動(dòng)態(tài)存儲(chǔ)器為什么必須定期刷新？,填空,8086CPU有_根地址線，其最大尋址范圍_MB 半

34、導(dǎo)體存儲(chǔ)器一般分為RAM和_兩大類 若選用2114（1K4位）存儲(chǔ)芯片組成2K8位的內(nèi)存，需要_片2114芯片。起始地址為2000H，則末地址為_,20,ROM,存儲(chǔ)器有哪些主要性能指標(biāo)？,1,4,27FFH,虛擬存儲(chǔ)器與Cache的區(qū)別主要表現(xiàn)在哪幾方面？,4.1 微機(jī)接口技術(shù)概述,4.1.2 接口的類型,4.1.3 CPU與外設(shè)交換的信息類型,4.1.4 接口電路的一般結(jié)構(gòu),4.1.5 I/O端口的編址方法,4.1.6 接口技術(shù)的現(xiàn)狀及發(fā)展,基于現(xiàn)代化集成技術(shù)及計(jì)算機(jī)技術(shù)的發(fā)展，目前的接口幾乎都是中、大規(guī)模甚至超大規(guī)模集成芯片，并且是可編程的，具有較好的通用性，可以實(shí)現(xiàn)實(shí)時(shí)、多任務(wù)、并行操

35、作,接口技術(shù)的發(fā)展趨勢(shì)： 向大規(guī)模和超大規(guī)模、超高速芯片方向發(fā)展 向智能化、系列化和一體化方向發(fā)展 隨著多媒體、超媒體技術(shù)的出現(xiàn)，相應(yīng)的接口器件也會(huì)不斷涌現(xiàn),4.2 輸入/輸出控制方式,4.2.1 程序控制方式,CPU在執(zhí)行一個(gè)輸入/輸出操作前，必須對(duì)外設(shè)的狀態(tài)進(jìn)行測(cè)試，當(dāng)外設(shè)準(zhǔn)備好才能傳送，否則CPU等待并查詢外設(shè)的狀態(tài)，直至外設(shè)準(zhǔn)備好,2、條件傳送方式（查詢傳送方式）,4.2.1 程序控制方式,開始,循環(huán),查詢輸入： TEST1：INAL，SPORT ;讀狀態(tài)口 TESTAL，01H JZTEST1 INAL，DPORT ;輸入數(shù)據(jù)口,查詢輸出： TEST2：INAL，SPORT ;讀狀態(tài)

36、口 TESTAL，02H JZTEST2 OUTDPORT，AL ;輸出數(shù)據(jù)口,4.2.1 程序控制方式,4.2.2 中斷控制方式,中斷控制方式，是當(dāng)外設(shè)的輸入數(shù)據(jù)準(zhǔn)備好或接收數(shù)據(jù)的鎖存器空時(shí)，外設(shè)便主動(dòng)向CPU發(fā)出中斷請(qǐng)求，于是CPU暫?，F(xiàn)行程序的執(zhí)行，轉(zhuǎn)去執(zhí)行為外設(shè)服務(wù)的輸入/輸出控制子程序，服務(wù)完畢后即返回原來程序繼續(xù)執(zhí)行,引入了中斷概念后，CPU和外設(shè)（甚至多個(gè)外設(shè)）可以同時(shí)工作，從而大大提高CPU的效率和控制程序執(zhí)行的實(shí)時(shí)性,4.2.2 中斷控制方式,4.2.3 DMA控制方式,4.2.3 DMA控制方式,4.2.4 I/O處理機(jī)方式,習(xí)題與思考,CPU與外設(shè)的信息交換有哪幾種方式？

37、,簡述接口電路的功能,填空,CPU尋址外設(shè)端口的兩種尋址方式是存儲(chǔ)器映襯編址方式和_編址方式。 CPU與外設(shè)間傳送的信息有_信息、 _信息、 _信息三類。,I/O獨(dú)立,數(shù)據(jù),名詞解釋,接口、端口,控制,狀態(tài),5.1 并行通信及接口接口,通信：CPU與外部設(shè)備之間的信息交換、計(jì)算機(jī)與計(jì)算機(jī)之間的信息交換都稱為通信,并行通信：在多條傳輸線上同時(shí)傳輸多位數(shù)據(jù) 串行通信：利用單條傳輸線，將多位數(shù)據(jù)按照先后順序逐位進(jìn)行傳輸,CPU接口,內(nèi)部邏輯,外設(shè)接口,A 組,B 組,5.2.1 8255A的內(nèi)部結(jié)構(gòu),5.2 可編程并行接口8255A,5.2.1 8255A的內(nèi)部結(jié)構(gòu),5.2.2 8255A的引腳功能

38、,40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21,1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20,5.2.3 8255A的控制字,1、工作方式控制字,2、C口置位/復(fù)位控制字,5.2.4 8255A的工作方式,1、方式0 基本輸入輸出方式 ( 適用于A口、B口、C口 ),2、方式1 選通輸入輸出方式 ( 適用于A口、B口 ),無固定的I/O聯(lián)絡(luò)信號(hào)，不能使用中斷，只能用地?zé)o條件傳送或查詢傳送。A口、B口、C口高4位、C口低4位可以分別設(shè)置為輸入或輸出,設(shè)置了專用的中斷請(qǐng)

39、求和聯(lián)絡(luò)信號(hào)線。通常用于查詢傳送或中斷傳送。A口、B口作為數(shù)據(jù)口，而C口的大部分引腳分配作聯(lián)絡(luò)信號(hào)用。用戶對(duì)這些引腳不能再指定作其它用途,A口及B口的工作方式相互獨(dú)立，互不影響,3、方式2 雙向選通輸入輸出方式 ( 僅適用于A口 ),方式1輸入（A口）,方式1輸入（B口）,方式1輸出（A口）,方式1輸出（B口）,方式2（A口）,5.2.5 8255A的編程, 某系統(tǒng)中，8255A工作于方式0，A口輸出，B口輸入， 試編制初始化程序,分析：工作方式字為：10000010B，即82H,編程：MOV DX，控口地址 MOV AL，082H OUT DX，AL, 試編程使PC5輸出一個(gè)負(fù)跳變,編程：M

40、OV AL，0BH;0BH=00001011B MOV DX，控口地址 OUT DX，AL MOV AL，0AH;0AH=00001010B OUT DX，AL,5.3 8255A的應(yīng)用,5.3.1 8255A控制LED顯示,5.3.2 8255A用于并行打印機(jī),5.3.3 8255A用于鍵盤接口,5.3.4 8255A實(shí)現(xiàn)雙機(jī)并行通訊,習(xí)題與思考,8255A的端口地址范圍為300H303H，A口方式1輸入，B口方式1輸出，試編寫初始化程序,判斷對(duì)錯(cuò),() 8255A的A口可以工作于方式2，而B口只能工作 于方式0或方式1 () 8255A的C口不能用于傳送數(shù)據(jù) () 8255A只能傳送并行數(shù)

41、據(jù)不能傳送串行數(shù)據(jù) () C口置位/復(fù)位控制字要寫入C口，而不是控制口,若8255A的控制口地址為63H，試編寫一段程序，使C口的PC3輸出一個(gè)負(fù)脈沖,6.1 定時(shí)/計(jì)數(shù)技術(shù)概述,6.1.3 可編程定時(shí)器 計(jì)數(shù)器的工作原理,CLK,GATE,OUT,nfclkfout,6.2 可編程定時(shí)/計(jì)數(shù)器8253,6.2.2 8253的內(nèi)部結(jié)構(gòu),計(jì)數(shù)器通道內(nèi)部邏輯圖,6.2.2 8253的內(nèi)部結(jié)構(gòu),6.2.3 8253的引腳功能,6.2.4 8253的工作方式,6.2.5 8253的控制字, 8253初始化編程步驟：,6.2.6 8253的編程,1、 初始化編程,（1）先向8253寫入控制字，以指定要選

42、擇的計(jì)數(shù)通道，并設(shè)置該通道的工作方式、數(shù)據(jù)讀/寫格式和計(jì)數(shù)方式 （2）然后根據(jù)控制字所確定的格式，向指定的計(jì)數(shù)通道寫入計(jì)數(shù)初始值,某8253各計(jì)數(shù)通道地址分別為0F8H、0FAH、0FCH、0FEH，計(jì)數(shù)通道0工作于方式1，按照二進(jìn)制（或 BCD）計(jì)數(shù)，計(jì)數(shù)初始值為500，試對(duì)其初始化編程,按16位BCD碼計(jì)數(shù)： MOVAL，33H OUT0FEH，AL MOVAL， 00H OUT 0F8H，AL MOV AL，05H OUT0F8H，AL,按BCD碼計(jì)數(shù)： （只送高8位） MOVAL，23H OUT0FEH，AL MOVAL，05H OUT 0F8H，AL,按二進(jìn)制計(jì)數(shù)： MOVAL，32

43、H OUT0FEH，AL MOVAX，500 OUT 0F8H，AL MOVAL，AH OUT 0F8H，AL, 8253初始化編程舉例,6.2.6 8253的編程,6.2.6 8253的編程,2、 鎖存讀出,方法一：讀之前先停止計(jì)數(shù),方法二：讀之前先送計(jì)數(shù)鎖存命令,直接用輸入指令讀取所選擇的計(jì)數(shù)器通道。因計(jì)數(shù)器當(dāng)前計(jì)數(shù)值要分兩次讀入，為保證讀入數(shù)據(jù)的準(zhǔn)確性，就要求在讀數(shù)之前先用門控信號(hào)GATE或外部邏輯禁止計(jì)數(shù)器的計(jì)數(shù)，停止計(jì)數(shù)后再讀入,例：讀出計(jì)數(shù)1通道的當(dāng)前16位計(jì)數(shù)值，放于AX中,MOV AL，40H；鎖存控制字為40H OUT 83H，AL；83H為控制口地址 IN AX，81H；8

44、1H為通道1地址 MOV AH，AL IN AL，81H XCHG AH，AL,6.3 8253的應(yīng)用,6.3.1 IBM PC/XT機(jī)上8253的時(shí)鐘中斷,6.3.2 IBM PC/XT機(jī)上8253的動(dòng)態(tài)存儲(chǔ)器刷新定時(shí),6.3.3 8253用于揚(yáng)聲器發(fā)聲控制,習(xí)題與思考,判斷對(duì)錯(cuò),( ) 8253計(jì)數(shù)器工作于方式3，可以實(shí)現(xiàn)分頻的功能 ( ) 8253內(nèi)部有三個(gè)計(jì)數(shù)通道，它們的功能相同，但不能同時(shí)計(jì)數(shù) ( ) 若向8253寫入計(jì)數(shù)初始值0，即規(guī)定其最大計(jì)數(shù)值為65536,若8253通道2工作于方式2，計(jì)數(shù)初始值為100，8253的端口地址范圍為340H343H，試編寫初始化程序段,8253某

45、通道的CLK時(shí)鐘為1kHz，若產(chǎn)生周期為100ms的方波，那么計(jì)數(shù)初始值應(yīng)為多少？,7.1 串行通信概述,1、串行通信的數(shù)據(jù)傳輸方式,7.1.2 串行通信中的基本技術(shù),1、單工方式,2、半雙工方式,單向傳送,3、全雙工方式,分時(shí)雙向,同時(shí)雙向,1、串行通信的數(shù)據(jù)傳輸方式,7.1.2 串行通信中的基本技術(shù),7.1.2 串行通信中的基本技術(shù),2、信號(hào)的調(diào)制與解調(diào),調(diào)制：把數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)的過程,解調(diào)：把模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)的過程,調(diào)制解調(diào)器（MODEM）：把完成調(diào)制和解調(diào) 功能的調(diào)制器和解調(diào)器合在一起的裝置,7.1.2 串行通信中的基本技術(shù),三種調(diào)制方式： 調(diào)幅、調(diào)頻、調(diào)相,2、信號(hào)的調(diào)制

46、與解調(diào),7.1.2 串行通信中的基本技術(shù),3、串行通信的數(shù)據(jù)傳輸速率, 比特率：每秒鐘傳輸?shù)亩M(jìn)制數(shù)據(jù)的位(bit)數(shù),單位為bps, 波特率：每秒傳輸?shù)牟ㄌ財(cái)?shù)，反映單位時(shí)間內(nèi)真正傳輸?shù)臄?shù)據(jù)量，是衡量串行數(shù)據(jù)傳送速度快慢的重要指標(biāo)和參數(shù)（波特率比特率）,傳輸速率與距離的關(guān)系：,7.1.2 串行通信中的基本技術(shù),4、發(fā)送時(shí)鐘與接收時(shí)鐘,串行通信中，發(fā)送器需要用一定頻率的時(shí)鐘信號(hào)來決定發(fā)送的每一位數(shù)據(jù)所占用的時(shí)間長度，接收器也需要用一定頻率的時(shí)鐘信號(hào)來檢測(cè)每一位輸入的數(shù)據(jù) 發(fā)送器使用的時(shí)鐘信號(hào)稱為發(fā)送時(shí)鐘 接收器使用的時(shí)鐘信號(hào)稱為接收時(shí)鐘,5、波特率因子（波特率系數(shù)）,收/發(fā)時(shí)鐘頻率F波特率因子n

47、波特率 （異步通信中：n1,16,32,64，同步通信中必須n1）,7.1.2 串行通信中的基本技術(shù),6、串行通信的檢錯(cuò)與糾錯(cuò),在串行數(shù)據(jù)傳輸過程中，由于系統(tǒng)本身的軟件、硬件故障，或外界電磁干擾等原因，難免產(chǎn)生誤碼，而影響通信系統(tǒng)的可靠性，所以通信中的差錯(cuò)控制能力是衡量一個(gè)通信系統(tǒng)的重要內(nèi)容,減小誤碼率的主要方法： 從硬件和軟件兩方面對(duì)通信系統(tǒng)進(jìn)行可靠性設(shè)計(jì) 對(duì)傳輸信息采用一定的檢錯(cuò)和糾錯(cuò)編碼技術(shù),基本通信規(guī)程中一般采用奇偶校驗(yàn)和方陣碼檢錯(cuò)，高級(jí)通信規(guī)程中采用循環(huán)冗余校驗(yàn)（CRC）檢錯(cuò)、糾錯(cuò),7.1.3 串行通信中的基本方式,通信規(guī)程（協(xié)議）是指通信雙方的一種約定，包括收發(fā)雙方的同步方式、傳輸

48、控制步驟、差錯(cuò)檢驗(yàn)方式、數(shù)據(jù)編碼、數(shù)據(jù)傳輸速率、通信報(bào)文的格式及控制字符的定義等 串行通信基本方式：異步方式、同步方式, 異步通信方式,通信規(guī)程（協(xié)議）是指通信雙方的一種約定，包括收發(fā)雙方的同步方式、傳輸控制步驟、差錯(cuò)檢驗(yàn)方式、數(shù)據(jù)編碼、數(shù)據(jù)傳輸速率、通信報(bào)文的格式及控制字符的定義等 串行通信基本方式：異步方式、同步方式, 異步通信方式,起 始 位,奇 校 驗(yàn) 位,停 止 位,7.1.3 串行通信中的基本方式,例：,通信規(guī)程（協(xié)議）是指通信雙方的一種約定，包括收發(fā)雙方的同步方式、傳輸控制步驟、差錯(cuò)檢驗(yàn)方式、數(shù)據(jù)編碼、數(shù)據(jù)傳輸速率、通信報(bào)文的格式及控制字符的定義等 串行通信基本方式：異步方式、同

49、步方式,7.1.3 串行通信中的基本方式, 同步通信方式, 異步通信方式,7.1.4 串行通信接口標(biāo)準(zhǔn),、RS-232C接口,、RS-423A和RS-422A接口,、RS-485接口,、USB接口,7.1.5 串行接口的基本結(jié)構(gòu)與功能,、串行接口的基本功能,（1）串、并行轉(zhuǎn)換 （2）串行數(shù)據(jù)格式化 （3）可靠性檢驗(yàn) （4）串行接口與DCE間的控制,2、串行異步接口的一般結(jié)構(gòu)及工作過程,7.1.5 串行接口的基本結(jié)構(gòu)與功能,3、串行同步接口的一般結(jié)構(gòu)及工作過程,7.1.5 串行接口的基本結(jié)構(gòu)與功能,7.2 可編程串行接口8251A,7.2.1 8251A的主要特性,（1）全部輸入/輸出與TTL電

50、平兼容 （2）能夠以全雙工方式通信 （3）可工作于串行同步或串行異步通信方式 （4）具有出錯(cuò)檢測(cè)功能,7.2.2 8251A的內(nèi)部結(jié)構(gòu),7.2.2 8251A的內(nèi)部結(jié)構(gòu),7.2.3 8251A的引腳功能,7.2.4 8251A的控制字及狀態(tài)字,1、方式選擇控制字,2、操作命令控制字,7.2.4 8251A的控制字及狀態(tài)字,3、狀態(tài)字,7.2.4 8251A的控制字及狀態(tài)字,7.2.5 8251A的編程,1、異步方式下的初始化編程,例：8251A工作于異步方式，波特率系數(shù)為64，每字符7個(gè)位，奇校驗(yàn)，1個(gè)停止位，8251A的兩個(gè)端口地址為50H、51H,MOVAL， 5BH OUT 51H, A

51、L MOVAL， 37H OUT 51H，AL,2、同步方式下的初始化編程,例：8251A工作于同步方式，內(nèi)同步、雙同步字符、偶校驗(yàn)、每個(gè)字符8位，兩個(gè)同步字符都為AAH，8251A的兩個(gè)端口地址分別為50H、51H,MOVAL， 3CH OUT51H，AL MOVAL， 0AAH OUT 51H，AL MOVAL， 0AAH OUT51H，AL MOVAL， 0B7H OUT 51H，AL,7.2.5 8251A的編程,7.3 8251A的應(yīng)用,7.3.1 利用8251A實(shí)現(xiàn)與終端的串行通信,7.3.2 利用8251A實(shí)現(xiàn)雙機(jī)串行通信,習(xí)題與思考,對(duì)比并行通信與串行通信的特點(diǎn)及適用場(chǎng)合,判斷

52、對(duì)錯(cuò),名詞解釋,調(diào)制、波特率、比特率,( ) 串行通信分為同步和異步兩種方式 ( ) 8251A既能傳送并行數(shù)據(jù)又能傳送串行數(shù)據(jù) ( ) 異步串行方式發(fā)送8位字符，使用1個(gè)奇校驗(yàn)位和2個(gè)停止位，若每秒發(fā)送100個(gè)字符，則波特率為1200,8.1 中斷技術(shù)概述,8.1.1 中斷技術(shù)中的概念,中斷就是指CPU響應(yīng)中斷請(qǐng)求，暫?，F(xiàn)行的主程序，轉(zhuǎn)去執(zhí)行中斷服務(wù)子程序，完成中斷事件處理后，返回?cái)帱c(diǎn)繼續(xù)執(zhí)行主程序的過程,中斷源即引起CPU中斷的外部事件或內(nèi)部原因 硬件中斷（外部中斷）、軟件中斷（內(nèi)部中斷）,微型計(jì)算機(jī)應(yīng)用中斷技術(shù)后的功能特點(diǎn)： 可實(shí)現(xiàn)同步操作 可進(jìn)行實(shí)時(shí)處理 能及時(shí)處理各種故障,8.1.2

53、 中斷的基本原理,1、中斷請(qǐng)求,2、中斷屏蔽,3、中斷優(yōu)先級(jí)及中斷判優(yōu),4、中斷嵌套,5、中斷響應(yīng)過程,（1）識(shí)別中斷源 （2）關(guān)中斷、保護(hù)斷點(diǎn)、保護(hù)現(xiàn)場(chǎng) （3）開中斷 （4）中斷服務(wù) （5）關(guān)中斷 （6）恢復(fù)現(xiàn)場(chǎng)、恢復(fù)斷點(diǎn)、開中斷，中斷返回,8.1.3 中斷技術(shù)的特點(diǎn),（1）中斷技術(shù)中硬件與軟件的分工與配合,（2）中斷方式與查詢方式的區(qū)別 在工作過程中，起主動(dòng)作用的角色不同 CPU與外設(shè)工作的并行或串行方式不同,（3）執(zhí)行中斷服務(wù)子程序與調(diào)用子程序的比較 進(jìn)入子程序的時(shí)機(jī)不同 保護(hù)斷點(diǎn)的手段不同 入口地址的形成方法不同 返回指令不同,8.2 8086中斷系統(tǒng),8.2.1 中斷類型,8.2.2

54、 中斷向量表,中斷向量：中斷服務(wù)子程序的入口地址，每個(gè)中斷服務(wù) 子程序?qū)?yīng)一個(gè)中斷類型號(hào) 中斷向量表：存放中斷向量的區(qū)域（00000H003FFH）,8.2.3 中斷管理,1、中斷類型號(hào)的獲取 2、中斷服務(wù)子程序入口地址的確定 3、中斷響應(yīng)順序 4、中斷向量表的設(shè)置,8.3 8259A中斷控制器,8.3.1 8259A的主要特性,NMOS工藝，單一+5V電源，全靜態(tài)工作(無需外加時(shí)鐘) 1片8259A能管理8級(jí)中斷 可用9片8259A級(jí)聯(lián)成64級(jí)主從式中斷系統(tǒng) 具有中斷判優(yōu)、中斷允許、中斷屏蔽等功能 可編程選擇不同的工作方式 自動(dòng)向CPU提供中斷類型號(hào),8.3.2 8259A的內(nèi)部結(jié)構(gòu),8.3

55、.3 8259A的引腳功能,8.3.4 8259A的中斷管理方式,8.3.4 8259A的中斷管理方式,8.3.5 8259A的中斷響應(yīng)過程,8.3.6 8259A的控制字,一、初始化命令字 ICW1 芯片控制命令字 ICW2 中斷類型碼命令字 ICW3 主/從片級(jí)聯(lián)命令字 ICW4 方式控制命令字, ICW1 芯片控制命令字,一、初始化命令字 ICW1 芯片控制命令字 ICW2 中斷類型碼命令字 ICW3 主/從片級(jí)聯(lián)命令字 ICW4 方式控制命令字,8.3.6 8259A的控制字,一、初始化命令字 ICW1 芯片控制命令字 ICW2 中斷類型碼命令字 ICW3 主/從片級(jí)聯(lián)命令字 ICW4

56、 方式控制命令字,8.3.6 8259A的控制字,一、初始化命令字 ICW1 芯片控制命令字 ICW2 中斷類型碼命令字 ICW3 主/從片級(jí)聯(lián)命令字 ICW4 方式控制命令字,8.3.6 8259A的控制字,二、操作方式命令字 OCW1 OCW2 OCW3, OCW1,8.3.6 8259A的控制字,二、操作方式命令字 OCW1 OCW2 OCW3,8.3.6 8259A的控制字,二、操作方式命令字 OCW1 OCW2 OCW3,8.3.6 8259A的控制字,8.3.7 8259A的編程,1、初始化編程,8259A讀/寫功能表,某系統(tǒng)要求使用一片8259A，中斷請(qǐng)求為邊沿觸發(fā)，其8個(gè)中斷源

57、的中斷類型號(hào)為8087H，其端口地址為0920H、0921H,分析：ICW1 00010011B 13H ICW2 10000000B 80H ICW4 00000001B 01H,編程：MOVAL,13H MOVDX,0920H OUTDX,AL MOVAL,80H MOVDX,0921H OUTDX,AL MOVAL,01H OUTDX,AL,1、初始化編程,8.3.7 8259A的編程,分析：低級(jí)中斷響應(yīng)前OCW1=04HOCW3=68H 低級(jí)中斷響應(yīng)后OCW1=00HOCW3=48H,編程：CLI MOVAL,04H MOVDX,0A21H OUTDX,AL MOVAL,68H MOV

58、DX,0A20H OUTDX,AL STI ,2、操作方式編程,某系統(tǒng)正在為IRQ2中斷服務(wù)，打算此過程中允許優(yōu)先級(jí)較低的中斷得到響應(yīng)，在為低級(jí)中斷服務(wù)之后，再繼續(xù)為IRQ2服務(wù)，8259A端口地址為0A20H、0A21H，試編制控制程序段,8.3.7 8259A的編程, CLI MOVAL,48H MOVDX,0A20H OUTDX,AL MOVAL,00H MOVDX,0A21H OUTDX,AL STI,注意以下幾點(diǎn)： （1）設(shè)置中斷向量表，以便CPU準(zhǔn)確調(diào)用用戶中斷服務(wù)子程序 （2）設(shè)置中斷控制器，允許/屏蔽某些外部中斷請(qǐng)求 （3）設(shè)置CPU的中斷允許標(biāo)志IF，允許/禁止CPU響應(yīng)其他

59、外部可屏蔽中斷 （4）用戶中斷服務(wù)子程序中必須完成保護(hù)現(xiàn)場(chǎng)、中斷服務(wù)、恢復(fù)現(xiàn)場(chǎng)、中斷返回等任務(wù) （5）用戶中斷服務(wù)子程序中盡量不要使用DOS系統(tǒng)功能調(diào)用，以避免DOS重入,3、中斷服務(wù)子程序設(shè)計(jì),8.3.7 8259A的編程,8.4 8259A在微機(jī)系統(tǒng)中的應(yīng)用,8.4.1 8259A在IBM PC系列微機(jī)中的應(yīng)用,8.4.2 8259A在IBM PC/AT微機(jī)中的應(yīng)用,習(xí)題與思考,CPU是如何獲得中斷服務(wù)子程序入口地址的？,判斷對(duì)錯(cuò),名詞解釋,中斷、中斷源、中斷向量表、中斷嵌套,() 通過級(jí)聯(lián)，8259A可構(gòu)成64級(jí)主從式中斷系統(tǒng) () 中斷請(qǐng)求INTR比NMI的優(yōu)先級(jí)高 () 8259A可自動(dòng)向CPU提供中