筆記本維修開機時序.ppt

1、系統(tǒng)時序,適合Intel Chipset 部門:FAE 技術(shù)研發(fā)組 V1.0,EC_CLK_EN,EC,這是VCORE CHIP發(fā)出,此板沒有使用,CLOCK-工作條件,輸入電壓,輸入電壓,Enable信號,參考電壓,CLOCK-系統(tǒng)CLOCK1,CLOCK-系統(tǒng)CLOCK2,PM_PWROK,當EC第Pin55接收到CPU_PWRGD延時后,從Pin148發(fā)出PM_PWROK 說明:當EC接收到CPU_PWRGD以后會先后發(fā)出EC_CLK_EN和PM_PWROK 這里會把PM_PWROK有個延時動作,作用是讓Clock工作后系統(tǒng)CLK到位,至于這個延時的時間是由軟體RD在BIOS里面進行控制

2、,PWROK,BUF_PLT_RST#1與PLT_RST#_SB,CLK_ICHPCI PM_PWROK_R 其他輸入南橋的頻率,不會影響RST#,PCI_RST#_ICH,PLT_RST#_SB,H_PWRGD,RST#,BUF_PLT_RST#_1用于NB,LAN,VGA BUF_PLT_RST#_2用于LPC BUF_PLT_RST#_3用于Super I/O,TPM,PCI_RST#用于CardBus,Newcard電源管理器,Mini Card,CPU_RST#,BUF_PLT_RST#_1 PWROK CLK_MCH_3GPLL CLK_MCH_3GPLL# CLK_PCIE_IC

3、H(DMI) CLK_PCIE_ICH#(DMI) VCC_AXM VCC_RXR_DMI_1:2 VCC_PEG1:5 +1.5VS_PCIE_ICH VCCDMIPLL,H_CPURST#,電壓,Clock,CPU動作,SB發(fā)出的H_PWRGD NB發(fā)出的H_CPURST# VCORE VCCP_CPU GTL_REF,CPU動作,這里說的CPU動作,只是指CPU工作,但是AD還沒有傳輸.,AD傳輸動向,CPU,MCH,DDR2/3,VGA,ICH,EC,BIOS,FSB,DMI,LPC,F,LAN,WLAN,NC,RPS,PCI-E,？,？,？,系統(tǒng)時序-HostBus,H_A#3:35

4、地址線 H_D#0:63數(shù)據(jù)線 H_ADSTB#0:1地址選通 H_DSTBN#0:3數(shù)據(jù)選通 H_DSTBP#0:3數(shù)據(jù)選通 H_REQ#0:4請求命令 H_DINV#0:3動態(tài)總線倒置 H_ADS# 地址選通 H_BNR#下一模塊請求 H_BPRI#總線優(yōu)先權(quán)請求,H_DEFER#延遲 H_DRDY#數(shù)據(jù)讀取 H_DBSY#數(shù)據(jù)總線忙 H_BR0#總線請求 H_LOCK#鎖定 H_CPURST#CPU復(fù)位 H_RS#0:2響應(yīng)狀態(tài) H_TRDY#目標準備 H_HIT#偵測 H_HITM#偵測修改,系統(tǒng)時序-HostBus1,H_A#3:35 I/O Address 地址總線 這組地址信號定

5、義了CPU的最大內(nèi)存尋址空間為64GB。在地址周期的第一個子周期中，這些Pin傳輸?shù)氖墙灰椎牡刂?，在地址周期的第二個子周期中，這些Pin傳輸?shù)氖沁@個交易的信息類型 H_D#0:63 I/O Data 數(shù)據(jù)線 這些訊號線是數(shù)據(jù)總線主要負責傳輸數(shù)據(jù)。它們提供了CPU與NB之間64 Bit的通道。只有當DRDY#為Low時，總在線的數(shù)據(jù)才為有效，否則視為無效數(shù)據(jù) H_ADSTB#0:1 I/O Address Strobes 地址選通 這兩個信號主要用于鎖定A35:3#和REQ4:0#在它們的上升沿和下降沿。相應(yīng)的ADSTB0#負責REQ4:0#和A16:3#，ADSTB1#負責A31:17#,H_

6、DSTBN#0:3 I/O Data Strobe 數(shù)據(jù)選通 H_DSTBP#0:3 I/O Data Strobe 數(shù)據(jù)選通 H_REQ#0:4 I/O Request Command 命令請求 當總線擁有者開始一個新的交易時，由它來定義交易的命令 H_DINV#0:3 I/O Dynamic Bus Inversion 動態(tài)總線倒置 表明了相關(guān)的數(shù)據(jù)是否翻轉(zhuǎn),數(shù)據(jù)線在電子特性上被驅(qū)動為低.,系統(tǒng)時序-HostBus2,H_ADS# I/O Address Strobe 地址選通 當這個信號被宣稱時說明在地址信號上的數(shù)據(jù)是有效的。在一個新的交易中，所有Bus上的信號都在監(jiān)控ADS#是否有效

7、H_BNR# I/O Block Next Request 下一模塊請求 這個信號用來阻止當前請求的總線控制器發(fā)出新的請求,來動態(tài)的控制處理器的傳輸. H_BPRI# NBCPU Bus Priority Request 總線優(yōu)先權(quán)請求 當BPRI#有效時,所有其他的設(shè)備都要停止發(fā)出新的請求,除非這個請求正在被鎖定,總線所有者要始終保持BPRI#為有效,直到所有的請求都完成才能釋放總線的控制權(quán) H_DEFER# NBCPU Defer 延遲 這個信號會結(jié)束當前的傳輸,用以個延遲指令或一個重試指令轉(zhuǎn)入探測,系統(tǒng)時序-HostBus3,H_DRDY# I/O Data Ready 數(shù)據(jù)讀取 這個信

8、號在數(shù)據(jù)傳輸?shù)拿總€循環(huán)周期的開始有效 13. H_DBSY# I/O Data Bus Busy 數(shù)據(jù)總線忙 數(shù)據(jù)總線擁有者,使用這個信號來保證數(shù)據(jù)總線上的傳輸命令多于一周期,此時總線有數(shù)據(jù)正在處理 14. H_BR0# I/O Bus Request 總線請求 北橋在H_CPURST#有效期間,把此信號拉第低,處理器在H_CPURST#從無到有的時候,采樣此信號,最小的設(shè)置時間是4HCLKS,最小的保持時間時2個時鐘周期,最大的時20個HCLKS,當保持時間滿足要求后,此信號需保持三態(tài). 15. H_LOCK CPUNB Lock 鎖定 直到H_LOCK#取消后,所有的處理器總線周期才可以采

9、樣,系統(tǒng)時序-HostBus4,16. H_CPURST# NBCPU CPU Reset CPU復(fù)位 北橋輸出,當北橋接收到BUF_PLT_RST#_1有效,并且有效后一毫秒發(fā)出,這個信號使處理器按一個已知狀態(tài)開始運作 17. H_RS#0:2 NBCPU Response Status 相應(yīng)狀態(tài) 這個信號表明了相應(yīng)的類型,如下表,系統(tǒng)時序-HostBus5,18. H_TRDY# NBCPU Target Ready 目標準備 當這個信號有效時表示可以接收數(shù)據(jù) 19. H_HIT# I/O Hit 偵測 這個信號表明了一個緩沖代理保持了請求總線上未被更改的副本,也可以由目的設(shè)備發(fā)出相關(guān)聯(lián)的

10、信號 20. H_HITM# I/O Hit Modified 偵測修改 這個信號表明了緩沖代理保持一個請求總線上被修改的指令,并假定這個代碼器對提供請求總線有責任與H_HIT#相關(guān)聯(lián)來擴展SNOOP窗口.,系統(tǒng)時序-HostBus6,系統(tǒng)時序-DMI,DMI(Direct Media Interfact)直接媒體界面?zhèn)鬏?1. DMI_TXN0:4 SBNB Differential Transmit Pair 差分輸出對 DMI_TXP0:4 SBNB Differential Transmit Pair 差分輸出對 DMI_RXN0:4 NBSB Differential Receive

11、 Pair 差分輸入對 DMI_RXP0:4 NBSB Differential Receive Pair 差分輸入對 DMI_ZCOMP SB Impedance Compensation Input 阻抗補償輸入 這個信號用來決定DMI輸入補償 6. DMI_IRCOMP SB Impedance/Current Compensation Output 阻抗/電流補償輸出 這個信號用來決定DMI輸出補償或偏流,系統(tǒng)時序-LPC,LPC(Low Pin Count)低腳位計算 LPC_AD0:3 I/O Address Data 數(shù)據(jù)地址 這四訊號線用來傳輸LPC Bus地址和數(shù)據(jù) LPC_

12、FRAME# I/O LPC Frame LPC的周期框架 當這個訊號有效時，指示開始或結(jié)束一個LPC周期 3. LPC_DRQ#0 SB DMA Request DMA請求 當Super I/O上的Device需要用DMA 通道時，就會驅(qū)動這個訊號向南橋發(fā)出請求,系統(tǒng)時序-FlashBus,FA0:19 I/O Address 地址線 用來傳輸Flash Bus 地址 FD0:7 I/O Data 數(shù)據(jù)線 用來傳輸Flash Bus 數(shù)據(jù) FRD# ECBIOS Read 讀取控制 當有效時表示讀取BIOS指令 FWR# ECBIOS write 寫入控制 當有效時表示寫入BIOS指令 FC

13、S# ECBIOS Chip Select 片選信號 當有效時表示BIOS這個CHIP 已經(jīng)被選擇 FA2/BADDR0 FA3/BADDR1 FA4/PPEN FA5/SHBM,DebugCard功能說明,1. 如M/B 上有預(yù)NEWCARD debug 線: 可用Newcard connector 以LPC 或SMBUS 顯示post code. (優(yōu)先權(quán): LPCSMBUS) 2. 如M/B 上有LPC 訊號到FPC connector 12P: 可用12P FFC 接FPC connector,可顯示LPC post code. 3. 如M/B 上無debug 線: 可用Newcard

14、 connector 以顯示SMBUS post code. Note: BIOS 的SMBUS post code 在Santa Rosa 平臺以後才有支援.,DebugCard開關(guān)介紹,註1: debug card 需裝上LPC/FWH 的ROM. 註2: 選擇SIO 位址,避免與M/B 上的SIO 位址相衝. 2. LPC/FWH ROM connector:裝LPC/FWH 的ROM.(ISA 的能用) 3. LED function: POWER-ON LED(當 +3V 電源, 此LED 燈) Debug ROM LED(當 switch 開關(guān) 1 換至 ON, LED 燈) FLASH BIOS LED(當 switch 開關(guān) 3 換至 OFF, LED 燈),示波器代替Debug,Debug卡偵測的是LPC Bus,我們可以利用示波器測量LPC 來判斷主板“跑”到什么地方 量測信號:LPC_AD0:3,任意一個 使用一塊獨立顯卡的好板 第一步確定9E,主板上電不上CPU,開機觀察波形 第二步確定E0.主板上CPU,不上內(nèi)存,開機觀察波形 第三步確定顯示,上CPU, 內(nèi)存不上顯卡,