第六章 TMS320C24x片內外設.ppt

1、第六章 TMS320C24x片內外設,6.1 模擬/數(shù)字轉換（ADC） 6.2 串行通信接口（SCI） 6.3 串行外設接口（SPI） 6.4 事件管理模塊（EV）,6.1 模擬/數(shù)字轉換（ADC）,6.1.1 雙10位A/D轉換原理 在C24X系列器件中，配置了一個雙十位模擬數(shù)字轉換器模塊（ADC）。使用這個片內轉換器，用戶不必要在片外擴展同類器件，就可以方便地把電壓、電流等模擬信號輸入到片內供CPU內核進行處理。 C24X的ADC模塊是一個帶有內部采樣/保持電路的10位串行電容轉換器。片內具有兩個獨立的模擬數(shù)字轉換單元，以F240為例，每個單元有8個模擬輸入通道，合計16個通道。 圖6-1

2、是ADC模塊的內部功能框圖。,圖6-1 ADC模塊的內部功能框圖,6.1 模擬/數(shù)字轉換（ADC）,1. ADC引腳說明 該模塊有21個相關引腳： VREFHI：小于或等于5VDC的基準電壓輸入腳的正端。 VREFLO：小于或等于5VDC的基準電壓輸入腳的負端。 VCCA：模擬5VDC電源正。 VSSA：模擬5VDC電源地。 需要注意的是，模擬電源引線應盡可能短，并采取必要的減噪技術，以獲得比較精確的轉換。 External(I/O) start pin：外部啟動ADC轉換引腳。 ADCIN0-ADCIN15：模擬信號輸入引腳。,6.1 模擬/數(shù)字轉換（ADC）,2. ADC操作模式 ADC模

3、塊具有以下功能： 1）可以同時對兩個不同單元內的兩個輸入通道進行轉換。 2）每個單元可以單獨或連續(xù)采樣、保持和轉換。 3）每個單元使用一個二級FIFO結果寄存器來儲存轉換結果值，如果第三次轉換時，前兩次結果還沒有被讀取，則第一次轉換的結果會丟失。 4）轉換操作可由軟件指令、外部引腳信號跳變、通用定時器的定時/比較輸出和捕獲引腳上的跳變等事件來啟動。 5）ADC的控制寄存器是可投影的（帶緩存）。即任何時候可以更新控制寄存器而不影響當前操作，新值將被送入緩存寄存器，工作寄存器將在當前操作完成后，才載入緩存寄存器的新值。 6）每次轉換結束后，將設置中斷標志。如果該中斷未被屏蔽且被使能，將產(chǎn)生中斷請求

4、。,6.1 模擬/數(shù)字轉換（ADC）,3. 模擬信號采樣/轉換 每個ADC的采樣/轉換需要6個ADC時鐘周期，為了保證轉換精度，需要6個模擬數(shù)字轉換預定標周期，最短時間為6us。預定標值要滿足以下公式： SYSCLK時鐘周期x預定標值x66us 預定標值由ADC控制寄存器ADCTRL2的其中三位決定，如下表：,6.1 模擬/數(shù)字轉換（ADC）,4. 數(shù)字量輸出 下面公式近似給出了轉換結果：,6.1 模擬/數(shù)字轉換（ADC）,6.1.2 雙10位A/D轉換器編程 1. ADC寄存器 ADC模塊共有4個16位控制寄存器用于ADC模塊的控制： ADCTRL1：模擬數(shù)字轉換控制寄存器1。映射到7032

5、h。 ADCTRL2：模擬數(shù)字轉換控制寄存器2。映射到7034h。 ADCFIFO1：模擬數(shù)字轉換單元1的兩級FIFO結果寄存器。映射到7036h。 ADCFIFO2：模擬數(shù)字轉換單元2的兩級FIFO結果寄存器。映射到7038h。,6.1 模擬/數(shù)字轉換（ADC）,（1）ADCTRL1的作用與配置 ADCTRL1主要用于控制模擬數(shù)字轉換的啟動、轉換的使能/禁止、中斷使能與禁止以及轉換的結束。下圖給出了其位布置：,6.1 模擬/數(shù)字轉換（ADC）,（2）ADCRTL2的作用與配置 該寄存器的作用是設置模擬數(shù)字轉換模塊輸入時鐘的預定標因子、轉換模式、仿真操作，并顯示了模擬數(shù)字轉換模塊的FIFO結果

6、寄存器的狀態(tài)。下圖是其位布置圖：,6.1 模擬/數(shù)字轉換（ADC）,（3）ADCFIFO1、ADCFIFO2的作用與配置 模擬數(shù)字轉換模塊的轉換結果寄存器事實上是一個2級先入先出堆棧，用來包含10位轉換結果。它們是只讀寄存器，復位時這些寄存器被清零。下圖是其位排列：,位號15-6 ：D9-D0保存10位轉換結果。 位號 5-0：0保留，讀操作時返回0。,6.1 模擬/數(shù)字轉換（ADC）,關于這幾個寄存器， 需要說明的是： 1）操作前一定要用ADC1CHSEL、ADC2CHSEL選擇要轉換的通道。 2）如果需要由軟件立即啟動轉換，則設置ADCIMSTART為1；如果需要事件管理器同步啟動，則設置

7、ADCEVSOC為1；如果需要外部引腳信號（即外部引腳ADCSOC/IOPCO）同步啟動，則設置ADCEXTSOC為1。 3）讀取結果前要測試轉換是否完成（檢測ADCEOC）及結果寄存器的狀態(tài)（檢測ADCFIFOx），以免出錯。同時注意結果放在結果寄存器的高十位。 4）當ADCCONRUN設置為1，即連續(xù)運行時，無須啟動信號ADCSOC。此時，系統(tǒng)連續(xù)快速對輸入信號進行轉換。,6.1 模擬/數(shù)字轉換（ADC）,2. ADC初始化編程 ADC初始化編程只需對兩個ADC控制寄存器編程即可，如： ADCTRL1 .set 07032h ADCTRL2 .set 07034h .text LDP #2

8、24 SPLK #1000100100000000B,ADCTRL1 SPLK #0000000000000101B,ADCTRL2,6.2 串行通信接口（SCI）,SCI接口模塊：實現(xiàn)與其它外設之間的異步串行數(shù)據(jù)通信。波特率可編程。 SCI的發(fā)送器與接收器都是雙緩沖的。各自有工作使能和中斷控制?？晒ぷ饔谌p工模式。 該模塊是一個8位片內外設，通過DSP的16位外部數(shù)據(jù)總線的低8位與外部設備通信，讀高8位的值不確定，寫高8位無效。,6.2 串行通信接口（SCI）,6.2.1 SCI模塊結構概述 SCI結構主要包括：（1）發(fā)送器-TX。SCITXBUF-發(fā)送數(shù)據(jù)緩沖寄存器，存發(fā)送數(shù)據(jù)。TXSHF

9、發(fā)送移位寄存器，每次1位送到SCITXD引腳。（2）接收器-RX。RXSHF接收移位寄存器，每次1位將SCIRXD引腳上的數(shù)據(jù)移入。SCIRXBUF-接收數(shù)據(jù)緩沖寄存器，存RXSHF接收到數(shù)據(jù)。（3）一個可編程的波特率發(fā)生器。（4）控制和狀態(tài)寄存器(映射在數(shù)據(jù)存儲器區(qū)）。內部結構如圖6.4所示。 （1）兩個I/O引腳：SCIRXD與SCITXD （2）一個16位的波特率選擇寄存器可編程，可得到65536種的不同速率。 （3）1-8位的可編程數(shù)據(jù)位。 （4）長度為1位或2位的可編程停止位。,圖6.4 SCI內部結構框圖,6.2 串行通信接口（SCI）,（5）內部產(chǎn)生的串行時鐘。 （6）四個錯誤的

10、檢測標志： 奇偶性錯誤、超限錯誤、幀錯誤、間斷檢測 （7）兩種喚醒多處理器模式： 空閑線喚醒、位尋址喚醒 （8）半雙工或全雙工。 （9）雙緩沖接收和發(fā)送功能。 （10）發(fā)送和接收操作均可通過中斷或查詢進行。 （11）非歸零格式（NRZ）。,6.2 串行通信接口（SCI）,SCI波特率計算 內部產(chǎn)生的串行時鐘由系統(tǒng)時鐘頻率CLKOUT和兩個波特率選擇寄存器決定。SCI使用16位的波特率選擇寄存器來選擇65536種不同的串行時鐘頻率中的一種。 SCI波特率選擇寄存器為SCIHBAUD（高字節(jié)）和SCILBAUD（低字節(jié)），連一起形成16位的波特率值BRR。,6.2 串行通信接口（SCI）,SCI波

11、特率可以使用如下的公式計算。 上式適用于1BRR65535的情況，如果BRR0，則波特率的計算公式如下：,6.2 串行通信接口（SCI）,在實際異步串行通信中，常取一些典型的波特率值，表6.2給出了欲取這些典型值時，SCI的BRR的值、SCI波特率實際值（BAUD）及誤差。,表6.2系統(tǒng)時鐘頻率與SCI的BRR及SCI波特率關系,6.2 串行通信接口（SCI）,可編程的數(shù)據(jù)格式 串行通信接口可的數(shù)據(jù)無論是接收還是發(fā)送都采用NRZ(非歸零）格式，NRZ包括以下組成部分： 1個起始位 1-8個數(shù)據(jù)位. 1個或無奇偶校驗位 1-2個停止位 1個從數(shù)據(jù)中識別地址的附加位(僅用于地址模式) 基本單位為一

12、個字符，其長度為1-8位。 數(shù)據(jù)的每個字符格式化為1個起始位，1-2個停止位和可選的奇偶校驗位和地址位，如圖6.5所示。,6.2 串行通信接口（SCI）,圖6.5 SCI數(shù)據(jù)幀格式,6.2 串行通信接口（SCI）,多處理器異步通信模式 SCI提供了與許多外設的UART通信模式。異步模式需要兩條線與標準設備接口，如使用RS-232C格式的終端和打印機等。 SCI有兩種多處理器協(xié)議: (1)空閑線路多處理器模式。 (2)地址位多處理器模式。 這些協(xié)議允許在多個處理器之間進行有效的數(shù)據(jù)傳 輸。,6.2 串行通信接口（SCI）,6.2.2 SCI多處理器通信 1. 概述 多處理器通信中一條串行線上只能

13、有一個信息源，即只能有一個講者。 地址字節(jié) 信息源發(fā)送的數(shù)據(jù)塊的第一個字節(jié)為一地址字節(jié)，它被所有的接收器讀取，但只有地址正確的接收器才能被緊隨地址字節(jié)后面的數(shù)據(jù)字節(jié)中斷，地址不正確的接收器不被中斷，直到下一個地址字節(jié)。 SLEEP位 串行線路上的所有處理器將它們的串行通信接口的SLEEP位(SClCTL1.2)設置為1，僅在檢測到地址字節(jié)時才被中斷。當一個處理器讀取到的一個數(shù)據(jù)塊地址與本器件地址相一致時，用戶程序必須清除SLEEP位來確保串行通信接口在收到每個數(shù)據(jù)字節(jié)時產(chǎn)生一個中斷。盡管當SLEEP位為1時，接收器仍能工作，但它不會使RXRDY、RXINT或任何接收錯誤狀態(tài)位設置為1，除非檢測

14、到地址字節(jié)，且接收到的幀的地址位是1。 SLEEP位必須由用戶軟件改變。,6.2 串行通信接口（SCI）,識別地址字節(jié) 處理器根據(jù)多處理器的模式來識別一個地址字節(jié)，例如： 空閑線模式在地址字節(jié)前留有一段靜空間。該模式?jīng)]有一個附加的地址數(shù)據(jù)位，在處理包含多于10個字節(jié)的數(shù)據(jù)塊的情況下，其效率比地址位模式更高。 地址位模式為每個字節(jié)增加一個附加位(地址位)來從數(shù)據(jù)中識別地址。該模式在處理多個小數(shù)據(jù)塊時更有效。與空閑線模式不一樣，因為它在數(shù)據(jù)塊之間不需要等待。但在大數(shù)據(jù)塊傳輸中效率不如空閑線模式。 控制SCI Tx和Rx特性 多處理器的模式可通過ADDRIDLE MODE位(SCICCR.3)來設置

15、。 兩種模式都使用TXWAKE位（SCICTL1.3)、RXWAKE位(SCIRXST.1)和SLEEP標志位(SCICTL1.3)來控制串行通信接口發(fā)送器和接收器的工作狀態(tài)。,6.2 串行通信接口（SCI）,接收過程：在兩種多處理器模式中，接收過程如下： (1)在接收一個地址塊時，串行通信接口喚醒并請求一個中斷(中斷必須被使能)。它讀取地址塊的第一幀數(shù)據(jù)，其中包括目的地址。 (2)通過中斷和檢查程序引入的地址進入一個軟件服務程序，并且該地址字節(jié)與保存在內存中的本器件地址再次進行校對。 (3)如果檢查表明此塊是DSP控制器的地址，則CPU清除SLEEP位并讀塊的其余部分，如果不是，則退出軟件子

16、程序，SLEEP位設置為1，直到下一個地址塊開始才接收中斷。,6.2 串行通信接口（SCI）,2. 空閑線多處理器模式 ADDRIDLE MODE0，數(shù)據(jù)塊被塊間的時間間隔分開，該時間間隔比塊中數(shù)據(jù)幀之間的時間間隔要長。一幀后的空閑時間（十個或更多的高電平位）表明了一個新塊的開始，單個位的時間可以由波特率值算出。,6.2 串行通信接口（SCI）,3. 地址位多處理器模式 ADDR/IDLE MODE位1，每幀中有一附加的地址位緊跟在最后一個數(shù)據(jù)位后。在數(shù)據(jù)塊的第一幀中，地址位設為1，而在其它所有的幀中置成0。空閑周期的時間是不相連的。,6.2 串行通信接口（SCI）,6.2.3 SCI接收和發(fā)

17、送時序及中斷 SCI通信模式 接收器在接收到一個有效的起始位后開始工作。一個有效的起始位由4個連續(xù)的內部SCICLK周期的零位來識別。如果任何一個位都不為0，則處理器重新啟動并開始尋找另一個起始位。 對于起始位后的位，處理器通過在其中間進行三次采樣來判定其位值。采樣點位于第4、5、6個SCICLK周期。如果三次采樣有兩次為某值，則判定為該值。,6.2 串行通信接口（SCI）,SCI接收時序,6.2 串行通信接口（SCI）,SCI發(fā)送時序,6.2 串行通信接口（SCI）,SCI中斷 SCI的接收器和發(fā)送器可以由中斷控制，SCICTL2寄存器中有一個標志位（TXRDY）表示有效的中斷條件，SCIR

18、XST寄存器有兩個中斷標志位（RXRDY和BRKDT）和接收錯誤標志位（RX ERROR），其中RX ERROR是FE、OE和PE條件的邏輯或。發(fā)送器和接收器有各自的中斷使能位。 當中斷被屏蔽時，不會產(chǎn)生中斷，但條件標志位仍有效，該位反映了發(fā)送和接收的狀態(tài)，可用于查詢方式。 串行通信接口（SCl）的發(fā)送器和接收器有自己獨立的外設中斷向量。 外設中斷請求可使用高優(yōu)先級或低優(yōu)先級，中斷優(yōu)先級由SCIPRI寄存器中相應的位來控制。當接收和發(fā)送中斷都設置為相同的優(yōu)先級時，接收中斷往往具有更高的優(yōu)先級，這樣可以減少接收超時錯誤。,6.2 串行通信接口（SCI）,如果RXBK INT ENA位（SCICT

19、L2.1）置1，則當發(fā)生以下事件之一就產(chǎn)生一次接收中斷： （1）SCI接收到一個完整的幀并將RXSHF寄存器中的內容傳送到SCIRXBUF寄存器，該操作會置位RXRDY（SCIRXST.6），并初始化中斷。 （2）間斷檢測條件發(fā)生（在一個丟失的停止位之后，SCIRXD引腳保持10個周期的低電平）。該操作會設置BRKDT標志位，并初始化中斷。 如果TX INT ENA位（SCICTL2.0）置位，當SCITXBUF寄存器中的數(shù)據(jù)傳送到TXSHF寄存器時，將產(chǎn)生一個發(fā)送中斷請求，用以表示CPU可以寫數(shù)據(jù)到SCITXBUF寄存器中，該操作會置位TXRDY標志SCICTL2.7，并初始化一個中斷。,6

20、.2 串行通信接口（SCI）,6.2.4 SCI編程 1. SCI寄存器 SCI共有11個可訪問寄存器，占用數(shù)據(jù)存儲空間7050H-705FH單元。 （1）SCI通信控制寄存器（SCICCR）-7050H,6.2 串行通信接口（SCI）,（2）SCI控制寄存器1（SCICTL1）-7051H,（3）SCI波特率選擇寄存器（SCIHBAUD， SCILBAUD）-7052H和7053H,6.2 串行通信接口（SCI）,（4）SCI控制寄存器2（SCICTL2）-7054H,（5）SCI接收狀態(tài)寄存器（SCIRXST）-7055H,6.2 串行通信接口（SCI）,（6）SCI接收數(shù)據(jù)緩沖寄存器（S

21、CIRXEMU，SCIRXBUF）-7056H和7057H,（7）SCI發(fā)送數(shù)據(jù)緩沖寄存器（SCITXBUF）-7059H,6.2 串行通信接口（SCI）,（8）SCI端口控制寄存器2（SCIPC2）-705EH,（9）SCI優(yōu)先級控制寄存器（SCIPRI）-705FH,6.2 串行通信接口（SCI）,2. 編程舉例（略）,6.3 串行外設接口（SPI）,SPI：高速同步串行輸入/輸出端口，傳送速率可編程 應用：外部移位寄存器、D/A、A/D、串行EEPROM、LED顯示驅動器等外部設備進行擴展。 6.3.1 SPI模塊結構概述 SPI模塊的硬件結構如圖6.18所示。 1. SPI引腳 4個外

22、部引腳，以下引腳都可用作數(shù)字I/O引腳。 SPISIMOSPI從輸入、主輸出 SPISOMISPI主輸入、從輸出 SPICLK SPI時鐘 SPISTESPI選通引腳,圖6.18 SPI模塊框圖,6.3 串行外設接口（SPI）,有五個控制位用于初始化串行外設接口的中斷： SPI中斷使能位：SPI INT ENA (SPICTL.0); SPI中斷標志位：SPI INT FLAG(SPISTS.6); SPI超限中斷使能位：OVERRUN INT ENA(SPICTL.4); SPI接收器超限中斷標志位：RECEIVER OVERRUN FLAG(SPISTS.7) SPI中斷優(yōu)先級選擇位：SP

23、I PRIORITY(SPIPRI.6)。,6.3 串行外設接口（SPI）,3. SPI數(shù)據(jù)傳送及數(shù)據(jù)格式 SPI通信時，要發(fā)送的數(shù)據(jù)從SPIDAT寄存器的MSB依次移出，接收的數(shù)據(jù)則從SPIDAT的LSB依次移入。 SPI數(shù)據(jù)字符位數(shù)（1-16位）由SPICCR.3-0指定。 當寫入SPIDAT或SPITXBUF時，數(shù)據(jù)必須是左對齊的。 數(shù)據(jù)從SPIRXBUF讀回時是右對齊的。,6.3 串行外設接口（SPI）,4. 主從模式 下圖是SPI用于兩個控制器（一個主控制器和一個從控制器）通信的典型連接方式。,6.3 串行外設接口（SPI）,SPI可工作于主模式或從模式。 SPICTL.2位-MAS

24、TER/SLAVE用來選擇操作模式和SPICLK的源。 （1）主模式 將Master的數(shù)據(jù)傳送給Slave，數(shù)據(jù)傳送完畢，申請中斷。 （2）從模式 將Slave的數(shù)據(jù)傳送給Master，數(shù)據(jù)傳送完畢，申請中斷。,6.3 串行外設接口（SPI）,由圖知，SPI有兩種工作模式：主模式和從模式，操作模式由SPICTL.2(MASTER/SLAVE位）決定。 數(shù)據(jù)的發(fā)送方式有三種： （1）主控制器發(fā)送數(shù)據(jù)，從控制器發(fā)送偽數(shù)據(jù)； （2）主控制器發(fā)送數(shù)據(jù)，從控制器發(fā)送數(shù)據(jù)； （3）主控制器發(fā)送偽數(shù)據(jù)，從控制器發(fā)送數(shù)據(jù)。 主控制器控制SPICLK信號，通過發(fā)出SPICLK信號啟動數(shù)據(jù)發(fā)送，從控制器則通過檢測

25、SPICLK信號接收數(shù)據(jù)。 一個主控制器可以連接多個從控制器，但是一次只允許一個從控制器給主控制器發(fā)送數(shù)據(jù),6.3 串行外設接口（SPI）,5. 波特率和時鐘 SPI模塊支持125種不同的波特率和4種不同的時鐘模式。SPI最大波特率為CLKOUT頻率的四分之一。 （1）波特率 SPI波特率取決于CLKOUT和SPIBRR的值。 對于SPIBRR=3-127 SPI波特率=CLKOUT/(SPIBRR+1) 對于SPIBRR=0-2 SPI波特率=CLKOUT/4 SPI最大波特率=CLKOUT/4=10MHz,6.3 串行外設接口（SPI）,（2）SPI時鐘 SPI有四種時鐘模式，由CLOCK

26、 POLARITY和CLOCK PHASE位控制。 CLOCK POLARITY位：選擇時鐘的有效沿是上升沿還是下降沿； CLOCK PHASE位：選擇是否有半個時鐘周期的延時。 下降沿，無延時：SPI在時鐘下降沿發(fā)送數(shù)據(jù)，在時鐘的上升沿接收數(shù)據(jù)； 下降沿，有延時：SPI在時鐘下降沿前半個周期發(fā)送數(shù)據(jù)，在時鐘的下降沿接收數(shù)據(jù)； 上升沿，無延時：SPI在時鐘上升沿發(fā)送數(shù)據(jù)，在下降沿接收數(shù)據(jù)； 上升沿，有延時：SPI在時鐘上升沿前半個周期發(fā)送數(shù)據(jù)，在上升沿接收數(shù)據(jù)。 4種時鐘模式如圖所示。,6.3 串行外設接口（SPI）,SPI的復位和初始化 系統(tǒng)復位使SPI引腳功能被選定為通用輸入，要對SPI的

27、配置，需做以下工作： 設置SPI SW RESET位（SPICCR.7）的值為0，強制SPI復位； 初始化SPI的配置、格式、波特率和引腳功能為期望值； 設置SPI SW RESET位為1，從復位狀態(tài)釋放SPI; 向SPIDAT或SPITXBUF寫數(shù)據(jù)； 數(shù)據(jù)發(fā)送完成后（SPISTS.6=1)，讀取SPIRXBUF以確定接收的數(shù)據(jù)。,6.3 串行外設接口（SPI）,6.3.2 SPI編程 1. SPI寄存器 SPI模塊共有10個寄存器用于控制該模塊的操作，他們占用數(shù)據(jù)存儲器空間的7040H704EH： （1）SPI配置控制寄存器SPICCR地址7040h,6.3 串行外設接口（SPI）,（2）

28、SPI操作控制寄存器SPICTL 7041h （3）SPI狀態(tài)寄存器SPISTS地址7042h,6.3 串行外設接口（SPI）,（4）SPI波特率寄存器SPIBRR地址7044h （5）SPI接收數(shù)據(jù)緩沖器：仿真緩沖寄存器SPIEMU7046h和輸入緩沖器SPIBUF 7047h,6.3 串行外設接口（SPI）,（6）SPI串行數(shù)據(jù)寄存器SPIDAT7049h （7）SPI端口控制寄存器1（SPIPC1）地址704Dh,6.3 串行外設接口（SPI）,（8）SPI端口控制寄存器2（SPIPC2）地址704Eh （9）SPI優(yōu)先級控制寄存器SPI PRI地址704FH,6.3 串行外設接口（SP

29、I）,2. 編程序舉例（略）,6.4 事件管理模塊（EV）,事件管理器（EV)模塊為控制系統(tǒng)（運動控制和電機控制）的開發(fā)提供了強大功能。 事件管理器模塊EV主要包含： 3個通用定時器 、3個全比較單元、3個簡單比較單元、PWM電路 、4個捕獲單元 、2個正交編碼QEP電路 、事件管理器模塊中斷控制電路 等。,6.4 事件管理模塊（EV）,6.4.1 事件管理模塊EV概述 1. EV引腳介紹 事件管理器模塊EV的結構如圖6.30所示，與事件管理器相關的引腳如表6.6。 要注意的是，所有輸入引腳信號至少要保持兩個CPU時鐘的上升沿，才能被EV模塊識別，所以輸入信號必須至少保持兩個時鐘周期。,6.4

30、 事件管理模塊（EV）,2. EV寄存器 EV模塊一共有64個映射局部數(shù)據(jù)存儲單元，用于其控制、狀態(tài)存儲器，地址為7400h-743Fh。,6.4 事件管理模塊（EV）,3. EV中斷 事件管理器（EV）模塊共有三組中斷信號，分別對應于CPU的三個中斷輸入：INT2、INT3、INT4。這三組中斷各有自己獨立的中斷標志寄存器：EVIFRA、EVIFRB、EVIFRC，中斷向量寄存器：EVIVRA、EVIVRB、EVIVRC，和中斷屏蔽寄存器：EVIMRA、EVIMRB、EVIMRC。 標志置位與否，與中斷是否屏蔽無關。屏蔽寄存器在對應位為1時，中斷被開放，為0被屏蔽。只有當屏蔽寄存器的對應位為

31、1，且標志位被置位為1（表示已經(jīng)有中斷請求），CPU才響應中斷。 標志位的復位有兩種方式： 1）中斷被響應，用戶軟件讀取該組的中斷向量寄存器。 2）軟件改寫中斷標志寄存器。,6.4 事件管理模塊（EV）,下表為中斷控制邏輯使用的寄存器,6.4 事件管理模塊（EV）,6.4.2 通用定時器 1. 概述 事件管理器（EV）模塊中有3個通用定時器（GPT）。在實際應用中，這些定時器能產(chǎn)生用如下用途的信號： 1）系統(tǒng)中需要的計數(shù)信號。 2）離散控制系統(tǒng)的采樣周期。 3）QEP電路的時基。 4）捕獲單元的時基。 5）比較單元的時基等。 通用定時器的結構框圖如圖6.40所示。,6.4 事件管理模塊（EV）

32、,（1）通用定時器輸入輸出 GPT的輸入信號： 它可接受如下輸入信號，這些信號主要是GPT運行所需要的時鐘： 直接來自CPU內部的時鐘CPUCLK。 外部時鐘輸入TMKCLK，最大頻率為CPUCLK的1/4。 定時器的方向輸入信號TMKDIR。 復位信號RESET。 GPT2、GPT3可以組成一個32位定時器，這時，GPT2的溢出作為GPT3的輸入信號。GPT和QEP電路一起使用時，QEP產(chǎn)生GPT需要的時鐘和方向信號。,6.4 事件管理模塊（EV）,GPT的輸出信號 根據(jù)不同的控制寄存器設置，GPT可以產(chǎn)生如下輸出信號。 通用定時器比較/PWM輸出信號，由引腳TxPWM/TxCMP輸出。 至

33、模擬/數(shù)字轉換模塊ADC的模數(shù)轉換啟動信號。 至本身比較邏輯或全/單比較單元的下溢、上溢、比較匹配和周期匹配信號。 計數(shù)方向指示位。,6.4 事件管理模塊（EV）,（2）寄存器 GPT的控制寄存器有四個，TxCON（x=1、2、3）和GPTCON，前者用于三個定時器的獨立控制，后者用于GPT模塊的整體控制。 （一）TxCON TxCON決定了各定時器的自身操作方式，映射到局部數(shù)據(jù)存儲器的7404h、7408h、740Ch。其位布置如下圖。,6.4 事件管理模塊（EV）,（二）GPTCON GPTCON決定了所有各定時器的相關操作方式，該寄存器被映射到局部數(shù)據(jù)存儲器的7400h。其位布置如下圖。

34、,6.4 事件管理模塊（EV）,2. 通用定時器計數(shù)模式 每個通用定時器有6個可選擇的計數(shù)模式： 1）停止/保持模式。 2）單增計數(shù)模式。 3）連續(xù)增計數(shù)模式。 4）定向增/減計數(shù)模式。 5）單增/減計數(shù)模式。 6）連續(xù)增/減計數(shù)模式。 （一）停止/保持模式 該狀態(tài)下，GPT停止計數(shù)操作且保持當前狀態(tài)。此時，定時器/計數(shù)器、比較輸出、預定標計數(shù)器都保持不變。,6.4 事件管理模塊（EV）,（二）單增計數(shù)模式 單增計數(shù)模式下，GPT內部計數(shù)器對定標后的時鐘輸入進行計數(shù)，直到計數(shù)器寄存器（TxCNT）的值與周期寄存器（TxPR）的值匹配。隨后，將完成如下操作： 1）下一個時鐘的上升沿，GPT將計數(shù)

35、器復位為0。 2）復位定時器計數(shù)操作使能位（TxCON/Bit6），禁止計數(shù)器的后續(xù)操作。 3）計數(shù)器復位時鐘的下降沿，置位周期中斷標志。 4）計數(shù)器復位后的下一個時鐘的下降沿，置位下溢中斷標志。 用戶可以通過設置TxCON的定時器使能位來重新啟動GPT的計數(shù)操作。,6.4 事件管理模塊（EV）,單增計數(shù)模式圖,6.4 事件管理模塊（EV）,周期中斷信號、下溢中斷信號等均可以被設置用來啟動ADC轉換。 如果TxCNT的初始值（0000-FFFFh）小于周期寄存器的值，則向上計數(shù)到匹配為止；如果初始值大于周期寄存器的值，則向上計數(shù)到FFFFh，然后回零，再向上計數(shù)到和周期寄存器的值匹配。 向上計

36、數(shù)到FFFF時，通用定時器的上溢標志將在兩個CPU時鐘周期后被設置。 在該模式下，GPTCON的計數(shù)方向指示位為1。外部或內部CPU時鐘都可以被用做定時器輸入時鐘。TMRDIR引腳上的輸入信號將被通用定時器忽略。,6.4 事件管理模塊（EV）,（三）連續(xù)增計數(shù)模式 這個模式下，GPT對定標后的輸入脈沖進行計數(shù)，TxCNT和周期寄存器TxPR的值匹配后，自動清零。然后，隔一個定標時鐘周期，再重新開始計數(shù)，如此連續(xù)循環(huán)。 達到匹配值時，將進行如下操作： 1）下一個時鐘的上升沿，GPT將計數(shù)器復位為0。 2）計數(shù)器復位時鐘的下降沿，置位周期中斷標志。 3）計數(shù)器復位后下一個時鐘的下降沿，置位下溢中斷

37、標志。 4）計數(shù)器復位后下一個時鐘的上升沿，重新從0開始計數(shù)。 計數(shù)器時序圖見下圖。,6.4 事件管理模塊（EV）,連續(xù)增計數(shù)模式圖,6.4 事件管理模塊（EV）,除了第一個周期外，以后的每個周期等于TxPR+1個定標時鐘周期。 如果TxCNT的初始值（0000-FFFFh）小于周期寄存器的值，則向上計數(shù)到匹配再從零開始計數(shù)；如果初始值大于周期寄存器的值，則向上計數(shù)到FFFFh，然后回零，再向上計數(shù)。實際上，除了連續(xù)循環(huán)計數(shù)外，周期、下溢、上溢中斷等標志的設置和相關動作，都由各自的匹配事件產(chǎn)生，和單增計數(shù)模式是一樣的。 在該模式下，GPTCON的計數(shù)方向指示位為1。外部或內部CPU時鐘都可以被

38、用做定時器輸入時鐘。TMRDIR引腳上的輸入信號將被通用定時器忽略。,6.4 事件管理模塊（EV）,（四）定向增/減計數(shù)模式 這種方式一般用于計數(shù)器1和3。此時，TMRDIR引腳上的電平用于決定計數(shù)方向。高電平為增計數(shù)，低電平為減計數(shù)。 初始值可以是0000-FFFFh的任何值。具體計數(shù)方法分如下幾種情況： 1當TxCNT初始值小于TxPR時： 1）當TMRDIR為低電平時，向下計數(shù)到0。只要TMRDIR維持低電平，TxCNT將維持0不變。 2）當TMRDIR為高電平時，向上計數(shù)到和TxPR匹配。只要TMRDIR維持高電平，TxCNT將維持匹配值不變。,6.4 事件管理模塊（EV）,2當TxC

39、NT初始值等于TxPR時： 1）當TMRDIR為低電平時，向下計數(shù)到0。只要TMRDIR維持低電平，TxCNT將維持0不變。 2）當TMRDIR為高電平時，只要TMRDIR維持高電平，TxCNT將維持匹配值不變。 3當TxCNT初始值大于TxPR時： 1）當TMRDIR為低電平時，向下計數(shù)到匹配值，然后繼續(xù)計數(shù)到0。只要TMRDIR維持低電平，TxCNT將維持0不變。 2）當TMRDIR為高電平時，向上計數(shù)到FFFFh。只要TMRDIR維持高電平，TxCNT將維持FFFFh不變。 該模式的周期、下溢、上溢中斷等標志的設置和相關動作，都由各自的匹配事件產(chǎn)生，和單增計數(shù)模式是一樣的。 定時器時鐘可

40、以使用內部或外部時鐘，TMRDIR的電平則決定了計數(shù)器的方向。,6.4 事件管理模塊（EV）,定向增/減計數(shù)模式（預定標因子=1，TxPR=3）圖,6.4 事件管理模塊（EV）,（五）單增/減計數(shù)模式 在該計數(shù)模式下，通用定時器/計數(shù)器對定標后的時鐘脈沖進行計數(shù)，首先增計數(shù)到匹配值，然后改變計數(shù)方向，減計數(shù)到0為止。此時，完成一個計數(shù)周期，并做如下操作： 1）復位定時器使能位（TxCON/Bit6）來禁止繼續(xù)操作。 2）復位預定標因子。 3）停止計數(shù)并保持當前狀態(tài)。 如果TxCNR的初值小于TxPR的值，則先增計數(shù)到匹配值，再減計數(shù)到零。如初始值等于匹配值，則直接減計數(shù)到0。如初始值大于匹配值

41、，則先計數(shù)到FFFFh，然后回零，再增計數(shù)到匹配值，再反向減計數(shù)到零。,6.4 事件管理模塊（EV）,單增/減計數(shù)模式（TxPR=3）圖,6.4 事件管理模塊（EV）,該模式的周期、下溢、上溢中斷等標志的設置和相關動作，都由各自的匹配事件產(chǎn)生，和單增計數(shù)模式是一樣的。但要注意，此模式下的周期匹配事件是在計數(shù)周期中間過程中發(fā)生的，和前幾種方式有區(qū)別。 用戶可以通過寫1到使能位（TxCON/Bit6）來重新啟動計數(shù)過程。 當計數(shù)方向為增時，GPTCON的方向指示位為1，方向為減時，指示位為0。外部TMRDIR被忽略。外部時鐘或內部CPU時鐘都可以用做定時器的時鐘輸入。,6.4 事件管理模塊（EV）

42、,（六）連續(xù)增/減計數(shù)模式 這種模式下，每當計數(shù)器復位為零時，將重復單增/減計數(shù)模式下的操作；無須任何硬件或用戶程序的干預，就能進行連續(xù)周期性計數(shù)。 如果TxCNR的初值小于TxPR的值，則先增計數(shù)到匹配值，再減計數(shù)到零，然后循環(huán)計數(shù)。如初始值等于匹配值，則直接減計數(shù)到0，再繼續(xù)循環(huán)。如初始值大于匹配值，則先計數(shù)到FFFFh，然后回零，再循環(huán)計數(shù)。 該模式的周期、下溢、上溢中斷等標志的設置和相關動作，都由各自的匹配事件產(chǎn)生，和單增計數(shù)模式是一樣的。 當計數(shù)方向為增時，GPTCON的方向指示位為1，方向為減時，指示位為0。外部TMRDIR被忽略。外部時鐘或內部CPU時鐘都可以用做定時器的時鐘輸入

43、。,6.4 事件管理模塊（EV）,連續(xù)增/減計數(shù)模式圖,6.4 事件管理模塊（EV）,3. 通用定時器的比較操作 各通用定時器都有一個比較寄存器TxCMPR和一個比較/PWM引腳TxPWM/TxCMP，定時器的值總是和對應TxCMPR的值相比較，當兩者相等時，就發(fā)生比較匹配事件。 通過將TxCON/Bit1設置為1，可以使能定時器的比較操作。出現(xiàn)比較匹配事件時，將進行如下操作： 1）2個CPU時鐘周期后，定時器比較中斷標志被設置。 2）如果通用定時器不處于定向增減操作模式，1個CPU時鐘周期后，根據(jù)GPTCON中位的配置情況，對應比較/PWM輸出引腳發(fā)生信號跳變。 3）如果已經(jīng)使能定時器比較中

44、斷標志位來啟動ADC轉換，則當該標志被置位時，同時產(chǎn)生AD轉換所需要的啟動信號。 4）如定時器比較中斷未被屏蔽，且沒有優(yōu)先級更高的中斷被掛起，則比較中斷標志產(chǎn)生的中斷請求將被送到DSP內核。 如果比較操作被禁止，對應比較/PWM輸出處于高阻態(tài)，上述動作也不會發(fā)生。,6.4 事件管理模塊（EV）,非對稱波形的輸出 GPT處于單增或連續(xù)增計數(shù)模式時，在比較/PWM輸出引腳上產(chǎn)生非對稱波形。如果引腳高電平有效，引腳信號的變化順序是： 1計數(shù)開始前，輸出為0。 2信號保持不變，直到比較匹配事件發(fā)生。 3發(fā)生比較匹配事件時，引腳產(chǎn)生電平跳變。 4信號保持不變，直到該計數(shù)周期結束。 5如果下一個計數(shù)周期的

45、比較寄存器值不是0，則發(fā)生周期匹配事件后的那個周期結束時，信號復位為0。如下圖。 關于比較寄存器的值，還有如下三種特殊情況： 1）如計數(shù)周期開始時，比較值為0，則在整個計數(shù)周期內，引腳一直為1（高）。,6.4 事件管理模塊（EV）,2）如果比較值大于周期寄存器的值，則整個計數(shù)周期都維持為0。TxCMPRTxPR時,則無此脈沖輸出。 3）如果比較值等于周期寄存器的值，則在周期結束前的最后一個計數(shù)脈沖內輸出一個計數(shù)時鐘脈沖。 下圖為連續(xù)增計數(shù)模式的GPT比較/PWM輸出圖。,6.4 事件管理模塊（EV）,對稱波形的輸出 GPT處于單增/減或連續(xù)增/減計數(shù)模式時，在比較/PWM輸出引腳上產(chǎn)生對稱波形

46、。如果引腳高電平有效，引腳信號的變化順序是： 1計數(shù)開始前，輸出為0。 2信號保持不變，直到比較匹配事件發(fā)生。 3發(fā)生比較匹配事件時，引腳產(chǎn)生電平跳變。 4信號保持不變，直到第二次比較匹配事件發(fā)生。 5第二次比較匹配事件發(fā)生時，引腳信號產(chǎn)生反向跳變。 6信號保持不變，直到該計數(shù)周期結束。,6.4 事件管理模塊（EV）,第一次匹配指增計數(shù)期間（前半周期），第二次匹配指減計數(shù)期間（后半周期）。 關于比較寄存器的值，還有如下幾種特殊情況（正邏輯）： 1）如周期開始時，比較值為0，輸出將被置1，直到下次比較匹配事件發(fā)生。 2）如果因比較匹配事件導致輸出從0到1跳變后，后半個周期內比較值為0，則輸出信號

47、將保持1，直到該計數(shù)周期結束。 3）如果輸出在下一計數(shù)周期到來時保持高電平，而新周期比較值為0，則繼續(xù)保持1不變（1-1）；如果下一個計數(shù)周期的比較寄存器值不是0，則該計數(shù)周期結束時，信號復位為0（1-0）。 4）如果前半周期比較值大于或等于周期寄存器的值，則信號將不跳變。但如下半周期發(fā)生周期匹配事件，則輸出電平仍然發(fā)生跳變。,6.4 事件管理模塊（EV）,總結一下，實際上這個PWM對稱輸出的規(guī)律就是： 1）標準的PWM對稱波形應在增/減計數(shù)的對應前后半周各發(fā)生一次匹配事件，每次發(fā)生匹配事件，信號將跳變。此時無論前后半周，都有0TxPR，則視為沒有匹配條件，信號將不跳變。,連續(xù)增/減計數(shù)模式的

48、GPT比較/PWM輸出圖,6.4 事件管理模塊（EV）,定向增/減計數(shù)模式下的比較輸出 該方式下，比較/PWM輸出引腳不會發(fā)生任何變化，但比較中斷系統(tǒng)依然有效。 通用定時器的復位狀態(tài) 通用定時器在發(fā)生任意復位操作時，其狀態(tài)變化如下： GPTCON的計數(shù)方向指示位被置1。 除了計數(shù)方向指示位外，控制寄存器TxCON、GPTCON其余各位均被置0。 通用定時器操作被禁止。 所有定時器中斷標志位被復位為0。 所有定時器中斷屏蔽位被復位為0，即中斷被屏蔽。 所有比較/PWM輸出引腳被設置為高阻態(tài)。,6.4 事件管理模塊（EV）,6.4.3 比較單元 EV模塊有三個全比較單元、三個簡單比較單元。每個全比

49、較單元有2個比較/PWM輸出引腳，每個簡單比較單元有1個比較/PWM輸出引腳。 1. 簡單比較單元 簡單比較單元時鐘由通用定時器1或2提供。 3個單比較單元包括： 1）3個可讀寫的16位比較寄存器（SCMPRx，x=1、2、3），各帶有一個投影寄存器。,6.4 事件管理模塊（EV）,2）1個可讀寫的比較控制寄存器COMCON，所有比較寄存器共享。 3）1個16位單比較動作控制寄存器SACTR，帶1個投影寄存器。 4）3個對稱/非對稱波形發(fā)生器。 5）3個比較/PWM（3態(tài)）輸出引腳PWMy/CMPy（y=7、8、9），極性可編程。 6）比較、中斷和輸出控制邏輯。 下面是簡單比較單元邏輯框圖：,

50、簡單比較單元結構框圖,6.4 事件管理模塊（EV）,3個比較單元的操作與通用定時器類似，存在區(qū)別如下： 1）簡單比較單元的時鐘輸入來源于定時器1或2。 2）簡單比較單元的工作特性由自身的控制寄存器COMCON、SACTR控制。 簡單比較單元時序波形與通用定時器相同，出現(xiàn)匹配事件時，也將設置中斷標志，并申請中斷。實際上，就是T1CNT、T2CNT的值和SCMPx進行比較操作。,6.4 事件管理模塊（EV）,2. 全比較單元 （一）結構 3個全比較單元包括： 1）3個可讀寫的16位比較寄存器(CMPRx，x=1、2、3)，各帶一個投影寄存器。 2）1個可讀寫的比較控制寄存器COMCON，所有比較寄

51、存器共享。 3）1個16位全比較動作控制寄存器ACTR，帶1個投影寄存器。 4）6個比較/PWM(3態(tài))輸出腳PWMy/CMPy(y=1、2、3、4、5、6)，極性可編程。 5）控制、中斷和輸出控制邏輯。 下圖是全比較單元邏輯框圖：,全比較單元結構框圖,6.4 事件管理模塊（EV）,（二）全比較單元的控制 （1）全比較單元時鐘由通用定時器1提供。 （2）通用定時器可處于任何工作模式，定向增減方式時，比較輸出不發(fā)生變化。 （3）所需要的輸入信號有： 1）控制寄存器的控制信號。 2）來自于通用定時器1的計數(shù)信號、下溢信號和周期匹配信號。 3）復位信號。 （4）COMCON寄存器也控制全比較單元，它

52、還受自身的控制寄存器ACTR控制。,6.4 事件管理模塊（EV）,（三）全比較單元的兩種工作模式 通過設置COMCON，可以規(guī)定全比較單元工作于如下兩種模式。 （1）比較模式 當COMCON中全比較操作被使能，且比較模式被選中時，通用定時器的計數(shù)器就不斷地和全比較單元的比較寄存器進行比較。當發(fā)生匹配時，進行如下操作： 1）兩個輸出腳根據(jù)ACTR的設置發(fā)生電平跳變。該引腳有四種狀態(tài)：保持、復位（低）、置位（高）、比較匹配觸發(fā)。 2）設置全比較單元的中斷標志。過程與通用定時器類似。 （2）PWM模式 全比較單元被設置為PWM模式時，類似于通用定時器的比較操作，引腳上將產(chǎn)生PWM輸出。區(qū)別是： 1）

53、全比較單元使用自身的控制寄存器。 2）輸出波形受內部死區(qū)單元和空間矢量PWM邏輯電路的改變。,6.4 事件管理模塊（EV）,（四）全比較單元的使用設置步驟 為了實現(xiàn)全比較單元的操作，用戶可以按如下步驟設置： 1）設置T1PR，給出計數(shù)周期。 2）設置ACTR，確認輸出邏輯等。 3）初始化CMPRx，設置比較值。 4）設置COMCON。 5）設置T1CON，規(guī)定T1的工作模式。 X24X有一個問題：COMCON通常要被寫操作兩次，才能保證PWM輸出的正確性。 可以看到，所有比較單元都不能獨立工作，需要和通用定時器配合操作。,6.4 事件管理模塊（EV）,3. 比較單元控制寄存器 比較單元有COM

54、CON、ACTR、SACTR等控制寄存器。 （一）比較控制寄存器COMCON（工作方式、使能、重載條件）-7411H,6.4 事件管理模塊（EV）,（二）全比較動作控制寄存器ACTR（空間矢量、輸出邏輯）-7413H,（三）單比較動作控制寄存器SACTR（輸出邏輯）-7414H,6.4 事件管理模塊（EV）,6.4.4 與全比較單元相關的PWM電路 PWM控制是電動機運動控制應用中，廣泛使用的技術。與全比較單元相關的PWM電路可在極大的減少CPU或用戶干預的情況下，產(chǎn)生帶有可編程死區(qū)和輸出極性的6個PWM脈沖輸出。 PWM電路主要包括如下部分： 非對稱/對稱波形發(fā)生器。 可編程死區(qū)單元（DBU

55、）。 輸出邏輯。 空間矢量PWM狀態(tài)機。 與全比較單元相關的波形產(chǎn)生受T1CON、COMCON、ACTR和DBTCON等寄存器的控制。,PWM電路結構框圖,6.4 事件管理模塊（EV）,1. 死區(qū)單元 死區(qū)單元是針對全比較單元的PWM工作模式而設置的。 如下圖，死區(qū)單元用于形成PWM死區(qū)，這個死區(qū)是可編程的。它包含如下部分： 1個用戶可讀寫的16位死區(qū)定時器控制寄存器DBTCON。 1個輸入時鐘預定標器。 采用CPU時鐘輸入。 內部3個8位減計數(shù)器。 控制、比較邏輯。,6.4 事件管理模塊（EV）,（1）死區(qū)定時器控制寄存器DBTCON -7415H,位15-8 DBT7一DBT0：規(guī)定了3個

56、8位死區(qū)定時器的周期值。 位7 EDBT3：死區(qū)定時器3使能位（對應PWM5和PWM6）。 位6 EDBT2：死區(qū)定時器2使能位（對應PWM3和PWM4）。 位5 EDBT1：死區(qū)定時器1使能位（對應PWM1和PWM2）。 位4-3 DBTPS1-DBTPS0：死區(qū)定時器的預定標因子。 位2-0： 保留。,6.4 事件管理模塊（EV）,（2）死區(qū)的產(chǎn)生 一個全比較單元在處于比較模式時，死區(qū)功能將被禁止。 死區(qū)單元的輸入信號是PH1、PH2、PH3，分別來自全比較單元的非對稱/對稱波形發(fā)生器和矢量狀態(tài)機；其輸出是DTPH1/DTPH1_、DTPH2/DTPH2_、DTPH3/DTPH3_，與PH

57、1、PH2、PH3分別對應。 當死區(qū)功能未被使能時，每個單元的兩個輸出信號完全相同；當被使能后，則2個信號的跳變點不再相同，而是具有一段時間間隔，該間隔稱為“死區(qū)”。 死區(qū)的時間長度由控制寄存器DBTCON決定，假定其15-8位是m，預定標因子4-3位是1/p，則：死區(qū)長度=pxm個時鐘周期。,6.4 事件管理模塊（EV）,2. 輸出邏輯 比較單元的輸出引腳PWMx/CMPx的邏輯規(guī)律如下： （一）單比較單元 對單比較單元來講，控制寄存器SACTR規(guī)定了它的極性： 強制高：輸出一直為高； 強制低：輸出一直為低； 高有效：即正邏輯； 低有效：即負邏輯。 （二）全比較單元 對全比較單元來講，控制寄

58、存器ACTR決定了它的極性。 （1）當處于比較模式時，分為： 置位：即置為高電平； 復位：即置為低電平； 保持：輸出保持不變； 觸發(fā)：正常輸出狀態(tài)。 （2）處于PWM模式時，有： 強制高：輸出一直為高； 強制低：輸出一直為低； 高有效：即正邏輯； 低有效：即負邏輯。 （三）輸出高阻態(tài) 當發(fā)生如下事件時，輸出處于高阻態(tài)： COMCON的位8（單比較使能）、9（全比較使能）被清零； 當PDPINT中斷產(chǎn)生并未被屏蔽時； 任何復位事件發(fā)生。,6.4 事件管理模塊（EV）,3. 比較單元和PWM電路中PWM波形總結 （1）PWM信號 PWM是一組具有特定載波周期和頻率，但寬度可以調節(jié)的脈沖序列。為了對每周期內的脈沖寬度進行調節(jié)，需要有另一列具有需要值的調制信號。 PWM信號廣泛用于電動機的控制，該信號可以用來控制驅動功率器件的開閉時間，從而實現(xiàn)對電動機的驅動特性可調節(jié)。,6.4 事件管理模塊（EV）,（2）EV的PWM輸出 DSP的PWM信號產(chǎn)生，是通過定時器和比較器來產(chǎn)生的。一般方法是： 使定時器工作在連續(xù)增或連續(xù)增減方式； 對定時器給出一個合適的周期值，作為載波周期； 給出一個合適的比較值，作為調節(jié)信號，通過調節(jié)增、減計數(shù)過程中的比較匹配點，控制脈沖寬度。 通常，全比較單元的6個輸出，可以產(chǎn)生6組死區(qū)可編程的驅動信號，用于控制三相電機的驅動。由于DSP的可編程特性，