信號發(fā)生器的設(shè)計(jì)

1、北方民族大學(xué) 實(shí)訓(xùn)報(bào)告 系（部、中心） 姓 名 學(xué) 號 專 業(yè) 班 級 同組人員 課程名稱 實(shí)訓(xùn)題目名稱 起止時(shí)間 成 績 指導(dǎo)教師簽名 北方民族大學(xué)教務(wù)處制 評語： 成績： （1）：答辯（%） （2）：報(bào)告（%） （3）：平時(shí)（%） 總成績： 指導(dǎo)老師： 年 月 日 目錄 一、設(shè)計(jì)目的及原理 .4 1、設(shè)計(jì)目的 .4 2、設(shè)計(jì)原理 .4 二、設(shè)計(jì)方案 .5 2.1 方案的選擇.5 2.2 方案的確定.5 2.3 系統(tǒng)總體框圖 .5 三、系統(tǒng)硬件設(shè)計(jì) .6 3.1 系統(tǒng)主芯片為 AT89S51.6 3.2 系統(tǒng) D/A 轉(zhuǎn)換芯片 DAC0832 .10 3.3 系統(tǒng)的放大輸出芯片 OP07.1

2、2 3.4 信號發(fā)生器硬件電路（proteus） .14 3.5 系統(tǒng)供電電源.15 3.6 系統(tǒng)的晶振復(fù)位電路.15 四、系統(tǒng)軟件設(shè)計(jì).16 五、信號發(fā)生器 protel .19 六、信號發(fā)生器實(shí)物圖.20 七、實(shí)訓(xùn)元件清單.21 八、實(shí)訓(xùn)心得.21 九、參考文獻(xiàn).22 一、一、設(shè)計(jì)目的及原理設(shè)計(jì)目的及原理 1、設(shè)計(jì)目的 隨著社會(huì)的發(fā)展，科學(xué)的進(jìn)步，人們 的生活水平在逐步的提高，尤其是微電子技術(shù)的發(fā)展，猶 如雨后春筍般的變化，單片機(jī)的應(yīng)用已經(jīng)越來越貼近生活， 信號系統(tǒng)在電子工業(yè)中的應(yīng)用也越來越廣泛，基于這樣的 理念，本次設(shè)計(jì)是用單片機(jī)來設(shè)計(jì)的信號發(fā)生器。該設(shè)計(jì) 系統(tǒng)是以 AT89S51 為單

3、片機(jī)，DAC0832 為 D/A 轉(zhuǎn)換器， OP07 作為放大輸出設(shè)計(jì)的信號發(fā)生系統(tǒng)，實(shí)現(xiàn)信號的產(chǎn)生 與輸出放大，通過本次設(shè)計(jì)，要求熟練掌握單片機(jī)的應(yīng)用， 熟悉電子產(chǎn)品的制作流程，對電子產(chǎn)品的設(shè)計(jì)制作過程有 一定的認(rèn)識，并學(xué)會(huì)熟練使用 Protues 、Keil 和 Protel 等軟件。 2、設(shè)計(jì)原理 信號發(fā)生系統(tǒng)利用單片機(jī)與 D/A 轉(zhuǎn)換 芯片的應(yīng)用，利用單緩沖方式連接單片機(jī)與 DAC0832，通過 單片機(jī)輸入數(shù)據(jù)控制 DAC0832 輸出模擬信號，最終信號利 用放大器 OP07 的放大作用放大輸出的電流信號，使信號發(fā) 生器輸出各種設(shè)定的波形。 二、二、設(shè)計(jì)方案設(shè)計(jì)方案 2.1方案的選擇

4、方案一、利用單片機(jī)與信號發(fā)生器 MAX038，通過控制 單片機(jī)的輸出引腳控制 MAX038 的輸入 A0、A1，信號發(fā)生器 的輸入變化來輸出不同的波形。 方案二、通過單片機(jī)輸出不同波形的數(shù)字量，將數(shù)字 量傳輸給 D/A 轉(zhuǎn)換器，通過 D/A 轉(zhuǎn)換器將數(shù)字量轉(zhuǎn)化為模擬 量，從而實(shí)現(xiàn)波形的輸出。 2.2方案的確定 單片機(jī)控制的 DAC0832 D/A 轉(zhuǎn)換器是是 8 位分辨率 D/A 轉(zhuǎn)換集成芯片，與處理器完全兼容，其價(jià)格低廉，接口 電路及程序簡單，轉(zhuǎn)換控制容易，而且輸出較為穩(wěn)定， 可實(shí)現(xiàn)具體穩(wěn)定波形的輸出。 2.3 系統(tǒng)總體框圖 AT89S51 開關(guān)控制 D/A 轉(zhuǎn)換器 穩(wěn)壓電源 晶振電路 OP

5、07 放大 輸出 三、三、系統(tǒng)硬件設(shè)計(jì)系統(tǒng)硬件設(shè)計(jì) 3.1 系統(tǒng)主芯片為 AT89S51 AT89S51 是一個(gè)低功耗，高性能 CMOS 8 位單片機(jī)，片 內(nèi)含 4k Bytes ISP(In-system programmable)的可反復(fù)擦寫 1000 次的 Flash 只讀程序存儲(chǔ)器，器件采用 ATMEL 公司的高密 度、非易失性存儲(chǔ)技術(shù)制造，兼容標(biāo)準(zhǔn) MCS-51 指令系統(tǒng)及 80C51 引腳結(jié)構(gòu)，芯片內(nèi)集成了通用 8 位中央處理器和 ISP Flash 存儲(chǔ)單元，AT89S51 在眾多嵌入式控制應(yīng)用系統(tǒng)中得到廣 泛應(yīng)用。 V VC CC C：電源電壓輸入端。 G GN ND D：電源

6、地。 P P0 0 口口：P0 口為一個(gè) 8 位漏級開路雙向 I/O 口，每腳可 吸收 8TTL 門電流。當(dāng) P1 口的管腳第一次寫 1 時(shí)，被定義為 高阻輸入。P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義 為數(shù)據(jù)/地址的第八位。在 FIASH 編程時(shí)，P0 口作為原碼輸 入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)，P0 輸出原碼，此時(shí) P0 外部必 須被拉高。 PDIP 封裝的 AT89S51 管腳圖 P P1 1 口口：P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。P1 口管腳寫入 1 后， 被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉

7、為低電平時(shí)， 將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校 驗(yàn)時(shí)，P1 口作為第八位地址接收。 P P2 2 口口：P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口緩沖器可接收，輸出 4 個(gè) TTL 門電流，當(dāng) P2 口被寫 “1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此 作為輸入時(shí)，P2 口的管腳被外部拉低，將輸出電流。這是由 于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地 址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在 給出地址“1”時(shí)，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址 數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)， P2 口輸出其特殊功能寄

8、存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號和控制信號。 P P3 3 口口：P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口， 可接收輸出 4 個(gè) TTL 門電流。當(dāng) P3 口寫入“1”后，它們被 內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉 為低電平，P3 口將輸出電流（ ILL）這是由于上拉的緣故。 P3 口除了作為普通 I/O 口，還有第二功能： P3.0 RXD（串行輸入口） P3.1 TXD（串行輸出口） P3.2 /INT0（外部中斷 0） P3.3 /INT1（外部中斷 1） P3.4 T0（T0 定時(shí)器的外部計(jì)數(shù)輸入） P3.5 T1（T

9、1 定時(shí)器的外部計(jì)數(shù)輸入） P3.6 /WR（外部數(shù)據(jù)存儲(chǔ)器的寫選通） P3.7 /RD（外部數(shù)據(jù)存儲(chǔ)器的讀選通） P3 口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號。 I/O 口作為輸入口時(shí)有兩種工作方式，即所謂的讀端口與 讀引腳。讀端口時(shí)實(shí)際上并不從外部讀入數(shù)據(jù)，而是把端口 鎖存器的內(nèi)容讀入到內(nèi)部總線，經(jīng)過某種運(yùn)算或變換后再寫 回到端口鎖存器。只有讀端口時(shí)才真正地把外部的數(shù)據(jù)讀入 到內(nèi)部總線。89C51 的 P0、P1、P2、P3 口作為輸入時(shí)都是準(zhǔn) 雙向口。除了 P1 口外 P0、P2、P3 口都還有其他的功能。 R RS ST T：復(fù)位輸入端，高電平有效。當(dāng)振蕩器復(fù)位器件時(shí)， 要保持 R

10、ST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。 A AL LE E/ /P PR RO OG G：地址鎖存允許/編程脈沖信號端。當(dāng)訪問外部 存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的低位字 節(jié)。在 FLASH 編程期間，此引腳用于輸入編程脈沖。在平時(shí)， ALE 端以不變的頻率周期輸出正脈沖信號，此頻率為振蕩器頻 率的 1/6。因此它可用作對外部輸出的脈沖或用于定時(shí)目的。 然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過一個(gè) ALE 脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置 0。此 時(shí)， ALE 只有在執(zhí)行 MOVX，MOVC 指令是 ALE 才起作用。另 外，該引腳被略微拉高。如果微

11、處理器在外部執(zhí)行狀態(tài)ALE 禁止，置位無效。 P PS SE EN N：外部程序存儲(chǔ)器的選通信號，低電平有效。在由 外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次 /PSEN 有效。 但在訪問外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的 /PSEN 信號將不 出現(xiàn)。 E EA A/ /V VP PP P：外部程序存儲(chǔ)器訪問允許。當(dāng) /EA 保持低電平 時(shí)，則在此期間外部程序存儲(chǔ)器（ 0000H-FFFFH），不管是 否有內(nèi)部程序存儲(chǔ)器。注意加密方式 1 時(shí)，/EA 將內(nèi)部鎖定 為 RESET；當(dāng)/EA 端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在 FLASH 編程期間，此引腳也用于施加 12V 編程電源（VPP）。 X

12、 XT TA AL L1 1：片內(nèi)振蕩器反相放大器和時(shí)鐘發(fā)生器的輸入端。 X XT TA AL L2 2：片內(nèi)振蕩器反相放大器的輸出端。 3.2系統(tǒng) D/A 轉(zhuǎn)換芯片 DAC0832 DAC0832 是雙列直插式 8 位 D/A 轉(zhuǎn)換器。能完成數(shù)字量輸 入到模擬量(電流)輸出的轉(zhuǎn)換。圖 1-1 和圖 1-2 分別為 DAC0832 的引腳圖和內(nèi)部結(jié)構(gòu)圖。其主要參數(shù)如下：分辨率為 8 位，轉(zhuǎn)換時(shí)間為 1s，滿量程誤差為1LSB，參考電壓為 (+10-10)V，供電電源為(+5+15)V，邏輯電平輸入與 TTL 兼 容。從圖 1-1 中可見，在 DAC0832 中有兩級鎖存器，第一級鎖 存器稱為輸

13、入寄存器，它的允許鎖存信號為 ILE，第二級鎖存 器稱為 DAC 寄存器，它的鎖存信號也稱為通道控制信號 /XFER。 圖 1-1 中，當(dāng) ILE 為高電平，片選信號 /CS 和寫信號 /WR1 為 低電平時(shí)，輸入寄存器 控制信號為 1，這種情 況下，輸入寄存器的輸 出隨輸入而變化。此后， 當(dāng) /WR1 由低電平變高 時(shí)，控制信號成為低電 平，此時(shí)，數(shù)據(jù)被鎖存到輸入寄存器中，這樣輸入寄存器的輸 出端不再隨外部數(shù)據(jù) DB 的變化而變化。 對第二級鎖存來說，傳送控制信號 /XFER 和寫信號 /WR2 同 圖圖 1-1、DAC0832 引腳圖引腳圖 時(shí)為低電平時(shí)，二級鎖存控制信號為高電平，8 位的

14、 DAC 寄存 器的輸出隨輸入而變化，此后，當(dāng) /WR2 由低電平變高時(shí)，控 制信號變?yōu)榈碗娖?，于是將輸入寄存器的信息鎖存到 DAC 寄存 器中。 圖 1-1 中其余各引腳的功能定義如下： (1)、DI7DI0 ：8 位的數(shù)據(jù)輸入端，DI7為最高位。 (2)、IOUT1 ：模擬電流輸出端 1，當(dāng) DAC 寄存器中數(shù)據(jù)全為 1 時(shí)，輸出電流最大，當(dāng) DAC 寄存器中數(shù)據(jù)全為 0 時(shí)，輸 出電流為 0。 (3)、IOUT2 ：模擬電流輸出端 2， IOUT2與 IOUT1的和為一個(gè)常 數(shù)，即 IOUT1IOUT2常數(shù)。 (4)、RFB ：反饋電阻引出端，DAC0832 內(nèi)部已經(jīng)有反饋電阻， 所以

15、RFB端可以直接接到外部運(yùn)算放大器的輸出端，這樣 相當(dāng)于將一個(gè)反饋電阻接在運(yùn)算放大器的輸出端和輸入端 之間。 (5)、VREF ：參考電壓輸入端，此端可接一個(gè)正電壓，也可接 一個(gè)負(fù)電壓，它決定 0 至 255 的數(shù)字量轉(zhuǎn)化出來的模擬量 電壓值的幅度，VREF范圍為(+10-10)V。VREF端與 D/A 內(nèi) 部 T 形電阻網(wǎng)絡(luò)相連。 (6)、Vcc ：芯片供電電壓，范圍為(+5 15)V。 (7)、AGND ：模擬量地，即模擬電路接地端。 (8)、DGND ：數(shù)字量地。 圖圖 1-2、DAC0832 內(nèi)部結(jié)構(gòu)圖內(nèi)部結(jié)構(gòu)圖 3.3 系統(tǒng)的放大輸出芯片 OP07 op07的功能介紹：Op07芯片是

16、一種低噪聲，非斬波穩(wěn)零的 雙極性運(yùn)算放大器集成電路。由于 OP07具有非常低的輸入失調(diào) 電壓（對于 OP07A 最大為25V） ，所以 OP07在很多應(yīng)用場合不 需要額外的調(diào)零措施。OP07同時(shí)具有輸入偏置電流低（OP07A 為2nA）和開環(huán)增益高（對于 OP07A 為300V/mV）的特點(diǎn)，這 種低失調(diào)、高開環(huán)增益的特性使得 OP07特別適用于高增益的測 量設(shè)備和放大傳感器的微弱信號等方面。 特點(diǎn)： 超低偏移： 150V 最大 。 低輸入偏置電流： 1.8nA 。 低失調(diào)電壓漂移： 0.5V/ 。 超穩(wěn)定，時(shí)間： 2V/month 最大 高電源電壓范圍： 3V 至22V 3.4 信號發(fā)生器硬

17、件電路（proteus） 3.5系統(tǒng)供電電源 本設(shè)計(jì)的供電電路主要變壓器、整流橋、濾波電路和 7805 芯片組成。電源供電電路如圖所示： 3.6系統(tǒng)的晶振復(fù)位電路 四四、系統(tǒng)軟件設(shè)計(jì)系統(tǒng)軟件設(shè)計(jì) #include #include #define DAC0832 XBYTE0 x0fff float code table2= 100.0000 , 102.4541 , 104.9068 , 107.3565 , 109.8017 ,112.2411 , 114.6730 , 117.0962, 119.5090, 121.9101 , 124.2980, 126.6713 , 129.0285

18、, 131.3682 , 133.6890 , 135.9895, 138.2683, 140.5241, 142.7555 , 144.9611, 147.1397, 149.2898 ,151.4103 , 153.4998 , 155.5570, 157.5808 , 159.5699, 161.5232 , 163.4393 , 165.3173, 167.1559 , 168.9541, 170.7107, 172.4247 , 174.0951, 175.7209, 177.3010 , 178.8346, 180.3208 , 181.7585 , 183.1470, 184.4

19、854 , 185.7729, 187.0087 ,188.1921, 189.3224 , 190.3989 , 191.4210 , 192.3880 , 193.2993 , 194.1544 , 194.9528 , 195.6940 , 196.3776, 197.0031 , 197.5702 , 198.0785, 198.5278 , 198.9177 , 199.2480 , 199.5185 , 199.7290, 199.8795, 199.9699 , 200.0000 , 199.9699, 199.8795 , 199.7290 , 199.5185 , 199.2

20、480 ,198.9177 ,198.5278, 198.0785, 197.5702, 197.0031 , 196.3776, 195.6940 , 194.9528 , 194.1544, 193.2993 , 192.3880, 191.4210 , 190.3989 , 189.3224 , 188.1921, 187.0087, 185.7729 , 184.4854, 183.1470, 181.7585, 180.3208, 178.8346 , 177.3010, 175.7209 , 174.0951 , 172.4247 , 170.7107, 168.9541 , 16

21、7.1559, 165.3173 , 163.4393 , 161.5232, 159.5699 , 157.5808 , 155.5570 , 153.4998 ,151.4103 , 149.2898, 147.1397 , 144.9611 , 142.7555 , 140.5241 , 138.2683 , 135.9895 , 133.6890, 131.3682, 129.0285, 126.6713 , 124.2980 , 121.9101 , 119.5090 , 117.0962 , 114.6730 , 112.2411, 109.8017, 107.3565, 104.

22、9068, 102.4541 , 100.0000 , 97.5459 , 95.0932, 92.6435, 90.1983 , 87.7589 , 85.3270, 82.9038 , 80.4910 , 78.0899 , 75.7020 , 73.3287 , 70.9715, 68.6318, 66.3110 , 64.0105, 61.7317 , 59.4759 , 57.2445 , 55.0389, 52.8603 , 50.7102 , 48.5897, 46.5002 , 44.4430, 42.4192 , 40.4301, 38.4768 , 36.5607 , 34

23、.6827, 32.8441 , 31.0459 , 29.2893 , 27.5753, 25.9049, 24.2791, 22.6990 , 21.1654 , 19.6792 , 18.2415 , 16.8530 , 15.5146 , 14.2271, 12.9913, 11.8079, 10.6776, 9.6011 , 8.5790, 7.6120, 6.7007, 5.8456 , 5.0472, 4.3060 , 3.6224 , 2.9969 , 2.4298 , 1.9215 , 1.4722 , 1.0823 , 0.7520 , 0.4815, 0.2710 , 0

24、.1205, 0.0301 , 0 , 0.0301 , 0.1205 , 0.2710 , 0.4815 , 0.7520, 1.0823 , 1.4722 , 1.9215 , 2.4298, 2.9969 , 3.6224 , 4.3060 , 5.0472 , 5.8456, 6.7007 , 7.6120 , 8.5790, 9.6011 , 10.6776, 11.8079 , 12.9913 , 14.2271, 15.5146, 16.8530 , 18.2415, 19.6792 , 21.1654 , 22.6990 , 24.2791 , 25.9049 , 27.575

25、3 , 29.2893, 31.0459 , 32.8441 , 34.6827, 36.5607 , 38.4768 , 40.4301, 42.4192 , 44.4430 , 46.5002, 48.5897 , 50.7102 , 52.8603, 55.0389 , 57.2445 , 59.4759, 61.7317 , 64.0105 , 66.3110, 68.6318 , 70.9715 , 73.3287 ,75.7020 , 78.0899, 80.4910, 82.9038 , 85.3270 , 87.7589, 90.1983, 92.6435 , 95.0932 , 97.5459 , 100.0000 ; sbit K1 = P10; sbit K2 = P11; sbit K3 = P12; sbit K4 = P13; /*延時(shí)函數(shù)*/ void delay(unsigned int i) while(i-); /*方波*/ void fang() DAC0832=0; delay(15); DAC0832=0 xff; delay(15); /*鋸齒波*/