東南大學電子信息工程第4章3學時半導體存儲器.ppt

1、1,第4章 半導體存儲器,教學重點: 半導體存儲器的分類 半導體存儲器與CPU的連接,2,微型計算機的結(jié)構(gòu)示意圖,存 儲 器,I/O 接 口,輸 入 設(shè) 備,I/O 接 口,數(shù)據(jù)總線 DB,控制總線 CB,地址總線 AB,輸 出 設(shè) 備,CPU,3,時鐘 復位 電路,IO/M RD WR ALE A19A8 AD7AD0 DEN DT/R CPU CLK READY RESET,STB OE DO 8282 DI 鎖存器,B A 收發(fā)器 OE T 8286,AB RD WR DB RAM,CS DB RD WR I/O PORT,RD AB DB ROM,譯碼器,譯碼器,譯碼器,8086/80

2、88典型系統(tǒng),半導體存儲器,外部存儲器,總線作用,4,4.1 半導體存儲器概述,CPU,CACHE,主存（內(nèi)存）,輔存（外存）,存儲器是用來存儲微型計算機工作時使用的信息（程序和數(shù)據(jù)）的部件，正是因為有了存儲器，計算機才有信息記憶功能。 越靠近CPU的存儲器速度越快而容量越小。,5,4.1.1 兩大類內(nèi)存、外存,內(nèi)存存放當前運行的程序和數(shù)據(jù)。 特點：快，容量小，隨機存取，CPU可直接訪問。 通常由半導體存儲器構(gòu)成 RAM 掉電后信息丟失 外存存放非當前使用的程序和數(shù)據(jù)。 特點：慢，容量大，順序存取/塊存取。需調(diào)入內(nèi)存后CPU才能訪問。 通常由磁、光存儲器構(gòu)成，也可以由半導體存儲器構(gòu)成 磁盤、磁

3、帶、CD-ROM、DVD-ROM、固態(tài)盤。 掉電后信息不丟失,6,寄存器組,高速緩存Cache,系統(tǒng)主存儲器,硬盤,磁盤存儲器,磁帶存儲設(shè)備,光盤存儲設(shè)備,存儲器分級組成,在CPU內(nèi)部的通用寄存器,集成度小的 靜態(tài)RAM,簡稱內(nèi)存，用于存放運行的程序和數(shù)據(jù),紅區(qū)為半導體存儲器,綠區(qū)其它介質(zhì)存儲器,7,半導體存儲器,由能夠表示二進制數(shù)“0”和“1”的、具有記憶功能的一些半導體器件組成。如觸發(fā)器、MOS管的柵極電容等。 能存放一位二進制數(shù)的器件稱為一個存儲元。 若干存儲元構(gòu)成一個存儲單元。,8,4.1.2 半導體存儲器的分類,按使用屬性 隨機存取存儲器RAM：可讀可寫、斷電丟失 只讀存儲器ROM：

4、正常只讀、斷電不丟失,詳細分類，請看圖示,9,半導體存儲器的分類,半導體 存儲器,只讀存儲器 （ROM）,隨機存取存儲器 （RAM）,靜態(tài)RAM（SRAM） 動態(tài)RAM（DRAM） 同步動態(tài)RAM（SDRAM）,掩膜式ROM 一次性可編程ROM（PROM） 紫外線擦除可編程ROM（EPROM） 電擦除可編程ROM（EEPROM） 閃存（FLASH）,詳細展開，注意對比,10,4.1.3 半導體存儲器的主要指標,容量：每個存儲器芯片所能存儲的二進制數(shù)的位數(shù)。 存儲器容量單元數(shù)數(shù)據(jù)線位數(shù)（1、4或8位） 例：Intel 2114芯片的容量為1K4位，Intel 6264芯片為8K8位。 存取速度：

5、從CPU給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)需要的時間。,11,六管靜態(tài)RAM存儲單元,6個MOS管組成； T1T4管組成雙穩(wěn)態(tài)觸發(fā)器； T1、T2放大管； T3、T4負載管； T5、T6控制管； 存取速度快、集成度小、功耗 大； 6116（2K8位） 6264（8K8位）,4.2.1 靜態(tài)RAM,12,半導體存儲器芯片的結(jié)構(gòu), 存儲體 存儲器芯片的主要部分，用來存儲信息 地址譯碼電路 根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元 片選和讀寫控制邏輯 選中存儲芯片，控制讀寫操作,13, 存儲體,每個存儲單元具有一個唯一的地址，可存儲1位或多位二進制數(shù)據(jù); 存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)

6、： 芯片的存儲容量2MN 存儲單元數(shù)存儲單元的位數(shù) M：芯片的地址線根數(shù); N：芯片的數(shù)據(jù)線根數(shù)。,14, 地址譯碼電路,15, 片選和讀寫控制邏輯,片選端CS*或CE* 有效時，可以對該芯片進行讀寫操作； 輸出OE* 控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出； 該控制端對應(yīng)系統(tǒng)的讀控制線； 寫WE* 控制寫操作。有效時，數(shù)據(jù)進入芯片中； 該控制端對應(yīng)系統(tǒng)的寫控制線。,16,SRAM芯片6116,讀出邏輯： CS*=0, OE*=0, WE*=1 寫入邏輯： CS*=0, OE*=1, WE*=0 高阻：CS*1,17,SRAM芯片6116,有2K8位=16384個存儲位，2K表示芯片內(nèi)的地址有11

7、位（A0A10），8位表示一個單元有8個二進制位； 6116芯片的工作方式：,18,SRAM芯片6264,存儲容量為8K8 28個引腳： 13根地址線A12A0 8根數(shù)據(jù)線D7D0 片選CS1*、CS2 讀寫WE*、OE*,19,4.2.2 動態(tài)RAM,DRAM的基本存儲單元是單個場效應(yīng)管及其極間電容； 必須配備“讀出再生放大電路”進行刷新； 每次同時對一行的存儲單元進行刷新； DRAM一般采用“位結(jié)構(gòu)”存儲體： 每個存儲單元存放一位； 需要8個存儲芯片構(gòu)成一個字節(jié)單元； 每個字節(jié)存儲單元具有一個地址。,20,動態(tài)RAM的基本單元,動態(tài)RAM是以MOS管柵極電容是否充有電荷來存儲信息； 由于只

8、用一個管子，所以功耗很低，存儲容量可做得很大。它是由T1管和寄生電容Cs組成的。,21,DRAM芯片2164,存儲容量為64K1 16個引腳： 8根地址線A7A0 1根數(shù)據(jù)輸入線DIN 1根數(shù)據(jù)輸出線DOUT 行地址選通RAS* 列地址選通CAS* 讀寫控制WE*,22,4.3 只讀存儲器,EPROM EPROM 2764,EEPROM EEPROM 2864A,23,4.3.2 EPROM,頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息 一般使用專門的編程器（燒寫器）進行編程 編程后，應(yīng)該貼上不透光封條 出廠未編程前，每個基本存儲單元都是信息1 編程就是將某些單元寫入信息0,24,D

9、,S,SiO2,G,N襯底,24V,浮柵MOS,存儲原理,25,EPROM芯片2764,存儲容量為8K8 28個引腳： 13根地址線A12A0 8根數(shù)據(jù)線D7D0 片選CE* 編程PGM* 讀寫OE* 編程電壓VPP,26,4.3.3 E2PROM,用加電方法，進行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成） 有字節(jié)擦寫、塊擦寫和整片擦寫方法,27,EEPROM芯片2864A,存儲容量為8K8 28個引腳： 13根地址線A12A0 8根數(shù)據(jù)線I/O7I/O0 片選CE* 讀寫OE*、WE*,28,4.4 半導體存儲器與CPU的連接,這是本章的重點內(nèi)容 SRAM、EPROM與CPU的

10、連接 譯碼方法同樣適合I/O端口,29,4.4.1 存儲芯片與CPU的配合,存儲芯片與CPU總線的連接，有兩個很重要的問題： CPU的總線負載能力 CPU能否帶動總線上包括存儲器在內(nèi)的連接器件； 存儲芯片與CPU總線時序的配合 CPU能否與存儲器的存取速度相配合。,30,1. 總線驅(qū)動,CPU的總線驅(qū)動能力有限； 單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加以鎖存和驅(qū)動； 雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動器來加以驅(qū)動。,31,2. 時序配合,分析存儲器的存取速度是否滿足CPU總線時序的要求； 如果不能滿足： 考慮更換芯片； 總線周期中插入等待狀態(tài)TW 。,切記：時序

11、配合是連接中的難點,32,存儲器讀時序圖,/WE為高電平,有效數(shù)據(jù),指定地址,/WE為高電平,有效數(shù)據(jù),指定地址,33,4.4.2 存儲芯片與CPU的連接,存儲芯片的數(shù)據(jù)線 存儲芯片的地址線 存儲芯片的片選端 存儲芯片的讀寫控制線,34,1. 存儲芯片數(shù)據(jù)線的處理,若芯片的數(shù)據(jù)線正好8根： 一次可從芯片中訪問到8位數(shù)據(jù)； 全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連； 若芯片的數(shù)據(jù)線不足8根： 一次不能從一個芯片中訪問到8位數(shù)據(jù)； 利用多個芯片擴充數(shù)據(jù)位； 這個擴充方式簡稱“位擴充”。,35,位擴充,36,2. 存儲芯片地址線的連接,芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連； 尋址時，這部分地址的

12、譯碼是在存儲芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”。,37,3. 存儲芯片片選端的譯碼,存儲系統(tǒng)常需利用多個存儲芯片擴充容量 也就是擴充了存儲器地址范圍； 進行“地址擴充”，需要利用存儲芯片的片選端對多個存儲芯片（組）進行尋址； 這個尋址方法，主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實現(xiàn)； 這種擴充簡稱為“字擴充”。,38,字擴充,39,片選端常有效,40,地址重復,一個存儲單元具有多個存儲地址的現(xiàn)象； 原因：有些高位地址線沒有用、可任意； 使用地址：出現(xiàn)地址重復時，常選取其中既好用、又不沖突的一個“可用地址”； 例如：00000H07FFFH； 選取的原則：高位地址全為0的地址。,高

13、位地址譯碼才更好,41, 譯碼和譯碼器,譯碼：將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程； 譯碼電路可以使用門電路組合邏輯； 譯碼電路更多的是采用集成譯碼器； 常用的2:4譯碼器74LS139； 常用的3:8譯碼器74LS138； 常用的4:16譯碼器74LS154。,42, 全譯碼,所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址 包括低位地址線對芯片內(nèi)各存儲單元的譯碼尋址（片內(nèi)譯碼），高位地址線對存儲芯片的譯碼尋址（片選譯碼） 采用全譯碼，每個存儲單元的地址都是唯一的，不存在地址重復 譯碼電路可能比較復雜、連線也較多,示例,43,全譯碼示例,44, 部分譯碼,只有部分（高位）地址線參與

14、對存儲芯片的譯碼 每個存儲單元將對應(yīng)多個地址（地址重復），需要選取一個可用地址 可簡化譯碼電路的設(shè)計 但系統(tǒng)的部分地址空間將被浪費,示例,45,部分譯碼示例,46, 線選譯碼,只用少數(shù)幾根高位地址線進行芯片的譯碼，且每根負責選中一個芯片（組） 雖構(gòu)成簡單，但地址空間嚴重浪費 必然會出現(xiàn)地址重復 一個存儲地址會對應(yīng)多個存儲單元 多個存儲單元共用的存儲地址不應(yīng)使用,示例,47,線選譯碼示例,切記： A14 A1300的情況不能出現(xiàn) 00000H01FFFH的地址不可使用,48,片選端譯碼小結(jié),存儲芯片的片選控制端可以被看作是一根最高位地址線； 在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系

15、統(tǒng)的IO/M*信號）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）； 對一些存儲芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動機制，起到降低功耗的作用。,49,4. 存儲芯片的讀寫控制,芯片OE*與系統(tǒng)的讀命令線相連： 當芯片被選中、且讀命令有效時，存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線； 芯片WE*與系統(tǒng)的寫命令線相連： 當芯片被選中、且寫命令有效時，允許總線數(shù)據(jù)寫入存儲芯片。,50,將6116SRAM放在8088CPU最低地址（00000H007FFH）,分析：地址變化情況,參加片內(nèi)譯碼,參加片外譯碼,例題1,51,A0A10,CPU,A11 A19,6116,52,將IBM-PC機（8086CPU）的內(nèi)存容量擴展64KB，并將地址安排在60000H開始的地址中。 解： 1）芯片選擇 *選SRAM6264（8K8）； *芯片數(shù)量64K8K=8片。 2）地址分配 確定地址空間為60000H6FFFFH。每兩片6264占一個 連續(xù)空間，可劃分地址空間為4個區(qū)域。 3）系統(tǒng)連接,例題2,53,