計(jì)算機(jī)組成原理第6章_總線_任國林版課件.ppt

1、1,第六章 總 線,2,6.1 總線概述,部件的連接方式：有分散連接和總線連接兩種；,分散連接通信性能好(同時通信)，可擴(kuò)展性差； 總線連接可擴(kuò)展性好，通信性能略差(分時通信),總線：部件或設(shè)備間的用于信息傳輸?shù)囊唤M公共信號線。,3,1、按總線信號線功能分類,一、總線的分類,*控制總線：用于實(shí)現(xiàn)傳輸過程控制，單向總線。 控制信號線 及 狀態(tài)信號線,*數(shù)據(jù)總線：用于表示傳送的數(shù)據(jù)，雙向總線； 數(shù)據(jù)總線寬度同時傳送的二進(jìn)制位數(shù) *地址總線：用于表示目標(biāo)設(shè)備號及內(nèi)部地址，單向總線； 地址總線寬度log2設(shè)備及內(nèi)部地址的最大個數(shù),4,2、按總線功能分類,系統(tǒng)總線的發(fā)展：多總線結(jié)構(gòu) CPU 總 線連接C

2、PU及部分模塊的總線； 局部總線與CPU特性無關(guān)、連接多個模塊的總線,*片內(nèi)總線：用于芯片內(nèi)/模塊內(nèi)元件間的信息傳輸； *系統(tǒng)總線：用于計(jì)算機(jī)內(nèi)各部件間的信息傳輸；,*通信總線：用于主機(jī)與外設(shè)或其他系統(tǒng)間的信息傳輸,5,二、總線的特性,*物理特性：指模塊連接到總線時約定的特性； 如線寬、線間距離、插頭/插座形狀等 總線標(biāo)準(zhǔn)化所需,*功能特性：指約定的信號線數(shù)量及各信號線功能；,*電氣特性：指約定的信號線上信號有效的電平范圍等；,*時間特性：又稱邏輯特性，指約定的傳輸過程中各信號線上信號的有效時長及前后次序(時序)。,6,*總線寬度：指數(shù)據(jù)總線同時傳輸?shù)亩M(jìn)制位數(shù)， 常用bit表示；,三、總線的

3、性能指標(biāo),*總線時鐘頻率：指同步總線的基準(zhǔn)時鐘頻率， 常用MHz、GHz表示；,異步總線無此指標(biāo),*總線帶寬：又稱最大數(shù)據(jù)傳輸率，指單位時間內(nèi)可傳輸數(shù)據(jù)的最大位數(shù)，常用Mbps(或MBps)表示； 總線帶寬總線寬度最大傳輸次數(shù)/秒,例PC總線數(shù)據(jù)寬度為8位、總線時鐘頻率為4MHz，每次總線傳輸需4個時鐘周期；其總線帶寬=8bit(4MHz/4)=8Mbps,*總線負(fù)載能力：指總線上信號邏輯電平保持在正常范圍內(nèi)時所能連接的模塊或設(shè)備數(shù)量，常用個數(shù)表示。,7,7.2 總線傳輸與控制,*總線連接與傳輸過程：分時傳輸設(shè)置總線仲裁機(jī)構(gòu)；,*總線傳輸相關(guān)內(nèi)容：,總線周期包含哪些操作步驟？,總線歸某主設(shè)備使

4、用的確定方法有哪些？,如何表示傳輸各步驟的次序及長度？,如何提高總線的傳輸性能？,8,一、總線操作,總線請求與仲裁階段： 各主設(shè)備分別連接到BR及BG信號線， 總線仲裁機(jī)構(gòu),有操作需求時，發(fā)出總線請求信號；,根據(jù)各BR信號線狀態(tài)，確定下個傳輸周期的總線使用權(quán)歸屬，向該主設(shè)備發(fā)出總線允許信號；,1、總線操作的步驟,9,尋址階段： 擁有總線使用權(quán)的主設(shè)備 各從設(shè)備,發(fā)出目標(biāo)地址和操作命令；,判斷是否被選中，被選中的響應(yīng)總線操作；,數(shù)據(jù)傳送階段：主設(shè)備及目標(biāo)從設(shè)備參與 根據(jù)操作類型，各自發(fā)送或接收數(shù)據(jù)；,結(jié)束階段：主設(shè)備及目標(biāo)從設(shè)備參與 各自將所控制總線信號恢復(fù)為總線空閑狀態(tài),10,*隱藏式總線仲裁

5、：總線仲裁與總線傳輸重疊；,2、總線仲裁的性能優(yōu)化,*隱藏式總線仲裁的實(shí)現(xiàn)需求：,總線仲裁機(jī)構(gòu)需監(jiān)視總線狀態(tài)，以決定何時開始仲裁,11,二、總線仲裁,1、集中式仲裁 -集中的總線仲裁機(jī)構(gòu)實(shí)現(xiàn),(1)鏈?zhǔn)讲樵兎绞?(又稱菊花鏈查詢方式) *信號線連接：仲裁機(jī)構(gòu)共有BR、BG、BS三根信號線；,總線請求線BR 總線允許線BG 總線忙線BS,BR=BRi，BR有效時表示有總線請求,BS=BSi，BS無效時表示總線空閑,BG(i+1)IN=BGiOUT,*實(shí)現(xiàn)思想：總線空閑時或總線周期結(jié)束前， 接收到請求信號BR后，仲裁并發(fā)出允許信號BG；,12,*仲裁原理：輪詢方式，各主設(shè)備自行仲裁,仲裁機(jī)構(gòu)BS0

6、、BR1時，開始仲裁(使BG1)，,BS1時，結(jié)束仲裁(使BG0)；,*特點(diǎn)：靜態(tài)優(yōu)先級仲裁，易產(chǎn)生斷鏈現(xiàn)象,13,(2)計(jì)數(shù)器定時查詢方式 (又稱計(jì)數(shù)器查詢方式) *信號線連接：仲裁機(jī)構(gòu)共有BR、BS、log2n根BG信號線；,*仲裁原理：定時、輪詢方式，各主設(shè)備自行仲裁,仲裁機(jī)構(gòu) BS=0、BR=1時，開始仲裁(使“設(shè)備號”定時、循環(huán)變化)， BS=1時，仲裁結(jié)束(使“設(shè)備號”為異常值)；,主設(shè)備設(shè)備ID=“設(shè)備號”且有請求時獲得總線使用權(quán)， 即BSiBRi&(設(shè)備ID=“設(shè)備號”信號?),*特點(diǎn)：靜態(tài)+循環(huán)優(yōu)先級仲裁，無斷鏈現(xiàn)象,14,(3)獨(dú)立請求方式 *信號線連接：仲裁機(jī)構(gòu)共有2n根

7、BR及BG信號線；,*仲裁原理：算法控制方式，總線仲裁機(jī)構(gòu)統(tǒng)一仲裁,仲裁機(jī)構(gòu) 仲裁時機(jī)：BRi=1、總線空閑/總線周期結(jié)束前， 仲裁算法：兼顧優(yōu)先級、公平性等的算法；,主設(shè)備不參與仲裁，BGi有效時獲得下個周期使用權(quán)；,*特點(diǎn)：動態(tài)優(yōu)先級仲裁，仲裁速度快，可為隱藏式仲裁,無BS線,15,2、分布式仲裁 -各主設(shè)備自身的仲裁器實(shí)現(xiàn),(1)自舉式 *信號線連接：有n根仲裁線(不同線優(yōu)先級不同)及1根BS線， 各主設(shè)備按優(yōu)先級連接BR線及相應(yīng)仲裁線；,*特點(diǎn)：靜態(tài)優(yōu)先級仲裁，仲裁線較多，不易擴(kuò)展,*仲裁原理： BS0、BR出1、BR入0時，獲總線使用權(quán)(使BS1),16,(2)并行競爭式 *信號線連

8、接：有l(wèi)og2n根仲裁線(用值表示優(yōu)先級)及1根BS線， 各主設(shè)備(有惟一的仲裁號)均連接所有仲裁線；,*仲裁原理： BS0時，有請求的主設(shè)備發(fā)送自身仲裁號；,各主設(shè)備從高位開始逐位比較BANbi與BALbi， 若BANbiBALbi時，撤消請求(停止發(fā)送BAN)， 競爭獲勝者(BANBAL)獲得總線使用權(quán)(使BS1),*特點(diǎn)：靜態(tài)優(yōu)先級仲裁，仲裁線較少,17,三、總線定時,*定時方式(傳輸協(xié)議)種類：同步、異步、半同步方式,1、同步定時方式,*同步協(xié)議原理：,*定時信號：公共的“時鐘”信號CLK；,*應(yīng)用特點(diǎn)：適合設(shè)備速度相近、傳輸距離較短的數(shù)據(jù)傳輸,各傳輸步驟在CLK的邊沿開始， 各設(shè)備以

9、CLK為單位完成約定動作；,18,2、異步定時方式,*定時信號：“請求”信號REQ、“應(yīng)答”信號ACK；,*異步協(xié)議原理：下個傳輸步驟在收到對方信號時進(jìn)行， 操作完成時發(fā)出應(yīng)答信號；,協(xié)議步驟請求、響應(yīng)、撤消請求、撤消響應(yīng)4個階段,*應(yīng)用特點(diǎn)：對設(shè)備速度、傳輸距離無要求，傳輸周期較長；,19,*異步協(xié)議的類型：全互鎖、半互鎖、不互鎖方式；,起止式異步串行通信協(xié)議面向字符串行、不互鎖方式,20,3、半同步方式,*定時信號：“時鐘”信號CLK，“就緒”信號Ready ；,*半同步協(xié)議原理： 傳輸過程采用同步方式定時、采用異步方式協(xié)調(diào)速度差異,*半同步方式應(yīng)用優(yōu)化： 優(yōu)化方法主設(shè)備、從設(shè)備均允許采用

10、異步方式； 定時信號“時鐘”CLK、“主就緒”IRDY 、“從就緒”TRDY,21,四、總線傳輸模式,總線為增加功能、提高性能所支持的傳送操作方式。,總線支持多種傳輸模式時，通過命令線表示當(dāng)前的傳輸模式,22,23,五、總線標(biāo)準(zhǔn),1、ISA總線標(biāo)準(zhǔn) -Indusry Standard Architecture 兼容并擴(kuò)展了PC/AT總線標(biāo)準(zhǔn)， 有24根地址線、16根數(shù)據(jù)線，采用分時復(fù)用方式；,支持半同步定時方式，CLK獨(dú)立于CPU、頻率為8.33MHz；,支持常規(guī)讀寫模式、特殊模式。,*特性： 不支持多主設(shè)備系統(tǒng)，標(biāo)準(zhǔn)中無總線仲裁信號線；,24,2、PCI總線標(biāo)準(zhǔn) -Peripheral Co

11、mponent Interconnect 有32根分時復(fù)用的A/D線，可擴(kuò)展為64根A/D線；,*特性：獨(dú)立于CPU，通過“橋”實(shí)現(xiàn)與CPU或其它總線互連；,支持多主設(shè)備系統(tǒng)，通過集中的總線仲裁機(jī)構(gòu)實(shí)現(xiàn)；,支持半同步定時方式，CLK頻率為33MHz等；,支持猝發(fā)傳送、雙地址讀寫模式，特殊模式等；,支持即插即用工作方式,流行的總線標(biāo)準(zhǔn)：交換機(jī)式的點(diǎn)-點(diǎn)互連總線標(biāo)準(zhǔn)， 如USB、PCI-Express、InfiniBand等,25,7.3 總線互連結(jié)構(gòu),一、總線互連結(jié)構(gòu),1、單總線結(jié)構(gòu) *單總線結(jié)構(gòu)：系統(tǒng)中只有一種總線的互連結(jié)構(gòu)；,*系統(tǒng)總線：系統(tǒng)中各部件/模塊間相互連接的總線；,*單總線結(jié)構(gòu)特征

12、： 操作控制簡單，可擴(kuò)展性較強(qiáng)； 傳輸性能較差(min最慢部件傳輸性能),采用系統(tǒng)總線的總線標(biāo)準(zhǔn),26,2、多總線結(jié)構(gòu),*提高傳輸性能的方法：,采用集成電路技術(shù)，芯片內(nèi)模塊傳輸不采用總線標(biāo)準(zhǔn)；,采用多總線結(jié)構(gòu)，不同速度模塊連接到不同總線上； 速度不同,改變I/O方式，使IO設(shè)備數(shù)據(jù)傳輸與CPU數(shù)據(jù)處理并行；,*多總線結(jié)構(gòu)：系統(tǒng)中有兩種(及以上)總線的互連結(jié)構(gòu)， 不同總線間通過總線橋進(jìn)行連接；,27,(1)雙總線結(jié)構(gòu) 增加I/O總線，提高CPU訪問MEM及快速I/O設(shè)備性能；,*總線命名：常稱為MEM總線及IO總線，用總線標(biāo)準(zhǔn)命名；,*總線橋功能： 所連總線的操作中轉(zhuǎn)機(jī)構(gòu)； 所轄總線的操作控制結(jié)

13、構(gòu) (如總線控制器),28,(2)三總線結(jié)構(gòu) 再增加CPU總線，進(jìn)一步提高訪問主存的性能；,*總線命名： 有CPU總線、局部總線及IO總線3種，常用總線標(biāo)準(zhǔn)命名；,29,(3)多總線結(jié)構(gòu)的發(fā)展 融合集成電路技術(shù)與多總線技術(shù)，提高訪問訪存及IO性能；,南北橋結(jié)構(gòu) (PCI總線互連),南北橋結(jié)構(gòu) (高速接口互連),30,二、總線互連的實(shí)現(xiàn),總線互連特征：操作標(biāo)準(zhǔn)化、可擴(kuò)展性強(qiáng)；,*總線互連的實(shí)現(xiàn)：通過接口電路或總線橋?qū)崿F(xiàn)；,*總線接口單元的主要功能：中轉(zhuǎn)對設(shè)備的操作,偵測總線狀態(tài)按總線標(biāo)準(zhǔn)協(xié)議 獲得任何時刻的總線狀態(tài)(空閑/地址/數(shù)據(jù)等)；,總線側(cè)操作控制按總線標(biāo)準(zhǔn)協(xié)議及總線狀態(tài) 決定是否發(fā)起/響應(yīng)總線操作， 完成與總線的操作過程；,31,設(shè)備側(cè)操作控