汽車尾燈控制器的設(shè)計(jì).doc_第1頁(yè)
汽車尾燈控制器的設(shè)計(jì).doc_第2頁(yè)
汽車尾燈控制器的設(shè)計(jì).doc_第3頁(yè)
汽車尾燈控制器的設(shè)計(jì).doc_第4頁(yè)
汽車尾燈控制器的設(shè)計(jì).doc_第5頁(yè)
已閱讀5頁(yè),還剩16頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

長(zhǎng)沙理工大學(xué)計(jì)算機(jī)組成原理課程設(shè)計(jì)報(bào)告汽車尾燈控制器的設(shè)計(jì) 熊 雄學(xué) 院 計(jì)算機(jī)與通信工程 專 業(yè) 計(jì)算機(jī)科學(xué)與技術(shù) 班 級(jí) 085010502 學(xué) 號(hào) 200550080226 學(xué)生姓名 熊 雄 指導(dǎo)教師 肖曉麗 課程成績(jī) 完成日期 2008年1月18日 課程設(shè)計(jì)任務(wù)書(shū)計(jì)算機(jī)與通信工程學(xué)院 計(jì)算機(jī)科學(xué)與技術(shù)專業(yè) 課程名稱計(jì)算機(jī)組成原理課程設(shè)計(jì)時(shí)間20072008學(xué)年第一學(xué)期1920周學(xué)生姓名熊 雄指導(dǎo)老師 肖曉麗題 目汽車尾燈控制器的設(shè)計(jì)主要內(nèi)容:本課程設(shè)計(jì)要求采用eda技術(shù)設(shè)計(jì)簡(jiǎn)易的汽車尾燈控制器。系統(tǒng)設(shè)計(jì)要求采用自頂向下的設(shè)計(jì)方法,頂層設(shè)計(jì)采用原理圖設(shè)計(jì)方式,它由時(shí)鐘分頻模塊、汽車尾燈主控模塊,左邊燈控制模塊和右邊燈控制模塊四部分組成。系統(tǒng)實(shí)現(xiàn)采用硬件描述語(yǔ)言vhdl把系統(tǒng)電路按模塊化方式進(jìn)行設(shè)計(jì),然后進(jìn)行編譯、時(shí)序仿真并分析。要求:(1)通過(guò)對(duì)相應(yīng)文獻(xiàn)的收集、分析以及總結(jié),給出相應(yīng)課題的背景、意義及現(xiàn)狀研究分析。(2)通過(guò)課題設(shè)計(jì),掌握計(jì)算機(jī)組成原理的分析方法和設(shè)計(jì)方法。(3)學(xué)習(xí)按要求編寫(xiě)課程設(shè)計(jì)報(bào)告書(shū),能正確闡述設(shè)計(jì)和實(shí)驗(yàn)結(jié)果。(4)學(xué)生應(yīng)抱著嚴(yán)謹(jǐn)認(rèn)真的態(tài)度積極投入到課程設(shè)計(jì)過(guò)程中,認(rèn)真查閱相應(yīng)文獻(xiàn)以及實(shí)現(xiàn),給出個(gè)人分析、設(shè)計(jì)以及實(shí)現(xiàn)。應(yīng)當(dāng)提交的文件:(1)課程設(shè)計(jì)報(bào)告。(2)課程設(shè)計(jì)附件(主要是源程序)。課程設(shè)計(jì)成績(jī)?cè)u(píng)定學(xué) 院 計(jì)算機(jī)通信工程 專 業(yè) 計(jì)算機(jī)科學(xué)與技術(shù) 班 級(jí) 計(jì)算機(jī)05-02 班 學(xué) 號(hào) 200550080226 學(xué)生姓名 熊 雄 指導(dǎo)教師 肖曉麗 課程成績(jī) 完成日期 2008年1月18日 指導(dǎo)教師對(duì)學(xué)生在課程設(shè)計(jì)中的評(píng)價(jià)評(píng)分項(xiàng)目?jī)?yōu)良中及格不及格課程設(shè)計(jì)中的創(chuàng)造性成果學(xué)生掌握課程內(nèi)容的程度課程設(shè)計(jì)完成情況課程設(shè)計(jì)動(dòng)手能力文字表達(dá)學(xué)習(xí)態(tài)度規(guī)范要求課程設(shè)計(jì)論文的質(zhì)量指導(dǎo)教師對(duì)課程設(shè)計(jì)的評(píng)定意見(jiàn)綜合成績(jī) 指導(dǎo)教師簽字 年 月 日汽車尾燈控制器的設(shè)計(jì) 學(xué)生姓名:熊雄 指導(dǎo)老師:肖曉麗摘 要 本課程設(shè)計(jì)根據(jù)計(jì)算機(jī)中狀態(tài)機(jī)原理,采用eda技術(shù)設(shè)計(jì)了簡(jiǎn)易的汽車尾燈控制器。系統(tǒng)設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法,頂層設(shè)計(jì)采用原理圖設(shè)計(jì)方式,它由時(shí)鐘分頻模塊、汽車尾燈主控模塊,左邊燈控制模塊和右邊燈控制模塊四部分組成。系統(tǒng)實(shí)現(xiàn)采用硬件描述語(yǔ)言vhdl把系統(tǒng)電路按模塊化方式進(jìn)行設(shè)計(jì),然后進(jìn)行編譯、時(shí)序仿真等。本文詳細(xì)地介紹了整個(gè)設(shè)計(jì)流程。關(guān)鍵字 eda;汽車尾燈控制器;時(shí)鐘分頻 目錄1引 言11.1 設(shè)計(jì)的目的11.2 設(shè)計(jì)的基本內(nèi)容12 eda、vhdl簡(jiǎn)介12.1 eda技術(shù)12.1.1 eda技術(shù)的概念12.1.2 eda技術(shù)的特點(diǎn)22.1.3 eda設(shè)計(jì)流程22.2 硬件描述語(yǔ)言(vhdl)22.2.1 vhdl簡(jiǎn)介22.2.2 vhdl語(yǔ)言的特點(diǎn)33汽車尾燈控制器的設(shè)計(jì)過(guò)程33.1系統(tǒng)需求分析33.2汽車尾燈控制器的工作原理33.3各組成模塊原理及程序43.3.1時(shí)鐘分頻模塊53.3.2 汽車尾燈主控模塊53.3.3左邊燈控制模塊63.3.4右邊燈控制模塊64系統(tǒng)仿真74.1分頻模塊仿真及分析74.2汽車尾燈主控模塊仿真及分析84.3左邊燈控制模塊仿真及分析84.4右邊燈控制模塊仿真及分析94.5整個(gè)系統(tǒng)仿真及分析9結(jié)束語(yǔ)11致謝12參考文獻(xiàn)13附錄14 熊雄 汽車尾燈控制器的設(shè)計(jì) 第16頁(yè) 共16頁(yè)161引 言 隨著社會(huì)的發(fā)展,科學(xué)技術(shù)也在不斷的進(jìn)步,狀態(tài)機(jī)的應(yīng)用越來(lái)越廣泛。現(xiàn)代交通越來(lái)越擁擠,安全問(wèn)題日益突出,在這種情況下汽車尾燈控制器的設(shè)計(jì)成為解決交通安全問(wèn)題一種好的途徑。在本課程設(shè)計(jì)根據(jù)狀態(tài)機(jī)原理1實(shí)現(xiàn)了汽車尾燈常用控制。1.1 設(shè)計(jì)的目的本次設(shè)計(jì)的目的就是通過(guò)實(shí)踐深入理解計(jì)算機(jī)組成原理,了解eda技術(shù)2并掌握vhdl硬件描述語(yǔ)言的設(shè)計(jì)方法和思想。以計(jì)算機(jī)組成原理為指導(dǎo),通過(guò)學(xué)習(xí)的vhdl語(yǔ)言結(jié)合電子電路的設(shè)計(jì)知識(shí)理論聯(lián)系實(shí)際,掌握所學(xué)的課程知識(shí)和基本單元電路的綜合設(shè)計(jì)應(yīng)用。通過(guò)對(duì)實(shí)用汽車尾燈控制器3的設(shè)計(jì),鞏固和綜合運(yùn)用所學(xué)知識(shí),提高ic設(shè)計(jì)能力,提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)立工作能力。1.2 設(shè)計(jì)的基本內(nèi)容根據(jù)計(jì)算機(jī)中狀態(tài)機(jī)原理,利用vhdl設(shè)計(jì)汽車尾燈控制器的各個(gè)模塊,并使用eda 工具對(duì)各模塊進(jìn)行仿真驗(yàn)證。汽車尾燈控制器的設(shè)計(jì)分為4個(gè)模塊:時(shí)鐘分頻模塊、汽車尾燈主控模塊,左邊燈控制模塊和右邊燈控制模塊。把各個(gè)模塊整合后就形成了汽車尾燈控制器。通過(guò)輸入系統(tǒng)時(shí)鐘信號(hào)和相關(guān)的汽車控制信號(hào),汽車尾燈將正確顯示當(dāng)前汽車的控制狀態(tài)。2 eda、vhdl簡(jiǎn)介2.1 eda技術(shù)2.1.1 eda技術(shù)的概念eda是電子設(shè)計(jì)自動(dòng)化(electronic design automation)的縮寫(xiě),在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)(cad)、計(jì)算機(jī)輔助制造(cam)、計(jì)算機(jī)輔助測(cè)試(cat)和計(jì)算機(jī)輔助工程(cae)的概念發(fā)展而來(lái)的。eda技術(shù)就是以計(jì)算機(jī)為工具,設(shè)計(jì)者在eda軟件平臺(tái)上,用硬件描述語(yǔ)言hdl完成設(shè)計(jì)文件,然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真,直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。2.1.2eda技術(shù)的特點(diǎn)利用eda技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì),具有以下幾個(gè)特點(diǎn): 用軟件的方式設(shè)計(jì)硬件; 用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開(kāi)發(fā)軟件自動(dòng)完成的; 設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真; 系統(tǒng)可現(xiàn)場(chǎng)編程,在線升級(jí); 整個(gè)系統(tǒng)可集成在一個(gè)芯片上,體積小、功耗低、可靠性高。因此,eda技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。2.1.3 eda設(shè)計(jì)流程典型的eda設(shè)計(jì)流程如下:1、文本/原理圖編輯與修改。首先利用eda工具的文本或圖形編輯器將設(shè)計(jì)者的設(shè)計(jì)意圖用文本或圖形方式表達(dá)出來(lái)。 2、編譯。完成設(shè)計(jì)描述后即可通過(guò)編譯器進(jìn)行排錯(cuò)編譯,變成特定的文本格式,為下一步的綜合做準(zhǔn)備。 3、 綜合。將軟件設(shè)計(jì)與硬件的可實(shí)現(xiàn)性掛鉤,是將軟件轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。4、 行為仿真和功能仿真。利用產(chǎn)生的網(wǎng)表文件進(jìn)行功能仿真,以便了解設(shè)計(jì)描述與設(shè)計(jì)意圖的一致性。5、適配。利用fpga/cpld布局布線適配器將綜合后的網(wǎng)表文件針對(duì)某一具體的目標(biāo)器件進(jìn)行邏輯映射操作,其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。適配報(bào)告指明了芯片內(nèi)資源的分配與利用、引腳鎖定、設(shè)計(jì)的布爾方程描述情況。 6、 功能仿真和時(shí)序仿真。7、 下載。如果以上的所有過(guò)程都沒(méi)有發(fā)現(xiàn)問(wèn)題,就可以將適配器產(chǎn)生的下載文件通過(guò)fpga/cpld下載電纜載入目標(biāo)芯片中。 8、 硬件仿真與測(cè)試。2.2 硬件描述語(yǔ)言(vhdl)2.2.1 vhdl簡(jiǎn)介vhdl(very-high-speed integrated circuit hardware description language)主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu),行為,功能和接口。除了含有許多具有硬件特征的語(yǔ)句外,vhdl的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。vhdl的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì),或稱設(shè)計(jì)實(shí)體(可以是一個(gè)元件,一個(gè)電路模塊或一個(gè)系統(tǒng))分成外部(或稱可是部分,及端口)和內(nèi)部(或稱不可視部分),既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后,一旦其內(nèi)部開(kāi)發(fā)完成后,其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是vhdl系統(tǒng)設(shè)計(jì)的基本點(diǎn)。2.2.2 vhdl語(yǔ)言的特點(diǎn)1.用vhdl代碼而不是用原理圖進(jìn)行設(shè)計(jì),意味著整個(gè)電路板的模型及性能可用計(jì)算機(jī)模擬進(jìn)行驗(yàn)證。2.vhdl元件的設(shè)計(jì)與工藝無(wú)關(guān),與工藝獨(dú)立,方便工藝轉(zhuǎn)換。3.vhdl支持各種設(shè)計(jì)方法,自頂向下、自底向上或者混合的都可以。4.可以進(jìn)行從系統(tǒng)級(jí)到邏輯級(jí)的描述,即混合描述。5.vhdl區(qū)別于其他的hdl,已形成標(biāo)準(zhǔn),其代碼在不同的系統(tǒng)中可交換建模。3汽車尾燈控制器的設(shè)計(jì)過(guò)程3.1系統(tǒng)需求分析 根據(jù)現(xiàn)代交通規(guī)則,汽車尾燈控制器應(yīng)滿足以下基本要求:1. 汽車正常使用是指示燈不亮2. 汽車右轉(zhuǎn)時(shí),右側(cè)的一盞燈亮3. 汽車左轉(zhuǎn)時(shí),左側(cè)的一盞燈亮4. 汽車剎車時(shí),左右兩側(cè)的指示燈同時(shí)亮5. 汽車夜間行駛時(shí),左右兩側(cè)的指示燈同時(shí)一直亮,供照明使用3.2汽車尾燈控制器的工作原理汽車尾燈控制器就是一個(gè)狀態(tài)機(jī)的實(shí)例。當(dāng)汽車正常行駛時(shí)所有指示燈都不亮;當(dāng)汽車向右轉(zhuǎn)彎時(shí),汽車右側(cè)的指示燈rd1亮;當(dāng)汽車向左側(cè)轉(zhuǎn)彎時(shí),汽車左側(cè)的指示燈ld1亮;當(dāng)汽車剎車時(shí),汽車右側(cè)的指示燈rd2和汽車左側(cè)的指示燈ld2同時(shí)亮;當(dāng)汽車在夜間行駛時(shí),汽車右側(cè)的指示燈rd3和汽車左側(cè)的指示燈ld3同時(shí)一直亮。通過(guò)設(shè)置系統(tǒng)的輸入信號(hào):系統(tǒng)時(shí)鐘信號(hào)clk,汽車左轉(zhuǎn)彎控制信號(hào)left,汽車右轉(zhuǎn)彎控制信號(hào)right,剎車信號(hào)brake,夜間行駛信號(hào)night和系統(tǒng)的輸出信號(hào):汽車左側(cè)3盞指示燈ld1、ld2、ld3和汽車右側(cè)3盞指示燈rd1、rd2、rd3實(shí)現(xiàn)以上功能。系統(tǒng)的整體組裝設(shè)計(jì)原理如圖3.1所示。圖3.1 系統(tǒng)的整體組裝設(shè)計(jì)原理3.3各組成模塊原理及程序 汽車尾燈控制器有4個(gè)模塊組成,分別為:時(shí)鐘分頻模塊、汽車尾燈主控模塊,左邊燈控制模塊和右邊燈控制模塊,以下介紹各模塊的詳細(xì)設(shè)計(jì)。3.3.1時(shí)鐘分頻模塊整個(gè)時(shí)鐘分頻模塊的工作框圖如圖3.2所示。clk cpsz圖3.2時(shí)鐘分頻模塊工作框圖時(shí)鐘分頻模塊由vhdl程序來(lái)實(shí)現(xiàn),下面是其中的一段vhdl代碼:architecture art of sz issignal count:std_logic_vector(7 downto 0);beginprocess(clk) begin if clkevent and clk = 1then count = count + 1; end if; end process; cp= count(3);end art;3.3.2 汽車尾燈主控模塊汽車尾燈主控模塊工作框圖如圖3.3所示。left lpright rpbrake lrnight brake_led night_ledctrl. 圖3.3 主控模塊工作框圖汽車尾燈主控模塊由vhdl程序來(lái)實(shí)現(xiàn),下面是其中的一段vhdl代碼:architecture art of ctrl isbegin night_led=night; brake_ledlp=0;rp=0;lrlp=0;rp=1;lrlp=1;rp=0;lrlp=0;rp=0;lr=1; end case; end process;end art;3.3.3左邊燈控制模塊 左邊燈控制模塊的工作框圖如圖3.4所示。clk lp ledllr ledbbrrake lednnight lc圖3.4左邊燈控制模塊的工作框圖左邊燈控制模塊由vhdl程序來(lái)實(shí)現(xiàn),下面是其中的一段vhdl代碼:architecture art of lc isbegin ledb=brake; ledn=night;process(clk,lp,lr)begin if clkevent and clk = 1 then if(lr =0)then if(lp = 0)then ledl=0; else ledl=1; end if; else ledl =0; end if; end if;end process;end art;3.3.4右邊燈控制模塊右邊燈控制模塊的工作框圖如圖3.5所示。clk rp ledrlr ledbbrrake lednnight rc圖3.5 右邊燈控制模塊的工作框圖右邊燈控制模塊由vhdl程序來(lái)實(shí)現(xiàn),下面是其中的一段vhdl代碼:architecture art of rc isbegin ledb=brake; ledn=night; process(clk,rp,lr) begin if clkevent and clk = 1 then if(lr = 0)then if(rp = 0)then ledr =0; else ledr = 1; end if; else ledr =0; end if; end if; end process;end art;4系統(tǒng)仿真4.1分頻模塊仿真及分析分頻模塊由vhdl程序?qū)崿F(xiàn)后,其仿真圖如圖4.1所示。圖4.1 分頻模塊仿真圖對(duì)其仿真圖進(jìn)行仿真分析:如圖所示,首先生成一個(gè)600ns的時(shí)鐘脈沖,通過(guò)時(shí)鐘分頻把600ns的脈沖分成一個(gè)40ns的脈沖,實(shí)現(xiàn)了信號(hào)同步。4.2汽車尾燈主控模塊仿真及分析汽車尾燈主控模塊由vhdl程序?qū)崿F(xiàn)后,其仿真圖如圖4.2所示。 圖4.2主控模塊時(shí)序仿真圖對(duì)時(shí)序仿真圖進(jìn)行分析:right,left,night,brake 為輸入信號(hào),right為1表示右轉(zhuǎn),left為1表示左轉(zhuǎn),night為1表示夜間行路,brake為1表示剎車。rp,lp,night_led,brake_led為輸出信號(hào)。如圖所示:當(dāng)right為1時(shí),產(chǎn)生一個(gè)rp為1的信號(hào)脈沖輸出,當(dāng)left為1時(shí),產(chǎn)生一個(gè)lp為1的信號(hào)脈沖輸出,當(dāng)night為1時(shí),產(chǎn)生一個(gè)night_led為1的信號(hào)脈沖輸出。當(dāng)brake為1時(shí),產(chǎn)生一個(gè)brake_led為1的信號(hào)脈沖輸出。4.3左邊燈控制模塊仿真及分析左邊燈控制模塊由vhdl程序?qū)崿F(xiàn)后,其仿真圖如圖4.3所示。圖4.3左邊燈控制模塊時(shí)序仿真圖對(duì)時(shí)序仿真圖進(jìn)行分析:lp,lr,night,brake 為輸入信號(hào),lp為1表示左轉(zhuǎn),lr為1表示右轉(zhuǎn),night為1表示夜間行路,brake為1表示剎車。ledl,ledb,ledn為輸出信號(hào),表示汽車左側(cè)的三盞燈。如圖所示:當(dāng)lp為1時(shí),ledl輸出為1表示左側(cè)燈亮,當(dāng)brake為1時(shí),ledb輸出為1表示左側(cè)燈亮,當(dāng)night為1時(shí),ledn輸出為1表示左側(cè)燈亮。當(dāng)lr為1時(shí),左側(cè)三盞燈輸出均為0。即沒(méi)有燈亮。4.4右邊燈控制模塊仿真及分析右邊燈控制模塊由vhdl程序?qū)崿F(xiàn)后,其仿真圖如圖4.4所示。圖4.4右邊燈控制模塊時(shí)序仿真圖對(duì)時(shí)序仿真圖進(jìn)行分析:rp,lr,night,brake 為輸入信號(hào),lr為1表示左轉(zhuǎn),rp為1表示右轉(zhuǎn),night為1表示夜間行路,brake為1表示剎車。ledr,ledb,ledn為輸出信號(hào),表示汽車右側(cè)的三盞燈。如圖所示:當(dāng)rp為1時(shí),ledr輸出為1表示右側(cè)燈亮,當(dāng)brake為1時(shí),ledb輸出為1表示右側(cè)燈亮,當(dāng)night為1時(shí),ledn輸出為1表示右側(cè)燈亮。當(dāng)lr為1時(shí),右側(cè)三盞燈輸出均為0。即沒(méi)有燈亮。 4.5整個(gè)系統(tǒng)仿真及分析按圖3.1組裝系統(tǒng)后的仿真圖如圖4.5所示。圖4.5 整個(gè)系統(tǒng)仿真圖對(duì)時(shí)序仿真圖進(jìn)行分析:right,left,night,brake 為輸入信號(hào),right為1表示右轉(zhuǎn),left為1表示左轉(zhuǎn),night為1表示夜間行路,brake為1表示剎車。rd1,rd2,rd3為輸出信號(hào),表示汽車右側(cè)的三盞燈。ld1,ld2,ld3為輸出信號(hào),表示汽車左側(cè)的三盞燈。如圖所示:當(dāng)right為1時(shí),rd1輸出為1表示右側(cè)燈亮,當(dāng)left為1時(shí),ld1為輸出為1表示左側(cè)燈亮,當(dāng)night為1時(shí),ld2,rd2輸出均為1,表示左,右兩側(cè)各有一盞燈亮。當(dāng)brake為1時(shí),ld3,rd3輸出均為1,表示左,右兩側(cè)各有一盞燈亮。結(jié)束語(yǔ)通過(guò)兩星期的緊張工作,最后完成了我的設(shè)計(jì)任務(wù)汽車尾燈控制器的設(shè)計(jì)。通過(guò)本次課程設(shè)計(jì)的學(xué)習(xí),我深深的體會(huì)到設(shè)計(jì)課的重要性和目的性。本次設(shè)計(jì)課不僅僅培養(yǎng)了我們實(shí)際操作能力,也培養(yǎng)了我們靈活運(yùn)用課本知識(shí),理論聯(lián)系實(shí)際,獨(dú)立自主的進(jìn)行設(shè)計(jì)的能力。它不僅僅是一個(gè)學(xué)習(xí)新知識(shí)新方法的好機(jī)會(huì),同時(shí)也是對(duì)我所學(xué)知識(shí)的一次綜合的檢驗(yàn)和復(fù)習(xí),使我明白了自己的缺陷所在,從而查漏補(bǔ)缺。希望學(xué)校以后多安排一些類似的實(shí)踐環(huán)節(jié),讓同學(xué)們學(xué)以致用。在設(shè)計(jì)中要求我要有耐心和毅力,還要細(xì)心,稍有不慎,一個(gè)小小的錯(cuò)誤就會(huì)導(dǎo)致結(jié)果的不正確,而對(duì)錯(cuò)誤的檢查要求我要有足夠的耐心,通過(guò)這次設(shè)計(jì)和設(shè)計(jì)中遇到的問(wèn)題,也積累了一定的經(jīng)驗(yàn),對(duì)以后從事集成電路設(shè)計(jì)工作會(huì)有一定的幫助。在應(yīng)用vhdl的過(guò)程中讓我真正領(lǐng)會(huì)到了其并行運(yùn)行與其他軟件順序執(zhí)行的差別及其在電路設(shè)計(jì)上的優(yōu)越性。用vhdl硬件描述語(yǔ)言的形式來(lái)進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)方便靈活,利用eda軟件進(jìn)行編譯優(yōu)化仿真極大地減少了電路設(shè)計(jì)時(shí)間和可能發(fā)生的錯(cuò)誤,降低了開(kāi)發(fā)成本,這種設(shè)計(jì)方法必將在未來(lái)的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來(lái)越重要的作用。致謝本課程設(shè)計(jì)是在肖曉麗老師精心指導(dǎo)和大力支持下完成的。本課題在選題及設(shè)計(jì)過(guò)程中得到肖老師的悉心指導(dǎo)。她多次為我指點(diǎn)迷津,幫助我開(kāi)拓設(shè)計(jì)思路,精心點(diǎn)撥、熱忱鼓勵(lì)。她淵博的知識(shí)、開(kāi)闊的視野和敏銳的思維給了我深深的啟迪。通過(guò)這次課程設(shè)計(jì)我從肖老師那學(xué)到不少有用的知識(shí),也積累了一定的項(xiàng)目開(kāi)發(fā)經(jīng)驗(yàn)。本課程設(shè)計(jì)通過(guò)兩周的設(shè)計(jì)與開(kāi)發(fā)已基本完成,實(shí)現(xiàn)了汽車尾燈控制器的基本功能。但是由于課程設(shè)計(jì)時(shí)間較短以及水平有限,所以該控制器還有許多不盡如人意的地方。參考文獻(xiàn)1 王愛(ài)英.計(jì)算機(jī)組成與結(jié)構(gòu).北京:清華大學(xué)出版社,2001.22黃仁欣.eda技術(shù)實(shí)用教程.北京:清華大學(xué)出版社,20063 曹昕燕,周鳳臣,聶春燕.eda技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì).北京:清華大學(xué)出版社,2006.54 楊亦華,延明.數(shù)字電路eda入門(mén).北京:北京郵電大學(xué)出版社,2003附錄1主控模塊library ieee;use ieee.std_logic_1164.all;entity ctrl is port (left,right,brake,night: in std_logic; lp,rp,lr,brake_led,night_led:out std_logic);end;architecture art of ctrl isbegin night_led=night; brake_ledlp=0;rp=0;lrlp=0;rp=1;lrlp=1;rp=0;lrlp=0;rp=0;lr=1; end case; end process;end art;2時(shí)鐘分頻模塊library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sz is port(clk:in std_logic; cp:out std_logic);end;architecture art of sz issignal count:std_log

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論