數(shù)字電路復(fù)習(xí)題3.doc

數(shù)字電路復(fù)習(xí)題3.一 填空題 （每空1分，共15分） 1 1910= 11010 Gray （假設(shè)字長(zhǎng)為5bit） 2 若X=+1010，則X原=（ 00001010 ），-X補(bǔ)=（ 11110110 ），（假設(shè)字長(zhǎng)為8bit） 3 26.12510= 1A.2 16= 00100110.000100100101 8421BCD4 65進(jìn)制的同步計(jì)數(shù)器至少有( 7 )個(gè)計(jì)數(shù)輸出端。5 用移位寄存器產(chǎn)生11101000序列，至少需要( 3 )個(gè)觸發(fā)器。6 要使JK觸發(fā)器按工作，則JK觸發(fā)器的激勵(lì)方程應(yīng)寫(xiě)為(1,1 )；如果用D觸發(fā)器實(shí)現(xiàn)這一轉(zhuǎn)換關(guān)系，則D觸發(fā)器的激勵(lì)方程應(yīng)寫(xiě)為( Q )。7 在最簡(jiǎn)狀態(tài)分配中，若狀態(tài)數(shù)為n，則所需的最小狀態(tài)變量數(shù)應(yīng)為（log2n ）。8 有n個(gè)邏輯變量A，B，C.W，若這n個(gè)變量中含1的個(gè)數(shù)為奇數(shù)個(gè)，則這n個(gè)變量相異或的結(jié)果應(yīng)為（ 1 ）。 9 一個(gè)256x4bit的ROM最多能實(shí)現(xiàn)（ 4 ）個(gè)（ 8 ）輸入的組合邏輯函數(shù)。10 一個(gè)EPROM有18條地址輸入線，其內(nèi)部存儲(chǔ)單元有（ 218 ）個(gè)。11 所示CMOS電路如圖Fig.1，其實(shí)現(xiàn)的邏輯函數(shù)為F=（ A NAND B (AB) ） （正邏輯）。FABT2T1T4T3+ED二 判斷題 （每問(wèn)2分，共10分） 1 （ T ）計(jì)數(shù)模為2n的扭環(huán)計(jì)數(shù)器所需的觸發(fā)器為n個(gè)。 2 （ F ）若邏輯方程AB=AC成立，則B=C成立。 3 （ F ）一個(gè)邏輯函數(shù)的全部最小項(xiàng)之積恒等于1。 4 （ T ）CMOS與非門(mén)的未用輸入端應(yīng)連在高電平上。 5 （ F ）Mealy型時(shí)序電路的輸出只與當(dāng)前的外部輸入有關(guān)。 Fig.1三 （16分）1 化簡(jiǎn)下列函數(shù)（共6分，每題3分）1） 2） 解： (a) (b) 2 分析下圖所示的同步時(shí)序電路（10分）1） 寫(xiě)出觸發(fā)器的輸入激勵(lì)表達(dá)式，輸出表達(dá)式和狀態(tài)轉(zhuǎn)換表（或狀態(tài)轉(zhuǎn)換圖）；2） 說(shuō)明該電路實(shí)現(xiàn)什么功能？000010001100010110011001100110101000110010111101解： (a) (b)X=0時(shí)，電路為四進(jìn)制加法計(jì)數(shù)器；X=1時(shí)，電路為四進(jìn)制減法計(jì)數(shù)器。四 分析下圖所示的組合邏輯電路（12分）1 畫(huà)出輸出F對(duì)輸入Z的定時(shí)關(guān)系圖（假定輸入X和Y都保持高電平，且每個(gè)門(mén)電路都有一個(gè)單位時(shí)間的延遲）；2 判定該電路是否存在有靜態(tài)冒險(xiǎn)問(wèn)題，如果存在靜態(tài)冒險(xiǎn)，請(qǐng)消除它。ZF 解：(a) 上圖紅線(b) 存在冒險(xiǎn)XZY F五 設(shè)計(jì)并實(shí)現(xiàn)一位全減器（12分） 電路實(shí)現(xiàn)D=A-B-C的功能，其中C是來(lái)自低位的借位信號(hào)，D是本位求得的差信號(hào)；電路還要產(chǎn)生向高位借位信號(hào)P。1 采用門(mén)電路實(shí)現(xiàn)該減法器電路（寫(xiě)出邏輯函數(shù)表達(dá)式，不做圖）；2 采用74x138譯碼器和少量的邏輯門(mén)實(shí)現(xiàn)