CPU的結(jié)構(gòu)和功能.ppt

CPU的功能和組成指令周期時(shí)序產(chǎn)生器和控制方式,主要內(nèi)容,什么是CPU？所謂中央處理器是控制計(jì)算機(jī)來自動完成取出指令和執(zhí)行指令任務(wù)的部件。它是計(jì)算機(jī)的核心部件，通常簡稱為CPU。,CPU的功能和組成,CPU的功能指令控制：就是保證機(jī)器按規(guī)定的順序執(zhí)行程序操作控制：CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，并把各種操作信號送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動作。時(shí)間控制：對各種操作實(shí)施時(shí)間上的控制，稱為時(shí)間控制。數(shù)據(jù)加工：所謂數(shù)據(jù)加工，就是對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理。完成數(shù)據(jù)的加工處理，這是CPU的根本的任務(wù)。,CPU的功能和組成,（2）,CPU的基本組成中央處理器由兩個(gè)主要部分控制器和運(yùn)算器組成。,CPU的功能和組成,控制器由程序計(jì)數(shù)器、指令寄存器、指令譯碼器、時(shí)序產(chǎn)生器和操作控制器組成，它是發(fā)布命令的“決策機(jī)構(gòu)”，即完成協(xié)調(diào)和指揮整個(gè)計(jì)算機(jī)系統(tǒng)的操作?？刂破鞯闹饕δ苡校簭膬?nèi)存中取出一條指令，并指出下一條指令在內(nèi)存中的位置。對指令進(jìn)行譯碼或測試，并產(chǎn)生相應(yīng)的控制信號。指揮并控制CPU，內(nèi)存和I/O之間的數(shù)據(jù)流動的方向。,CPU的功能和組成,運(yùn)算器由算術(shù)邏輯單位（ALU）、累加寄存器、數(shù)據(jù)緩沖寄存器和狀態(tài)條件寄存器組成，它是數(shù)據(jù)加工處理部件。相對控制器而言，運(yùn)算器接受控制器的命令而進(jìn)行動作，即運(yùn)算器所進(jìn)行的全部操作都是由控制器發(fā)出的控制信號來指揮的，所以它是執(zhí)行部件。運(yùn)算器的主要功能：執(zhí)行所有的算術(shù)運(yùn)算。執(zhí)行所有的邏輯運(yùn)算。,CPU的功能和組成,CPU結(jié)構(gòu)框圖,PCIR,ALU寄存器,中斷系統(tǒng),1.CPU與系統(tǒng)總線,CU時(shí)序電路,寄存器組,1通用寄存器（Ri）2暫存器（R）3指令寄存器（IR）4程序計(jì)數(shù)器（PC）5程序狀態(tài)字寄存器（PSW）6地址寄存器（MAR）7數(shù)據(jù)寄存器（MDR）PSW:1特征位：進(jìn)位C、溢出V、零位Z、負(fù)位N、奇偶P2編程設(shè)定位：（程序調(diào)試、中斷相應(yīng)、工作方式）程序跟蹤位T、容許中斷位I、工作方式字段。,I,T,P,N,Z,V,C,1.用戶可見寄存器,(1)通用寄存器,三、CPU的寄存器=用戶可見寄存器,存放操作數(shù),可作某種尋址方式所需的專用寄存器,(2)暫存器,存放操作數(shù),(3)地址寄存器,存放地址，其位數(shù)應(yīng)滿足最大的地址范圍,用于特殊的尋址方式段基值棧指針,(4)PSW為部分可見寄存器,存放條件碼，可作程序分支的依據(jù),如正、負(fù)、零、溢出、進(jìn)位等,2.控制和狀態(tài)寄存器,(1)控制寄存器,PC,控制CPU操作,(2)狀態(tài)寄存器,其中MAR、MDR、IR用戶不可見,存放條件碼=用戶可見,PSW寄存器,存放程序狀態(tài)字,PC用戶可見,MAR,M,MDR,IR,CPU的功能和組成,CPU的主要寄存器,CPU的功能和組成,累加寄存器AC累加寄存器AC通常簡稱為累加器，它的功能是：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。累加寄存器是暫時(shí)存放ALU運(yùn)算的結(jié)果信息。顯然，運(yùn)算器中至少要有一個(gè)累加寄存器。,狀態(tài)條件寄存器PSW狀態(tài)條件寄存器保存由算術(shù)指令和邏輯指令運(yùn)行或測試的結(jié)果建立的各種條件碼內(nèi)容，同時(shí)狀態(tài)條件寄存器還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。因此，狀態(tài)條件寄存器是一個(gè)由各種狀態(tài)條件標(biāo)志拼湊而成的寄存器。,CPU的功能和組成,程序計(jì)數(shù)器PC程序計(jì)數(shù)器中存放的是下一條指令在內(nèi)存中的地址。,指令寄存器IR指令寄存器用來保存當(dāng)前正在執(zhí)行的一條指令。,CPU的功能和組成,地址寄存器MAR地址寄存器用來保存當(dāng)前CPU所訪問的內(nèi)存單元的地址。由于在內(nèi)存和CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內(nèi)存的讀/寫操作完成為止。,緩沖寄存器MDR緩沖寄存器用來暫時(shí)存放由內(nèi)存儲器讀出的一條指令或一個(gè)數(shù)據(jù)字；反之，當(dāng)向內(nèi)存存入一條指令或一個(gè)數(shù)據(jù)字時(shí)，也暫時(shí)將它們存放在緩沖寄存器中。,操作控制器和時(shí)序產(chǎn)生器數(shù)據(jù)通路：通常把許多寄存器之間傳送信息的通路，稱為“數(shù)據(jù)通路”。操作控制器：根據(jù)指令操作碼和時(shí)序信號，產(chǎn)生各種操作信號，以便正確建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的操作。時(shí)序產(chǎn)生器：因?yàn)橛?jì)算機(jī)高速地進(jìn)行工作，每一個(gè)動作的時(shí)間是非常嚴(yán)格的，不能有任何差錯(cuò)。時(shí)序產(chǎn)生器的作用，就是對各種操作實(shí)施時(shí)間上的控制。,CPU的功能和組成,程序的執(zhí)行過程：,指令周期,馮.諾依曼結(jié)構(gòu)的計(jì)算機(jī)執(zhí)行程序的順序：1.正確從程序首地址開始.2.正確分步執(zhí)行每一條指令，并形成下條待執(zhí)行指令的地址.3.正確并自動地連續(xù)執(zhí)行指令，直到程序的最后一條指令.,讀取指令指令地址送入主存地址寄存器讀主存，讀出內(nèi)容送入指定的寄存器分析指令按指令規(guī)定內(nèi)容執(zhí)行指令不同指令的操作步驟數(shù)和具體操作內(nèi)容差異很大檢查有無中斷請求若無，則轉(zhuǎn)入下一條指令的執(zhí)行過程,指令周期,形成下一條指令地址,指令的執(zhí)行過程,指令執(zhí)行過程,取指令分析指令（對指令譯碼）執(zhí)行指令,分析指令,指令周期的基本概念,指令周期,指令周期：CPU每取出并執(zhí)行一條指令，都要完成一系列的操作，這一系列操作所需用的時(shí)間通常叫做一個(gè)指令周期。,機(jī)器周期：指令周期常常用若干個(gè)CPU周期數(shù)來表示，CPU周期也稱為機(jī)器周期。,時(shí)鐘周期：由于CPU內(nèi)部的操作速度較快，而CPU訪問一次內(nèi)存所花的時(shí)間較長，因此通常用內(nèi)存中讀取一個(gè)指令字的最短時(shí)間來規(guī)定CPU周期。而一個(gè)CPU周期時(shí)間又包含有若干個(gè)時(shí)鐘周期（通常稱為節(jié)拍脈沖或T周期，它是處理操作的最基本單位）。這些時(shí)鐘周期的總和則規(guī)定了一個(gè)CPU周期的時(shí)間寬度。,指令周期,指令周期,T周期,（取指令）,（執(zhí)行指令）,相互關(guān)系：1個(gè)指令周期=若干個(gè)CPU周期1個(gè)CPU周期=若干T周期,指令周期,指令周期,取指周期,指令周期,間址周期,指令周期,執(zhí)行周期許多類型主要是涉及到處理器內(nèi)部的寄存器可能的操作有數(shù)據(jù)傳輸ALU控制指令的處理,指令周期,中斷周期,指令周期,下面以一個(gè)簡單的程序來具體認(rèn)識每一條指令的指令周期和執(zhí)行過程。,指令周期,CLA指令的指令周期,指令周期,一個(gè)CPU周期,一個(gè)CPU周期,取指令階段,執(zhí)行指令階段,開始,取指令PC+1,對指令譯碼,執(zhí)行指令,取下條指令PC+1,指令周期,算術(shù)邏輯單元,狀態(tài)條件寄存器,程序記數(shù)器PC,地址寄存器AR,地址總線ABUS,數(shù)據(jù)總線DBUS,累加器AC,緩沖寄存器DR,CPU,ALU,指令寄存器IR,指令譯碼器,操作控制器時(shí)序產(chǎn)生器,時(shí)鐘,狀態(tài)反饋,取指控制,執(zhí)行控制,c,c,c,c,+1,000020,20,21,22,23,24,30,31,40,CLA,ADD30,STA40,NOP,JMP21,000006,000020,CLA,CLA,000021,指令周期,算術(shù)邏輯單元,狀態(tài)條件寄存器,程序記數(shù)器PC,地址寄存器AR,地址總線ABUS,數(shù)據(jù)總線DBUS,累加器AC,緩沖寄存器DR,CPU,ALU,指令寄存器IR,指令譯碼器,操作控制器時(shí)序產(chǎn)生器,時(shí)鐘,狀態(tài)反饋,取指控制,執(zhí)行控制,c,c,c,c,+1,20,21,22,23,24,30,31,40,CLA,ADD30,STA40,NOP,JMP21,000006,000020,CLA,CLA,000021,ADD指令的指令周期,指令周期,ADD指令的指令周期由三個(gè)CPU周期組成。第一個(gè)CPU周期為取指令階段。第二個(gè)CPU周期中將操作數(shù)的地址送往地址寄存器并完成地址譯碼。在第三個(gè)CPU周期中從內(nèi)存取出操作數(shù)并執(zhí)行相加的操作。,指令周期,一個(gè)CPU周期,一個(gè)CPU周期,取指令階段,執(zhí)行指令階段,開始,取指令PC+1,對指令譯碼,送操作數(shù)地址,取下條指令PC+1,取出操作數(shù),執(zhí)行加操作,一個(gè)CPU周期,指令周期,算術(shù)邏輯單元,狀態(tài)條件寄存器,程序記數(shù)器PC,地址寄存器AR,地址總線ABUS,數(shù)據(jù)總線DBUS,累加器AC,緩沖寄存器DR,CPU,ALU,指令寄存器IR,指令譯碼器,操作控制器時(shí)序產(chǎn)生器,時(shí)鐘,狀態(tài)反饋,取指控制,執(zhí)行控制,c,c,c,c,+1,20,21,22,23,24,30,31,40,CLA,ADD30,STA40,NOP,JMP21,000006,000021,ADD,ADD30,000021,000022,000030,000006,0+6=6,000006,STA指令的指令周期,指令周期,STA指令的指令周期由四個(gè)CPU周期組成。其中第一個(gè)CPU周期仍然是取指令階段，其過程和CLA指令、ADD指令完全一樣，不同的是此階段中程序計(jì)數(shù)器加1后變?yōu)?23，因而為取第四條指令做好了準(zhǔn)備。我們假定，第一個(gè)CPU周期后結(jié)束，“STA40”指令已放入指令寄存器并完成譯碼測試。,指令周期,算術(shù)邏輯單元,狀態(tài)條件寄存器,程序記數(shù)器PC,地址寄存器AR,地址總線ABUS,數(shù)據(jù)總線DBUS,累加器AC,緩沖寄存器DR,CPU,ALU,指令寄存器IR,指令譯碼器,操作控制器時(shí)序產(chǎn)生器,時(shí)鐘,狀態(tài)反饋,取指控制,執(zhí)行控制,c,c,c,c,+1,20,21,22,23,24,30,40,CLA,ADD30,STA40,NOP,JMP21,000006,000022,STA,STA40,000022,000023,000040,000006,000006,000006,NOP指令和JMP指令的指令周期,指令周期,NOP指令是一條空指令，包含兩個(gè)CPU周期，第一個(gè)周期取指令，第二個(gè)周期執(zhí)行指令，因是空指令，所以操作控制器不發(fā)出任何控制信號。JMP指令由兩個(gè)CPU周期組成，第一個(gè)周期是取指令周期，同其他指令。第二個(gè)周期為執(zhí)行階段，CPU把指令寄存器中的地址碼部分21送到程序計(jì)數(shù)器，從而用新內(nèi)容21代替PC原先的內(nèi)容25，這樣，下一條指令將不從25單元中讀出，而從21電源開始讀出并執(zhí)行，從而改變了程序原先的執(zhí)行順序。,指令周期,算術(shù)邏輯單元,狀態(tài)條件寄存器,程序記數(shù)器PC,地址寄存器AR,地址總線ABUS,數(shù)據(jù)總線DBUS,累加器AC,緩沖寄存器DR,ALU,指令寄存器IR,指令譯碼器,操作控制器時(shí)序產(chǎn)生器,時(shí)鐘,狀態(tài)反饋,取指控制,執(zhí)行控制,c,c,c,c,+1,20,21,22,23,24,30,40,CLA,ADD30,STA40,NOP,JMP21,000006,000024,JMP21,JMP21,000024,000021,000006,000006,000025,000021,用方框圖語言表示指令周期在進(jìn)行計(jì)算機(jī)設(shè)計(jì)時(shí)，可以采用方框圖語言來表示一條指令的指令周期。一個(gè)方框代表一個(gè)CPU周期，方框中的內(nèi)容表示數(shù)據(jù)通路的操作或某種控制。一個(gè)菱形符號代表某種判別或測試，不過時(shí)間它依附于它前面一個(gè)方框的CPU周期，而不單獨(dú)占用一個(gè)CPU周期。符號“”代表一個(gè)公操作。,指令周期,指令周期,PCARABUSDBUSDRIRPC+1,譯碼或測試,0AC,IRAR,IRAR,IRPCPCAR,ARABUSDBUSDRRDALUALUAC,ARABUSACDRDRDBUS,CLA,ADD,STA,JMP,NOP,小結(jié)：各類信息的傳送路徑指令：M-DR-DBUS-IR地址：PC-ABUS-AR-（取決于尋址方式）數(shù)據(jù)：寄存器-寄存器總線直接傳送寄存器-存儲器Ri-DBUS-DR-M存儲器-寄存器M-DR-BUS-Ri,指令周期,例：如圖所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路，控制信號G控制的是一個(gè)門電路。“ADDR2，R0”指令完成（R0）+（R2）R0功能操作。假設(shè)該指令的地址已放入PC中?！癝UBR1，R3”指令完成（R3）-（R1）R3的功能操作。,指令周期,指令周期,AR,M,A,B,ALU,IRi,IRo,PCi,PCi,ARi,DRi,DRo,R0i,R0o,R3i,R3o,Xi,Yi,A總線,B總線,G,+-,R/W,指令周期,PCAR,MDR,DRIR,R2Y,R0X,R0+R2R0,PCAR,MDR,DRIR,R3Y,R1X,R3-R1R3,PC0，G，ARi,DR0，G，IRi,R2o，G，Yi,R00，G，Xi,+，G，R0I,R/W=R,R3o，G，Yi,R1o，G，Xi,-，G，R3i,時(shí)序信號的作用和體制計(jì)算機(jī)的協(xié)調(diào)動作需要時(shí)間標(biāo)志，而時(shí)間標(biāo)志則是用時(shí)序信號來體現(xiàn)的。操作控制器發(fā)出的各種控制信號都是時(shí)間因素（時(shí)序信號）和空間因素（部件位置）的函數(shù)。組成計(jì)算機(jī)硬件的器件特性決定了時(shí)序信號最基本的體制是電位-脈沖制。,時(shí)序產(chǎn)生器和控制方式,常用的操作控制器有兩種：硬布線控制器微程序控制器,時(shí)序產(chǎn)生器和控制方式,硬布線控制器中時(shí)序信號采用主狀態(tài)周期節(jié)拍電位節(jié)拍脈沖三級體制微程序控制中時(shí)序信號采用節(jié)拍電位節(jié)拍脈沖二級體制。,時(shí)序產(chǎn)生器和控制方式,主狀態(tài)周期（指令周期）：包含若干個(gè)節(jié)拍周期，可以用一個(gè)觸發(fā)器的狀態(tài)持續(xù)時(shí)間來表示。節(jié)拍電位（機(jī)器周期）：包含若干個(gè)節(jié)拍脈沖，表示較大的時(shí)間單位。節(jié)拍脈沖（時(shí)鐘周期）：表示較小的時(shí)間單位。,時(shí)序產(chǎn)生器和控制方式,時(shí)序信號產(chǎn)生器的組成時(shí)鐘源環(huán)形脈沖發(fā)生器節(jié)拍脈沖和讀/寫時(shí)序的譯碼啟?？刂七壿?時(shí)序產(chǎn)生器和控制方式,時(shí)序產(chǎn)生器和控制方式,啟?？刂七壿?節(jié)拍脈沖和對時(shí)序譯碼邏輯,環(huán)形脈沖發(fā)生器,IORQMREQRDWET1T2T3T4,IORQMREQRDWET1T2T3T4,MERQ,IORQ,RD,WR,時(shí)鐘脈沖源,時(shí)鐘脈沖源,環(huán)形脈沖發(fā)生器,節(jié)拍脈沖和對時(shí)序譯碼邏輯,啟停