計(jì)算機(jī)組成原理模擬試題ABC卷

1、.計(jì)算機(jī)組成原理課程模擬試題A卷1、 單項(xiàng)選擇題1. 計(jì)算機(jī)操作的最小單位時(shí)間是_A_。 A時(shí)鐘周期； B指令周期； CCPU 周期； D中斷周期。2. 一個(gè)16K32 位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_B_ 。A48； B46； C36； D323. 在單總線結(jié)構(gòu)的CPU 中，連接在總線上的多個(gè)部件_B_。 A某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，并且只有一個(gè)可以從總線接收數(shù)據(jù)； B某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)； C可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)； D可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接收數(shù)據(jù)。 4.

2、存儲(chǔ)字長(zhǎng)是指_B_ 。 A存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合個(gè)數(shù)； B存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)； C存儲(chǔ)單元的個(gè)數(shù)； D機(jī)器指令的位數(shù)。 5. 下列器件中存取速度最快的是 C 。 ACache； B主存； C寄存器； D輔存。6. 主存和CPU 之間增加高速緩沖存儲(chǔ)器的目的是_A_ 。 A解決CPU 和主存之間的速度匹配問(wèn)題； B擴(kuò)大主存容量； C既擴(kuò)大主存容量，又提高了存取速度； D擴(kuò)大輔存容量。 7. 下述說(shuō)法中_C_是正確的。 A半導(dǎo)體RAM 信息可讀可寫(xiě)，且斷電后仍能保存信息； B半導(dǎo)體RAM 屬于易失性存儲(chǔ)器，但靜態(tài)RAM 中的存儲(chǔ)信息是不易失的； C半導(dǎo)體RAM屬于易

3、失性存儲(chǔ)器，其中靜態(tài)RAM 只有在不掉電時(shí)，所存儲(chǔ)的信息是不易失的；D. 半導(dǎo)體ROM雖然是只讀存儲(chǔ)器，但斷電后信息仍會(huì)丟失。 8. DMA 方式的接口電路中有程序中斷部件，其作用是_C_。 A實(shí)現(xiàn)數(shù)據(jù)傳送； B向CPU 提出總線使用權(quán)； C數(shù)據(jù)傳輸結(jié)束時(shí)向CPU發(fā)送中斷請(qǐng)求； D實(shí)現(xiàn)周期挪用。 9. 在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由_A_完成。 A硬件； B關(guān)中斷指令； C開(kāi)中斷指令； D軟件10. 計(jì)算機(jī)中表示地址時(shí)，采用_D_。 A原碼； B補(bǔ)碼； C反碼； D無(wú)符號(hào)數(shù)。 11. 運(yùn)算器由許多部件組成，其核心部分是_B_ 。 A數(shù)據(jù)總線； B算術(shù)邏輯運(yùn)算單元； C累加寄存器

4、； D多路開(kāi)關(guān)。 12. 當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí)，應(yīng)該執(zhí)行以下操作_C_。 A向左規(guī)格化； B向右規(guī)格化； C發(fā)出出錯(cuò)信息； D舍入處理。13. 某計(jì)算機(jī)字長(zhǎng)是16 位，存儲(chǔ)容量是1MB，按字編址，它的尋址范圍是_A_。 A512K； B1M； C512KB； D1MB。14. 直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是_C_ 。 A直接、立即、間接； B直接、間接、立即； C立即、直接、間接； D立即、間接、直接。 15. 以下敘述中錯(cuò)誤的是_B_ 。 A指令周期的第一個(gè)操作是取指令； B為了進(jìn)行取指令操作，控制器需要預(yù)先得到相應(yīng)的指令； C取指令操作是控制器自動(dòng)進(jìn)行的； D

5、指令第一字節(jié)含操作碼。 16. 在二地址指令中 C 是正確的。 A指令的地址碼字段存放的一定是操作數(shù)； B指令的地址碼字段存放的一定是操作數(shù)地址； C運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中； D指令的地址碼字段存放的一定是操作碼。17. DMA 訪問(wèn)主存時(shí)，讓CPU 處于等待狀態(tài)，等DMA 的一批數(shù)據(jù)訪問(wèn)結(jié)束后， CPU 再恢復(fù)工作，這種情況稱作_A_。 A停止CPU 訪問(wèn)主存； B周期挪用； CDMA 與CPU 交替訪問(wèn)； DDMA。18. 在CPU 的寄存器中，_B_對(duì)用戶是完全透明的。 A程序計(jì)數(shù)器； B指令寄存器； C狀態(tài)寄存器； D通用寄存器。 19. 以下敘述_C_是正確的

6、。 A外部設(shè)備一旦發(fā)出中斷請(qǐng)求，便立即得到CPU 的響應(yīng)； B外部設(shè)備一旦發(fā)出中斷請(qǐng)求，CPU 應(yīng)立即響應(yīng)； C中斷方式一般用于處理隨機(jī)出現(xiàn)的服務(wù)請(qǐng)求； D程序查詢用于鍵盤(pán)中斷。 20. 微程序放在_B_ 中。A存儲(chǔ)器控制器； B控制存儲(chǔ)器； C主存儲(chǔ)器； DCache。 二、計(jì)算題1、設(shè)機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位在內(nèi)），寫(xiě)出真值-13/64對(duì)應(yīng)的原碼、反碼和補(bǔ)碼形式； 解：首先寫(xiě)出真值-13/64的二進(jìn)制代碼形式：即-13/64= -0.00110101）該真值對(duì)應(yīng)的原碼：1.00110102）由原碼求出對(duì)應(yīng)的反碼：1.11001013）由原碼求出對(duì)應(yīng)的補(bǔ)碼：1.1100110。2、已知

7、X = -0.10101，Y = +0.11011，1）求X+Y補(bǔ)和X-Y補(bǔ)， 采用雙符號(hào)位方案判別運(yùn)算結(jié)果是否溢出。解：采用雙符號(hào)位方案，X 補(bǔ)=11.01011，Y 補(bǔ)=00.11011，-Y 補(bǔ)=11.00101則：X+Y補(bǔ)=X 補(bǔ)+Y 補(bǔ)=11.01011+00.11011=00.00110，運(yùn)算結(jié)果的兩個(gè)符號(hào)位相同，無(wú)溢出。X-Y補(bǔ)=X 補(bǔ)+-Y 補(bǔ)=11.01011+11.00101=10.10000，運(yùn)算結(jié)果的兩個(gè)符號(hào)位不相同，溢出。2）計(jì)算XY原=？寫(xiě)出詳細(xì)計(jì)算步驟。設(shè)寄存器A=00.00000（初始部分積）B=|X|=00.10101（存放被乘數(shù)）, C=|Y|=.11011

8、（存放乘數(shù)）步數(shù) 條件 操作 A C Cn 判斷位 00.00000 .11011第1步 Cn =1 +B +00.1010100.10101 00.01010 1.1101第2步 Cn =1 +B +00.10101 00.11111 00.01111 11.110第3步 Cn =0 +0 +00.00000 00.01111 00.00111 111.11第4步 Cn =1 +B +00.10101 00.11100 00.01110 0111.1第5步 Cn =1 +B +00.10101 01.00011 00.10001 10111加符號(hào)位SX SY=1，得原碼乘法的乘積為XY原=1

9、.10001101113、已知X=20110.101100，Y=2010（0.100100）用浮點(diǎn)規(guī)格化補(bǔ)碼加法求X+Y補(bǔ) （階碼、尾數(shù)均用補(bǔ)碼表示），要求寫(xiě)出計(jì)算步驟。解：X補(bǔ)=1,101，00.101100Y補(bǔ)=1,110，11.011100 浮點(diǎn)補(bǔ)碼格式1）判零，對(duì)階，X尾右移 階碼加1，X補(bǔ)=1,110，00.010110。対階后尾數(shù)求和，X+Y補(bǔ)=1,110， 11.110010。2）尾數(shù)規(guī)格化 X+Y尾 左移 2位， 階碼減2，得最后結(jié)果：X+Y補(bǔ)=1,100，11.001000，即X+Y=2100( - 0.111000)三、簡(jiǎn)答題1、中斷響應(yīng)的條件是什么？中斷響應(yīng)主要完成哪些操

10、作？ 參考答案：CPU響應(yīng)中斷的條件如下：1）有中斷請(qǐng)求；2）CPU允許中斷，即中斷允許狀態(tài)IF=1（或EINT=1）；3）一條指令執(zhí)行結(jié)束。中斷響應(yīng)主要完成的操作包括：1）保護(hù)程序的斷點(diǎn)；2）關(guān)中斷；3）轉(zhuǎn)中斷服務(wù)程序入口。上述操作，在中斷周期中，由硬件（中斷隱指令）完成。2、簡(jiǎn)要說(shuō)明動(dòng)態(tài)RAM的各種刷新方式及其特點(diǎn)。參考答案：動(dòng)態(tài)RAM的刷新方式有集中式刷新、分散式刷新、異步式刷新和透明式刷新等四種方式。集中式刷新的特點(diǎn)：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新。其缺點(diǎn)是進(jìn)行刷新時(shí)必須停止讀、寫(xiě)操作。這對(duì)主機(jī)而言是個(gè)“死區(qū)”分散式刷新的特點(diǎn)：刷新工作安排在系統(tǒng)的存取周期內(nèi)進(jìn)行，對(duì)主機(jī)

11、而言不再有“死區(qū)”。但該方式加長(zhǎng)了系統(tǒng)的存取周期，存在無(wú)謂刷新，降低了整機(jī)運(yùn)行效率。因此，分散方式刷新不適用于高速存儲(chǔ)器。異步式刷新的特點(diǎn)：結(jié)合了上述兩種方式的優(yōu)點(diǎn)，充分利用了最大刷新間隔。相對(duì)于分散式刷新而言，它減少了刷新次數(shù)；相對(duì)于集中方式來(lái)說(shuō)，主機(jī)的“死區(qū)”又縮短很多。因此，這種方式使用得比較多。透明式刷新的特點(diǎn)：該方式不占用CPU時(shí)間，對(duì)CPU而言是透明的操作；但控制線路復(fù)雜。3、比較組合邏輯控制方式和微程序控制方式的優(yōu)缺點(diǎn)。參考答案：1）組合邏輯控制器的優(yōu)點(diǎn)是運(yùn)行速度快，缺點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)復(fù)雜，調(diào)試或修改困難，但隨著EDA工具的成熟，該缺點(diǎn)已得到很大緩解。2）微程序的控制器的優(yōu)點(diǎn)是結(jié)構(gòu)

12、規(guī)整，設(shè)計(jì)效率高，易于修改，適用于實(shí)現(xiàn)系列計(jì)算機(jī)產(chǎn)品的控制器，缺點(diǎn)是運(yùn)行速度慢。四、分析設(shè)計(jì)題1、采用4K8 的RAM芯片，構(gòu)成8K16的存儲(chǔ)器。1）畫(huà)出存儲(chǔ)器的邏輯框圖，圖中標(biāo)明信號(hào)線的種類、方向、條數(shù)。2）用十六進(jìn)制寫(xiě)出該存儲(chǔ)器占用的地址空間。2、設(shè)CPU中各部件及其相互連接關(guān)系如下圖所示。圖中W是寫(xiě)控制標(biāo)志，R是讀控制標(biāo)志，PC具有自動(dòng)加1功能。此外，還有B、C、E、F、H、L等6個(gè)寄存器，它們各自的輸入端和輸出端都與內(nèi)部總線Bus相連，并分別受控制信號(hào)控制。對(duì)于指令A(yù)DD B，C（指令功能：（B）+（C）B，二者均為寄存器直接尋址方式），要求寫(xiě)出完成該指令所需要的全部微操作及節(jié)拍安排（

13、要求：從取指令開(kāi)始）計(jì)算機(jī)組成原理課程模擬試題B卷一、單項(xiàng)選擇題1CPU 響應(yīng)中斷的時(shí)間是_C_。 A中斷源提出請(qǐng)求 B指令的取指周期結(jié)束 C指令的執(zhí)行周期結(jié)束 D指令的間址周期結(jié)束2. 在運(yùn)算器中不包含_D_。 A狀態(tài)寄存器 B內(nèi)部數(shù)據(jù)總線 CALU D地址寄存器3. 總線中地址線的作用是_C_。 A只用于選擇存儲(chǔ)器單元； B由設(shè)備向主機(jī)提供地址； C用于選擇指定存儲(chǔ)器單元和I/O 設(shè)備接口電路的地址； D即傳送地址又傳送數(shù)據(jù)。 4存取周期是指_B_。 A存儲(chǔ)器的寫(xiě)入時(shí)間； B存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作允許的最短間隔時(shí)間； C存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時(shí)間； D指令執(zhí)行時(shí)間。5存放欲

14、執(zhí)行指令的寄存器是_D_。 AMAR； BPC； CMDR； DIR。 6計(jì)算機(jī)中表示地址時(shí)，采用_D_。 A原碼； B補(bǔ)碼； C反碼； D無(wú)符號(hào)數(shù)。 7采用變址尋址可擴(kuò)大尋址范圍，且_C_。 A變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過(guò)程中不可變； B變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過(guò)程中可變； C變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過(guò)程中可變； D變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過(guò)程不中可變.8一個(gè)512KB 的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_C_。 A17； B19； C27；D29。9設(shè)機(jī)器字長(zhǎng)為64 位，存儲(chǔ)容量為128MB，若按字編址，它的尋址范圍是 _B_。A16M

15、B； B16M； C32M；D32MB。10在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是_C_。 A尾數(shù)的符號(hào)位與第一數(shù)位不同； B尾數(shù)的第一數(shù)位為1，數(shù)符任意； C尾數(shù)的符號(hào)位與第一數(shù)位相同； D階符與數(shù)符不同。 11I/O 與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是_C_。 ACPU 與設(shè)備串行工作，數(shù)據(jù)傳送與主程序串行工作； BCPU 與設(shè)備串行工作，數(shù)據(jù)傳送與主程序并行工作；CCPU 與設(shè)備并行工作，數(shù)據(jù)傳送與主程序串行工作； DCPU 與設(shè)備并行工作，數(shù)據(jù)傳送與主程序并行工作。12設(shè)寄存器內(nèi)容為11111111，若它等于-127，則為_(kāi)B_。 A原碼； B補(bǔ)碼； C反碼； D移碼。 13在程

16、序的執(zhí)行過(guò)程中，Cache 與主存的地址映象是由 _D_。 A程序員調(diào)度的； B操作系統(tǒng)管理的； C由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的； D硬件自動(dòng)完成的。14I/O 采用統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是_C_。 A控制指令； B訪存指令； C輸入輸出指令； D程序指令。15在二地址指令中_是正確的。 A指令的地址碼字段存放的一定是操作數(shù)； B指令的地址碼字段存放的一定是操作數(shù)地址； C運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中； D指令的地址碼字段存放的一定是操作碼。16總線的異步通信方式_A_。 A不采用時(shí)鐘信號(hào)，只采用握手信號(hào)； B既采用時(shí)鐘信號(hào)，又采用握手信號(hào)； C既不采用時(shí)鐘信

17、號(hào)，又不采用握手信號(hào)； D采用時(shí)鐘信號(hào)，不采用握手信號(hào)。 17CPU 不包括_C_。 A地址寄存器； B指令寄存器IR； C地址譯碼器； D通用寄存器。18當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí)，應(yīng)該執(zhí)行以下操作_C_。 A向左規(guī)格化； B向右規(guī)格化； C發(fā)出出錯(cuò)信息； D舍入處理。19在中斷周期中，由_D_將允許中斷觸發(fā)器置“0”。 A關(guān)中斷指令； B機(jī)器指令； C開(kāi)中斷指令； D中斷隱指令。 20下述說(shuō)法中_B_是正確的。 AEPROM 是可改寫(xiě)的，因而也是隨機(jī)存儲(chǔ)器的一種； BEPROM 是可改寫(xiě)的，但它不能用作為隨機(jī)存儲(chǔ)器用； CEPROM 只能改寫(xiě)一次，故不能作為隨機(jī)存儲(chǔ)器用； DEPROM 是可改寫(xiě)

18、的，但它能用作為隨機(jī)存儲(chǔ)器用。 二、計(jì)算題已知x = -0.1011，y = +0.1101，機(jī)器數(shù)的符號(hào)位采用雙符號(hào)位表示。求 1X 原=？ Y原=？2X 補(bǔ)=？ Y補(bǔ)=？3X+Y補(bǔ) =？ X-Y補(bǔ) =？ 并分別討論其溢出情況。參考答案：1X 原=11. 1011 Y原=00.11012X 補(bǔ)=11.0101 Y補(bǔ)=00.11013X+Y補(bǔ) =X 補(bǔ) +Y補(bǔ)= 11.0101+00.1101=00.0010 結(jié)果的兩個(gè)符號(hào)位相同，無(wú)溢出。 X-Y補(bǔ) =X 補(bǔ) +-Y補(bǔ)= 11.0101+11.0011=10.1000結(jié)果的兩個(gè)符號(hào)位不相同，為10，產(chǎn)生下溢。三、簡(jiǎn)答題1、I/O設(shè)備與主機(jī)交換

19、信息時(shí)，共有哪幾種控制方式？簡(jiǎn)述它們的特點(diǎn)。參考答案：I/O設(shè)備與主機(jī)交換信息時(shí)，共有5種控制方式：程序查詢方式、程序中斷方式、DMA方式、I/O通道方式和I/O處理機(jī)方式。其中前3種方式是基本的且廣泛應(yīng)用的控制方式。程序查詢方式的特點(diǎn)：控制簡(jiǎn)單，硬件開(kāi)銷??；CPU與外設(shè)是串行工作的，系統(tǒng)效率低。適用于CPU不太忙且傳送速度要求不太高的場(chǎng)合。程序中斷方式的特點(diǎn)：CPU和外設(shè)可并行工作，提高了CPU的效率，不僅適于主機(jī)和外設(shè)之間的數(shù)據(jù)交換，還特別適于對(duì)外界隨機(jī)事件的處理。適用于CPU較忙，傳送速度不太高的系統(tǒng)中，尤其適合實(shí)時(shí)控制及緊急事件的處理。DMA方式的特點(diǎn)：完全由硬件（DMA控制器）負(fù)責(zé)完

20、成信息交換，信息傳遞從以CPU為中心，轉(zhuǎn)為以內(nèi)存為中心，CPU和外設(shè)可并行工作，對(duì)高速大批量數(shù)據(jù)傳送特別有用。但缺點(diǎn)是只能進(jìn)行簡(jiǎn)單數(shù)據(jù)交換，電路結(jié)構(gòu)復(fù)雜，硬件開(kāi)銷大。2、說(shuō)明微程序控制器的基本工作原理。參考答案：1）將控制器所需要的微操作命令，以微代碼的形式編成微指令，存在專門(mén)的控制存儲(chǔ)器中；2）CPU執(zhí)行機(jī)器指令時(shí)，從控制存儲(chǔ)器中取出微指令；3）對(duì)微指令中的操作控制字段進(jìn)行解釋，即產(chǎn)生執(zhí)行機(jī)器指令所需的微操作命令序列。3、試比較靜態(tài)RAM和動(dòng)態(tài)RAM的特點(diǎn)。參考答案：1）靜態(tài)RAM的特點(diǎn)：依靠雙穩(wěn)態(tài)觸發(fā)器保存信息，不斷電信息不丟失；功耗較大，集成度較低，速度快，每位價(jià)格高，適合于作Cache

21、或存取速度要求較高的小容量主存。2）動(dòng)態(tài)RAM的特點(diǎn)：依靠電容存儲(chǔ)電荷來(lái)保存信息，需刷新電路進(jìn)行動(dòng)態(tài)刷新；功耗較小，集成度高，每位價(jià)格較低，適合于作大容量主存。四、分析設(shè)計(jì)題1、采用1K4 的RAM芯片，構(gòu)成4K8的存儲(chǔ)器。1）畫(huà)出存儲(chǔ)器的邏輯框圖，圖中標(biāo)明信號(hào)線的種類、方向、條數(shù)2）用十六進(jìn)制寫(xiě)出該存儲(chǔ)器占用的地址空間。2、單總線結(jié)構(gòu)主機(jī)框圖如下，存儲(chǔ)器按字編址。指令格式為: ADD R0 ,（R3）；源操作數(shù)R3為寄存器間接尋址，目的操作數(shù)R0為寄存器直接尋址。操作形式為：(R0)+(R3)R0)。寫(xiě)出該指令的執(zhí)行流程(從取指令開(kāi)始)。Bus計(jì)算機(jī)組成原理課程模擬試題C卷一、單項(xiàng)選擇題1.

22、 馮諾伊曼機(jī)的基本特征是_B_。 A采用十進(jìn)制表示數(shù)據(jù)和指令； B預(yù)先存儲(chǔ)程序； C堆棧操作； D存儲(chǔ)器按內(nèi)容選擇地址。2. 下列描述中_B_是正確的。 A控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果； B一臺(tái)計(jì)算機(jī)包括運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備等五大組成成部分； C所有的數(shù)據(jù)運(yùn)算都在CPU 的控制器中完成； D以上答案都正確。 3. _C_可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。 A存儲(chǔ)器； B運(yùn)算器； C控制器； D用戶。 4. 總線的異步通信方式_A_。 A不采用時(shí)鐘信號(hào)，只采用握手信號(hào)； B既采用時(shí)鐘信號(hào)，又采用握手信號(hào)； C既不采用時(shí)鐘信號(hào)，又不采用握手信號(hào)； D既采用

23、時(shí)鐘信號(hào)，又采用握手信號(hào)。 5. 存放欲執(zhí)行指令的寄存器是_D _ 。 AMAR； BPC； CMDR； DIR。6. 一個(gè)16K32 位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是_B_ 。A48； B46； C36； D32。 7. 常用的虛擬存儲(chǔ)器尋址系統(tǒng)由_A_兩級(jí)存儲(chǔ)器組成。 A主存輔存； BCache主存； CCache輔存； D主存硬盤(pán)。 8. DMA 接口_B_ 。 A可以用于主存與主存之間的數(shù)據(jù)交換； B內(nèi)有中斷機(jī)制； C內(nèi)有中斷機(jī)制，可以處理異常情況； D內(nèi)無(wú)中斷機(jī)制 9. 主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用_C_，主機(jī)與設(shè)備是串行工作的。 A程序查詢方式； B中斷方式； CDMA 方式；

24、D通道。 10. 微程序放在_B_ 中。 A存儲(chǔ)器控制器； B控制存儲(chǔ)器； C主存儲(chǔ)器； DCache。 11. 計(jì)算機(jī)中有關(guān)ALU 的描述，_D_是正確的。 A只做算術(shù)運(yùn)算，不做邏輯運(yùn)算； B只做加法； C能存放運(yùn)算結(jié)果； D以上答案都不對(duì)。 12. 設(shè)寄存器內(nèi)容為80H，若它對(duì)應(yīng)的真值是127，則該機(jī)器數(shù)是 B 。 A原碼； B補(bǔ)碼； C反碼； D移碼。 13. 浮點(diǎn)數(shù)的表示范圍和精度取決于_C_。 A階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式； B階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)； C階碼的位數(shù)和尾數(shù)的位數(shù)； D階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。14. 由于CPU 內(nèi)部操作的速度較快，而CPU 訪問(wèn)一次

25、存儲(chǔ)器的時(shí)間較長(zhǎng)，因此機(jī)器周期通常由一個(gè)_A_來(lái)確定。 A指令周期； B存取周期； C間址周期； D執(zhí)行周期。 15. 用以指定待執(zhí)行指令所在地址的是_C_。 A指令寄存器； B數(shù)據(jù)計(jì)數(shù)器； C程序計(jì)數(shù)器； D累加器。 16. 一條指令中包含的信息有 C 。 A操作碼、控制碼； B操作碼、向量地址； C操作碼、地址碼； D. 操作碼、條件碼。 17. 存取周期是指_C_ 。 A存儲(chǔ)器的寫(xiě)入時(shí)間； B存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作允許的最短間隔時(shí)間； C存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時(shí)間； D指令執(zhí)行時(shí)間。 18. 變址尋址方式中，操作數(shù)的有效地址是_ C_ 。 A基址寄存器內(nèi)容加上形式地址（位

26、移量）； B程序計(jì)數(shù)器內(nèi)容加上形式地址； C變址寄存器內(nèi)容加上形式地址； D寄存器內(nèi)容加上形式地址。 19. 中斷向量可提供_C_ 。 A被選中設(shè)備的地址； B傳送數(shù)據(jù)的起始地址； C中斷服務(wù)程序入口地址； D主程序的斷點(diǎn)地址。 20. 微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制（編碼）方式是_ B_。 A字段直接編碼； B直接編碼； C混合編碼； D字段間接編碼。二、計(jì)算題1、將十進(jìn)制數(shù)(60.25)10 轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。2、已知x = 0.1011,y = -0.1101，符號(hào)用雙符號(hào)位表示。求 X+Y補(bǔ) =？ X-Y補(bǔ) =？ 并分別討論其溢出情況。參考答案：1(60.25)10=(111100.01)2=(74.2)8=(3C.4)162X 補(bǔ)=00.1011 Y補(bǔ)=11.0011X+Y補(bǔ) =X 補(bǔ) +Y補(bǔ)= 00.1011+11.0011=11.1110 結(jié)果的兩個(gè)符號(hào)位相同，無(wú)溢出。 X-Y補(bǔ) =X 補(bǔ) +-Y補(bǔ)= 00.1011+00.1101=01.1000結(jié)果的兩個(gè)符號(hào)位不相同，為01，產(chǎn)生下溢。三、簡(jiǎn)答題1、以硬盤(pán)讀寫(xiě)為例，說(shuō)明在主機(jī)和外設(shè)之間進(jìn)行數(shù)據(jù)傳送，為什么需要采用DMA方式？參考答案：一些高速外設(shè)，如硬盤(pán)、光盤(pán)等I/O設(shè)備，經(jīng)常