半導(dǎo)體集成電路設(shè)計流程

1、.,第一講半導(dǎo)體集成電路設(shè)計流程,.,目錄,1 VLSI設(shè)計及發(fā)展特點 2 集成電路設(shè)計與制造的主要流程 3 集成電路設(shè)計分類 4 數(shù)字集成電路設(shè)計流程 5 模擬集成電路設(shè)計流程 6 VLSI制造工藝,.,集成電路設(shè)計是將設(shè)計人員頭腦中的概念轉(zhuǎn)換成半導(dǎo)體工藝生產(chǎn)所需要的版圖。,1 VLSI設(shè)計及發(fā)展特點,.,集成電路的發(fā)展特點,2000年代以來，集成電路工藝發(fā)展非常迅速，已從深亞微米(0.18到0.35微米)進(jìn)入到超深亞微米(90，65，45，32納米)。其主要特點： 特征尺寸越來越小,45nm以下 芯片尺寸越來越大，12英寸，已有36英寸 單片上的晶體管數(shù)越來越多，上億 時鐘速度越來越快，

2、電源電壓越來越低， 布線層數(shù)越來越多， I/O引線越來越多，,.,2 集成電路設(shè)計與制造的主要流程,.,3 集成電路設(shè)計分類,集成電路設(shè)計可分為數(shù)字電路設(shè)計和模擬電路設(shè)計兩大類。 數(shù)字電路：由各種邏輯電路組合而成，通過二進(jìn)制運算，完成特定的功能。 模擬電路：主要完成模擬信號的放大，模擬信號與數(shù)字信號之間的轉(zhuǎn)換、電源管理等功能。,.,數(shù)字集成電路基本單元,數(shù)字電路由組合邏輯電路和時序電路構(gòu)成。 組合邏輯電路基本單元包括：反相器，與非門、或非門，異或門，同或門等。 時序電路包括：鎖存器、觸發(fā)器等；,.,數(shù)字電路基本單元反相器,數(shù)字電路最基本的單元是反相器，其符號和真值表如為：,.,電路圖，版圖和結(jié)

3、構(gòu)圖,NMOS結(jié)構(gòu)圖,NMOS版圖,反相器CMOS電路圖,.,模擬集成電路的基本單元,模擬集成電路的基本單元包括： 運算放大器 比較器 基準(zhǔn)電壓源和電流源 振蕩器和波形發(fā)生器 整形電路等,.,4 數(shù)字集成電路設(shè)計流程,.,數(shù)字集成電路設(shè)計,系統(tǒng)級設(shè)計：用語言提供的高級結(jié)構(gòu) 實現(xiàn)所要設(shè)計的算法和模塊的性能，不考慮具體電路實現(xiàn)，可用C語言或System Verilog語言。 RTL 級：描述數(shù)據(jù)在寄存器之間的流動，和如何處理、控制這些數(shù)據(jù)流動的模型。 邏輯綜合：利用綜合工具將RTL級設(shè)計轉(zhuǎn)換為包含基本門（在數(shù)字電路標(biāo)準(zhǔn)單元庫中定義）和門之間連線的網(wǎng)表。 版圖級設(shè)計：設(shè)計完成版圖。版圖用于制造集成電

4、路 生產(chǎn)所需要的光刻版。數(shù)字電路設(shè)計一般采用自動布局布線的方式生成版圖。 布局后驗證：在版圖生成后，將寄生的電容提取然后再仿真以獲得精確的電路特性。,.,版圖系統(tǒng)規(guī)劃,IO,Hardmacro,Sea-of cells,Power Ring,Power Stripes,Row of power for standard cells,Guard band for analog block,.,標(biāo)準(zhǔn)單元布局,.,自動布線,.,數(shù)字集成電路設(shè)計工具,.,數(shù)字電路設(shè)計工具,.,數(shù)字電路設(shè)計工具,.,數(shù)字電路設(shè)計工具,.,5 模擬集成電路設(shè)計流程,1、電路設(shè)計 根據(jù)設(shè)計指標(biāo)選擇適當(dāng)?shù)募軜?gòu)（并行或串行，差

5、分信號或單端信號 根據(jù)架構(gòu)決定電路的各種組合 根據(jù)交、直流參數(shù)決定適當(dāng)?shù)木w管大小及偏置 根據(jù)環(huán)境決定負(fù)載種類及負(fù)載值。,.,模擬電路設(shè)計流程,2、電路模擬： 依所給定的元件模型驗證所設(shè)計的電路的功能和指標(biāo)。 提供電路架構(gòu)參數(shù)修改的依據(jù)，根據(jù)模擬結(jié)果決定布局原則：電源線寬度、Buffer數(shù)量等。 依工藝參數(shù)制定電路的工作區(qū)間及限制。,.,模擬電路設(shè)計流程,3、版圖設(shè)計與驗證 電路的設(shè)計決定電路的組成及相關(guān)的參數(shù)，但仍不是實體的成品，集成電路的實際成品須經(jīng)晶片廠的制作。 版圖設(shè)計是將電路轉(zhuǎn)換為圖形描述格式，即設(shè)計工藝過程需要的各種各樣的掩膜版，版圖驗證是檢查版圖中的錯誤。,.,模擬集成電路設(shè)計工

6、具,1、電路圖設(shè)計：Candence公司的Composer Schematic，Synopsys公司的Cosmos，華大九天的熊貓系列。 2、電路仿真工具：Cadence公司Spectre，Synopsys公司的Hspice等 3、版圖設(shè)計工具：Candence公司的Virtuoso 等，Synopsys公司的Cosmos，華大的熊貓系列產(chǎn)品。 4、版圖驗證與參數(shù)提取工具：Cadence公司的Diva，Dracula，Assura，Synopsys公司的Herculers，Mentor公司的Calibre等。,.,6 VLSI制造工藝,集成電路生產(chǎn)工藝就是將設(shè)計人員的設(shè)計轉(zhuǎn)移到硅材料中，制造出能完成特定功能的芯片。 集成電路生產(chǎn)工藝主要技術(shù)包括：圖形轉(zhuǎn)換技術(shù)；薄膜制備技術(shù)；摻雜技術(shù)。,.,集成電路制造的主