不同端口阻抗對SZ參數(shù)和時域仿真的影響_第1頁
不同端口阻抗對SZ參數(shù)和時域仿真的影響_第2頁
不同端口阻抗對SZ參數(shù)和時域仿真的影響_第3頁
不同端口阻抗對SZ參數(shù)和時域仿真的影響_第4頁
不同端口阻抗對SZ參數(shù)和時域仿真的影響_第5頁
已閱讀5頁,還剩3頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、不同端口阻抗對S、Z參數(shù)和時域仿真的影響說明:針對不同端口阻抗設置對S參數(shù)、Z參數(shù)和時域仿真的影響,總結(jié)一些仿真經(jīng)驗,對時域仿真的影響從實際仿真結(jié)果進行分析。關鍵字:端口阻抗、S參數(shù)、Z參數(shù)、時域仿真、PowerSI、SystemSI。背景:結(jié)合實際項目經(jīng)驗、仿真結(jié)果和部分理論知識,論述不同端口阻抗設置對S參數(shù)、Z參數(shù)和時域仿真的影響,總結(jié)一些仿真經(jīng)驗,對時域仿真的影響從實際仿真結(jié)果進行分析。一、 不同端口阻抗對S參數(shù)的影響從S參數(shù)的定義上面看:回損:插損:反射的定義為= (Z2-Z1)/(Z2+Z1),走線阻抗和端口匹配了,反射才會減小。從能量守恒的角度看,反射減少了,插損也會增加。端口阻抗

2、對S參數(shù)有直接影響。下面使用PowerSI仿真一組DDR走線,走線阻抗50 ohm,端口阻抗分別設置為50 ohm和5 ohm,可以看出,不同的端口阻抗對S參數(shù)影響很大。圖1:回損結(jié)果,綠色為50 ohm端口阻抗,紫色為5 ohm端口阻抗圖2:插損結(jié)果,綠色為50 ohm端口阻抗,紫色為5 ohm端口阻抗 從上面的對比結(jié)果可以看出,阻抗匹配時,回損和插損比較好。所以在對走線要求高的應用上,比如DDR走線、eMMC走線,阻抗控制在50 ohm左右,無源參數(shù)會變好。二、 不同端口阻抗對Z參數(shù)的影響阻抗Z = U/I,對應到兩端口網(wǎng)絡上:通常稱Z11為輸入阻抗或者自阻抗,Z12為轉(zhuǎn)移阻抗。阻抗的定義

3、是用端口處的電壓和電流的比值得出,和端口的阻抗設置沒有關系,是二端口網(wǎng)絡自身的特性。使用PowerSI仿真不同端口時的Z參數(shù),結(jié)果如下:圖3:Z11自阻抗,綠色為50 ohm端口阻抗,紫色為5 ohm端口阻抗圖4:Z12轉(zhuǎn)移阻抗,綠色為50 ohm端口阻抗,紫色為5 ohm端口阻抗 可以看出,兩種波形重疊的很好。不過,有些版本的軟件在幾Hz以下時會有區(qū)別,這個應該是不同版本的軟件算法有區(qū)別或者軟件自身的精度問題導致的。同樣因為這個原因,用嚴重阻抗不匹配的端口提取S參數(shù),觀察Z參數(shù)特性時Z阻抗在個別頻點可能也會引入微小的誤差,但這種情況很少。在進行PDN AC阻抗仿真時,端口阻抗的設置對Z參數(shù)基

4、本沒有影響,對搭建全鏈路仿真交流阻抗也沒有影響。三、不同端口阻抗對時域仿真的影響我們在提取USB S參數(shù)仿真眼圖時,常把端口阻抗設置為50 ohm,但USB差分線差分阻抗為90 ohm,我們這樣做有沒有問題?差分阻抗是90歐姆,單端阻抗最可能為45歐姆,那這樣用50歐姆端口提取是不是不匹配?我們嘗試進行解釋:差分阻抗為90 ohm,單端阻抗不一定就是45 ohm,根據(jù)差分線的特性,走線阻抗也可能是50 ohm,只要把差分線線間距縮小就可以了;45 ohm和50 ohm差別很小,這點區(qū)別可能對眼圖影響不大。第一種涉及到差分線S參數(shù)的提取問題,這次不深究,我們可能會更傾向于第二種看法,認為端口阻抗

5、差別不大,影響也不大。那如果端口阻抗設置為5 ohm呢?現(xiàn)在用SystemSI觀察不同端口阻抗提取的S參數(shù)搭建的LPDDR3鏈路的仿真結(jié)果,使用的文件為上面提取的50 ohm端口阻抗和5 ohm端口阻抗下的S參數(shù):圖5:SystemSI LPDDR3鏈路圖圖6:眼圖仿真結(jié)果對比,綠色為50 ohm端口阻抗,紫色為5 ohm端口阻抗圖6為采取時鐘參考時的波形,可以看出兩個波形很接近。如果只查看UI波形,兩種情況下的仿真結(jié)果會吻合的更好:圖7:眼圖仿真結(jié)果對比,UI模式下,綠色為50 ohm端口阻抗,紫色為5 ohm端口阻抗從仿真結(jié)果上面我們可以看出不同的端口阻抗設置對時域仿真結(jié)果影響很小。但到底

6、是影響很小還是一點影響也沒有,這個就需要核對軟件算法進行確認了。我們可以進行初步的猜測:1、不同的S參數(shù)對時域仿真影響很小,但是實際情況是端口歸一化提取的S參數(shù)不同,時域仿真結(jié)果也不同,所以基本上否定這個觀點,我們最多可以說高頻部分的S參數(shù)性能對時域仿真結(jié)果影響較小。2、時域仿真使用的是走線自身的特性,和端口阻抗沒有關系,類似于Z參數(shù)特性。3、時域仿真主要使用走線自身的特性,S參數(shù)只是作為影響較小的因素考慮到了其中,所以表現(xiàn)出來的結(jié)果是影響不大?;氐缴厦鍿ystemSI的仿真上,兩個波形盡管已經(jīng)很接近了,但還是有區(qū)別的,而且UI模式下波形會吻合的更好,這個也是區(qū)別。單獨看每種情況下的眼寬如下:

7、圖8: 50 ohm端口阻抗,眼寬情況圖9: 5 ohm端口阻抗,眼寬情況從這組圖的對比結(jié)果上看,更支持第三種觀點。但這個其實就有些難理解了,S參數(shù)級聯(lián)是根據(jù)歸一化端口阻抗提取的S參數(shù)變換成A參數(shù),再級聯(lián)的,但這個和端口阻抗其實是沒有必然關系的,不是歸一化的端口阻抗提取的S參數(shù),可以變換成歸一化端口下的S參數(shù)值。我想可能是S參數(shù)在時域仿真中出現(xiàn)了不收斂的情況,或者是頻域和時域之間的運算有誤差造成的。目前的仿真經(jīng)驗是:ADS仿真USB眼圖,不同端口阻抗提取的S參數(shù)得到的眼圖基本沒區(qū)別;SystemSI使用不同端口阻抗提取信號線得到的眼圖影響較小,SystemSI使用不同端口阻抗提取電源線得到的眼圖影響較大;HSpice使用不同端口阻抗提取信號線得到的眼圖影響很小,HSpice使用不同端口阻抗提取電源線得到的眼圖影響較大。對于DDR走線,使用和走線阻抗匹配的端口阻抗值,雖然S

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論