(最新整理)數字電路習題

1、(完整)數字電路習題(完整)數字電路習題 編輯整理：尊敬的讀者朋友們：這里是精品文檔編輯中心，本文檔內容是由我和我的同事精心編輯整理后發(fā)布的，發(fā)布之前我們對文中內容進行仔細校對，但是難免會有疏漏的地方，但是任然希望（(完整)數字電路習題）的內容能夠給您的工作和學習帶來便利。同時也真誠的希望收到您的建議和反饋，這將是我們進步的源泉，前進的動力。本文可編輯可修改，如果覺得對您有幫助請收藏以便隨時查閱，最后祝您生活愉快 業(yè)績進步，以下為(完整)數字電路習題的全部內容。一、填空題：（每空3分，共15分）1邏輯函數有四種表示方法，它們分別是（ 真值表、)、（ 邏輯圖式 ）、（ 、邏輯表達 ）和（ 、卡諾

2、圖 ）。2將2004個“1”異或起來得到的結果是（ 0 ）。3由555定時器構成的三種電路中，（ 施密特觸發(fā)器 ）和（ 單穩(wěn)態(tài)觸發(fā)器 ）是脈沖的整形電路。4ttl器件輸入腳懸空相當于輸入（ 高 ）電平。5基本邏輯運算有: （ 與 ）、（ 或 )和（ 非 ）運算。6采用四位比較器對兩個四位數比較時，先比較（ 最高 )位.7觸發(fā)器按動作特點可分為基本型、（ 同步型 )、（ 主從型 ）和邊沿型;8如果要把一寬脈沖變換為窄脈沖應采用 （ 積分型單穩(wěn)態(tài) ） 觸發(fā)器9目前我們所學的雙極型集成電路和單極型集成電路的典型電路分別是（ ttl ）電路和( cmos ）電路。10施密特觸發(fā)器有（ 2 ）個穩(wěn)定狀態(tài)

3、.，多諧振蕩器有（ 0 ）個穩(wěn)定狀態(tài)。11數字系統(tǒng)按組成方式可分為(功能擴展電路 ）、(功能綜合電路) 兩種；12兩二進制數相加時，不考慮低位的進位信號是 ( 半 ) 加器。13不僅考慮兩個_相加,而且還考慮來自_相加的運算電路，稱為全加器。14時序邏輯電路的輸出不僅和_有關，而且還與_有關。15計數器按cp脈沖的輸入方式可分為_和_。16觸發(fā)器根據邏輯功能的不同，可分為_、_、_、_、_等.17根據不同需要，在集成計數器芯片的基礎上，通過采用_、_、_等方法可以實現(xiàn)任意進制的技術器。184。 一個 jk 觸發(fā)器有 個穩(wěn)態(tài)，它可存儲 位二進制數。 19若將一個正弦波電壓信號轉換成同一頻率的矩形

4、波，應采用 電路。20 把jk觸發(fā)器改成t觸發(fā)器的方法是 。21n個觸發(fā)器組成的計數器最多可以組成 進制的計數器。22基本rs觸發(fā)器的約束條件是 .23對于jk觸發(fā)器，若，則可完成 t 觸發(fā)器的邏輯功能；若，則可完成 d 觸發(fā)器的邏輯功能。二數制轉換（5分）：1、（）(）（）2、（）(）（）3、（)（）（ )4、()原碼（)反碼=( ）補碼5、(）原碼（）反碼=( ）補碼三函數化簡題：（5分）1、化簡等式，給定約束條件為：2 用卡諾圖化簡函數為最簡單的與或式（畫圖). 四畫圖題:（5分）1試畫出下列觸發(fā)器的輸出波形 （設觸發(fā)器的初態(tài)為0)。 （12分) 1。 2。3。2已知輸入信號x，y，z的

5、波形如圖3所示，試畫出的波形。圖3 波形圖五分析題(30分）1、分析如圖所示組合邏輯電路的功能.2試分析如圖3所示的組合邏輯電路。 （15分)1）. 寫出輸出邏輯表達式;2）. 化為最簡與或式;3)。 列出真值表；4）. 說明邏輯功能。3. 七、分析如下時序電路的邏輯功能，寫出電路的驅動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉換圖。(）圖4474161組成的電路如題37圖所示，分析電路，并回答以下問題 （1）畫出電路的狀態(tài)轉換圖（q3q2q1q0)； （2）說出電路的功能。(74161的功能見表） 題37圖六設計題:（30分）1要求用與非門設計一個三人表決用的組合邏輯電路圖,只要有2票或3票

6、同意，表決就通過（要求有真值表等）.2. 試用jk觸發(fā)器和門電路設計一個十三進制的計數器, 并檢查設計的電路能否自啟動。(14分)七(10分）試說明如圖 5所示的用555 定時器構成的電路功能，求出u t+ 、u t- 和u t ，并畫出其輸出波形。 (10分) 圖5答案：一填空題1 真值表、邏輯圖、邏輯表達式、卡諾圖；20;3施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器4高5與 、或 、非6最高7同步型 、主從型 ;8積分型單穩(wěn)態(tài)9ttl 、 cmos ;10兩、0 ；11功能擴展電路、功能綜合電路 ;12半 13本位(低位）,低位進位14該時刻輸入變量的取值，該時刻電路所處的狀態(tài)15同步計數器，異步計數器1

7、6rs觸發(fā)器 ，t觸發(fā)器 ,jk觸發(fā)器 ，t觸發(fā)器,d觸發(fā)器17反饋歸零法,預置數法，進位輸出置最小數法18兩 ， 一 19多諧振蕩器 20j=k=t212n22rs=0二數制轉換（):1、（)（)（）2、()（）（)3、（）（）（ ）4、()原碼(）反碼=（ )補碼5、（)原碼（）反碼=( )補碼三化簡題： ：1、利用摩根定律證明公式=+=babababa反演律（摩根定律）：2、畫出卡諾圖化簡得 四畫圖題:2 五分析題20分）11、寫出表達式2、畫出真值表3、當輸入a、b、c中有2個或3個為1時，輸出y為1，否則輸出y為0.所以這個電路實際上是一種3人表決用的組合電路:只要有2票或3票同意，

8、表決就通過。2 （1）邏輯表達式（2）最簡與或式：(3) 真值表a b c y1y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1 011 1 0011 1 111（4）邏輯功能為:全加器.3. ）據邏輯圖寫出電路的驅動方程： ） 求出狀態(tài)方程：） 寫出輸出方程：c） 列出狀態(tài)轉換表或狀態(tài)轉換圖或時序圖：5） 從以上看出，每經過16個時鐘信號以后電路的狀態(tài)循環(huán)變化一次；同時，每經過16個時鐘脈沖作用后輸出端c輸出一個脈沖，所以,這是一個十六進制記數器,c端的輸出就是進位。 cp q3 q2 q1 q0 等效十進制數 c 0 0 0 0 0 0 0 1 0 0

9、0 1 1 0 2 0 0 1 0 2 0 15 1 1 1 1 15 016 0 0 0 0 0 0解：（1）狀態(tài)轉換表：qn3qn2qn1qn0qn+13qn+12qn+11qn+10000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000狀態(tài)轉換圖：000000010010001101000101011001111000100110101011q3q2q1q0（2）功能：11進制計數器。從0000開始計數,當q3q2q1q0 為1011時，通過與非門異步

10、清零，完成一個計數周期.六設計題：1。1、畫出真值表2寫出表達式3畫出邏輯圖2.解：根據題意，得狀態(tài)轉換圖如下：所以:能自啟動。因為：七， ， ,波形如圖5 所示 圖 5 1已知，下列結果正確的是（ ） a y=a by=b c dy=12已知a=（1044）10（下標表示進制)，下列結果正確的是( ）a a=（10101）2 ba=（0a8)16 c a=（124）8 da=（2021）53下列說法不正確的是( ） a當高電平表示邏輯0、低電平表示邏輯1時稱為正邏輯 b三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)(高阻態(tài)、高電平、低電平） coc門輸出端直接連接可以實現(xiàn)正邏輯的線與運算 d集電極開路的門稱

11、為oc門4以下錯誤的是( ）a數字比較器可以比較數字大小b 半加器可實現(xiàn)兩個一位二進制數相加 c編碼器可分為普通全加器和優(yōu)先編碼器 d上面描述至少有一個不正確5下列描述不正確的是（ ）a觸發(fā)器具有兩種狀態(tài)，當q=1時觸發(fā)器處于1態(tài)b時序電路必然存在狀態(tài)循環(huán)c異步時序電路的響應速度要比同步時序電路的響應速度慢 d主從jk觸發(fā)器具有一次變化現(xiàn)象6電路如下圖（圖中為上升沿jk觸發(fā)器)，觸發(fā)器當前狀態(tài)q3 q2 q1為“100，請問在時鐘作用下，觸發(fā)器下一狀態(tài)（q3 q2 q1)為（ ）a“101” b“100” c“011” d“000” 7電路如下圖，已知電路的當前狀態(tài)q3 q2 q1 q0為“1

12、100，74ls191具有異步置數的邏輯功能，請問在時鐘作用下，電路的下一狀態(tài)（q3 q2 q1 q0）為（ ） 74ls191功能表cp d0 d1 d2 d3q0 q1 q2 q30 d0d1 d2 d31 0 0 1 0 1 1 1 d0 d1 d2 d3加法計數減法計數保持a“1100” b“1011 c“1101” d“0000 8下列描述不正確的是（ ）aeeprom具有數據長期保存的功能且比eprom在數據改寫上更方便bdac的含義是數-模轉換、adc的含義是模數轉換c積分型單穩(wěn)觸發(fā)器電路只有一個狀態(tài)d上面描述至少有一個不正確二判斷題（9分）1ttl輸出端為低電平時帶拉電流的能力

13、為5ma（ ）2ttl、cmos門中未使用的輸入端均可懸空（ ）3當決定事件發(fā)生的所有條件中任一個(或幾個)條件成立時，這件事件就會發(fā)生，這種因果關系稱為與運算.（）4將代碼狀態(tài)的特點含義“翻譯”出來的過程稱為譯碼.實現(xiàn)譯碼操作的電路稱為譯碼器.（）5設計一個3進制計數器可用2個觸發(fā)器實現(xiàn)（ ）6移位寄存器除了可以用來存入數碼外,還可以利用它的移存規(guī)律在一定的范圍內構成任意模值n的計數器。所以又稱為移存型計數器（ ）7 判斷時序邏輯電路能否自啟動可通過判斷該電路是否存在有效循環(huán)來實現(xiàn)（ ）8 施密特觸發(fā)器電路具有兩個穩(wěn)態(tài)，而多諧振蕩器電路沒有穩(wěn)態(tài)( ）9 dram需要定期刷新,因此,在微型計算機中不如sram應用廣泛（ ）計算題2已知一個8位權電阻dac系統(tǒng)的參考電源uref= -16v,轉換比例系數為1。當輸