計算機組成原理期末試題

1、、選擇題（每題2分，共18 分）1、下列關于馮？諾依曼型計算機的描述，不正確的是_CA）計算機硬件系統(tǒng)由運算器、存儲器、控制器、輸入設備、輸出設備五大部件組成B)指令和數(shù)據(jù)在存儲器中都是二進制碼存儲C)指令存儲器和數(shù)據(jù)存儲器獨立分設在不同的存儲器D)存儲程序并按地址順序執(zhí)行是 CPU自動工作的關鍵2、若機器數(shù)為補碼，某寄存器中的內(nèi)容為BF（十六進制），則該寄存器存儲的數(shù)據(jù)真值是 B（用十進制表示）0A)65B) -65C) 64D ) -643、下列關于存儲器的描述，不正確的是A)SRAM口 DRA郵是易失性存儲器B)ROM?儲器內(nèi)容是預置的，固定的，無法改寫C)多模塊交叉存儲器主要是解決主存

2、空間不夠大的問題D)4、下列關于RISC的描述中，不正確的是_CA)指令條數(shù)比CISC少B)指令長度固定，指令格式種類少，尋址方式種類少C)在程序中出現(xiàn)頻率占80%勺指令占指令總數(shù)的20%D)只有取數(shù)/存數(shù)指令訪問存儲器cache存儲器是為了解決CPU和主存之間在速度上不匹配的問題5、A)223B ) 224C) 22526D ) 2設機器數(shù)字長為16位，一個容量為32MB的存儲器，CPU按半字長尋址，其尋址范圍是C 06、A)程序員調(diào)度的B)操作系統(tǒng)管理的C)由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的D)硬件自動完成的7、下列關于指令的描述，不正確的是A 0A)指令周期是指CPU執(zhí)行某條指令的時間在程

3、序的執(zhí)行過程中，cache與主存的地址映射是由_D精選文庫B)一個指令周期常常包含若干個 CPL周期C)一個CPU周期包含若干時鐘周期D)一條機器指令對應一個微程序，微程序是由若干條微指令序列組成CPU總線在多總線結(jié)構中，用于連接高速I/O設備模塊的總線是C 。)系統(tǒng)總線C)PCI總線)ISA總線9、下列關于磁盤存儲器的描述,不正確的是A)數(shù)據(jù)的寫入和讀出是合用一個磁頭，稱為讀寫磁頭B)磁盤控制器是主機和磁盤驅(qū)動器之間的接口C)磁盤的道密度指沿磁盤半徑方向單位長度上的磁道數(shù)15D)1、摩爾定律指的是芯片單位面積上晶體管的數(shù)目每18個月翻一番。2、SRAM存儲器的存儲元是觸發(fā)器，DRAM存儲器的

4、存儲元是MO關磁盤記錄面外圈的扇區(qū)比內(nèi)圈的扇區(qū)要長，因此每個扇區(qū)記錄的信息也要多二、填空題(共30 分)體管和電容器。3、指令的尋址方式有順序 尋址方式和 跳躍 尋址方式兩種。4、假設某機器有120條指令，平均每條指令由5條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長度位32bit，則控制存儲器的容量最少是 15392bit。5、流水線技術利用的是時間，并行性，超標量技術利用的是一空間 _并行性。6總線的定時方式中,異步定時適用于快速和慢速功能模塊都連接到同一總線的情況， 同步定時-適用于總線長度較短、各功能模塊速度比較接近的情況。7、總線仲裁方式有分布式仲裁和集中式仲裁。集

5、中式仲裁又分為三種，分 別是一鏈式查詢方式_， 計數(shù)器定時查詢方式_，和一獨立請求方式8、Infiniband是一個高性能的I/O 標準，是一種基于開關的體系結(jié)構。9、PCI采用的是同步時序協(xié)議和集中式_仲裁策略，其基本傳輸機制是猝發(fā)式傳送。10、采用串行接口進行字符傳送，假設波特率為3600波特，字符傳送速率為400字符/秒，則每個字符包含 _9一bit。11、讀寫操作時，磁盤是恒_角速_旋轉(zhuǎn)，光盤是恒線速_旋轉(zhuǎn)。12、某磁盤存儲器有20個可用盤面，每個盤面有200個磁道，每個磁道均記錄18000B信息，最小磁道直徑是240mm最大磁道直徑是340mm是則該磁盤存儲器的道密度為4 道/mm_

6、，柱面數(shù)為_200_,磁盤總?cè)萘繛開72000000B_。1041ms 。13、某磁盤存儲器轉(zhuǎn)速為6000RPM平均找道時間為12ms數(shù)據(jù)傳輸率為1KB/ms 則讀出磁盤上連續(xù)存放的1MB數(shù)據(jù)需要的平均時間是 三、簡答題（每題3分，共12分）2、什么是程序的局部性原理？程序總是趨向于使用最近使用過的數(shù)據(jù)和指令，包括程序的時間局部性和程 序的空間局部性。1）程序的時間局部性：指程序即將用到的信息可能就是目前正在使用的信息。2）程序的空間局部性：指程序即將用到的信息可能與目前正在使用的信息在空間上相鄰或者臨近。4、在多總線結(jié)構中有三種總線（HOS總線、PCI總線和LEGAC總、線）和三種橋（北橋、

7、南橋和PCI/LEGACY橋），請說出這三種橋分別連接的是哪些總線？北橋連接HOST總線和PCI總線，南橋連接PCI總線和PCI總線，PCI/LEGACY 橋連接PCI總線和LEGAC總、線。四、設有浮點數(shù)x=23x （+11/16），y = 24x（-13/16），階碼用4位（含一位符號 位）補碼表示，尾數(shù)用5位（含一位符號位）補碼表示，求真值x/y= ?要求（1） 寫出x，y的浮點數(shù)表示，（2）用補碼加減交替法完成尾數(shù)除法運算。（1）11/16=0.1011，故 x 的浮點數(shù)表示為 001101011-13/16=1.1101，故y的浮點數(shù)表示為010010011（2）現(xiàn)依然用x和y表示其

8、尾數(shù)，則x=0.1011，y=-0.1101，用補碼加減交替法進行x/y的尾數(shù)運算如下：1. 微操作命令和微操作答：微操作命令是控制完成微操作的命令； 微操作是由微操作命令控制實現(xiàn)的最 基本操作。2. 快速緩沖存儲器答：快速緩沖存儲器是為了提高訪存速度，在 CPU和主存之間增設的高速存儲 器，它對用戶是透明的。只要將 CPU最近期需用的信息從主存調(diào)入緩存，這樣 CPU每次只須訪問快速緩存就可達到訪問主存的目的，從而提高了訪存速度。5fe=O.1O11. |x|=0JO11 (yfe=i-iioijy|=o-iioi, My|k=i-ooii 商值的求解過程如右表所示:鳩散(余歎)C. 1011

9、 + LOOll00000*卜河補 辭狡商的符號位為叼片011 所以L11101.1100+ 0.11010*1001L0010+ 1.0011余簸為S. Bo討洌補加除敎)五、有一個2048KX 16位的存儲器,(1)需要多少片DRAM芯片?(2)該存儲器需要多少字節(jié)地址位?(3)01010.01010- X010+ LW11L11011_ 1010+ 0.1101hOlH011011余魏為正，上面11 1位十用】補(SE除烈 第欽為正，101-1位余a為負上00毎一0110- 1位01101X(Si由若干片256KX 8位的DRAM芯片構成。問:畫出該存儲器與CPL連接的結(jié)構圖，設CPU的

10、接口信號有地址信號、數(shù)據(jù)信號、控制信號 MREQ和R/W#(1) 需要 DRAM芯片數(shù)=2048KX 16 位/(256K X 8 位)=16(2) 該存儲器容量為 2048KX 16位=4096KB 4096K=22，故需要12個字節(jié)地址位(22)(3)存儲器與CPL連接的結(jié)構圖七、設某機的指令格式、有關寄存器和主存內(nèi)容如下，X為尋址方式，D為形式地址，請在下表中填入有效地址 E及操作數(shù)的值。指令格式XOPD=100內(nèi)存指令格式尋址方式X有效地址E操作數(shù)立即尋址0直接尋址1間接尋址2相對尋址3變址尋址4請?zhí)顚懕碇杏行У刂泛筒僮鲾?shù):OPD=100內(nèi)存尋址方式X有效地址E操作數(shù)立即尋址0不需要尋

11、址100直接尋址1100200間接尋址2200400相對尋址3600800變址尋址41100600請?zhí)顚懕碇杏行У刂泛筒僮鲾?shù):八、下圖所示為單總線CPU內(nèi)部框圖，其中R0R3為通用寄存器，ALU具有 力卩、減運算功能。完成下列問題：（10分）1）說明圖中IR,PC,AR,DR,Y,Z寄存器的作用。2）畫出加法指令SUB R1,（R2）的指令周期流程圖，其中“（Ri） ”表示寄存器間 接尋址，指令左邊的操作數(shù)為目的操作數(shù)?？刂菩盘柨刂破鱖JLIRrRO主存KdbusPCAIRCc尺11R2DRrR31(/ALU/丿1iYu答案如下:1) IR為指令寄存器，PC為程序計數(shù)器, 暫存器，丫用于暫存A

12、LU的一個操作數(shù)，SUB R1,(R2)的指令周期流程圖如下：2)AR為內(nèi)存地址暫存器，DR為內(nèi)存數(shù)據(jù) Z用于暫存ALU的運算結(jié)果。2、當機器字長一定時，_B 長，浮點數(shù)表示的范圍越大，精度越低。A)階符B)階碼C)尾符D )尾數(shù)3、A)下列關于cache地址映射的描述，不正確的是D 。全相聯(lián)映射方式中，主存的一個塊可能存放到cache中任意一行B)直接映射方式中，主存的一個塊只能存放在cache的一個特定行C)D)全相聯(lián)映射方式的cache利用率高，直接映射方式的cache利用率低 組相聯(lián)映射方式是全相聯(lián)映射和直接映射方式的折中方案，即主存中的一個塊放到cache的哪個組是靈活的，而放到該組

13、的哪個行是固定的。4、CPU向應中斷的時間是CA)中斷源提出請求B)取指周期結(jié)束C)執(zhí)行周期結(jié)束D)間址周期結(jié)束5、分支預測的目的是為了D 。提高轉(zhuǎn)移指令的執(zhí)行速度B)提高每條指令的流水執(zhí)行速度C)提高程序的正確性D)提高指令預取的成功率6在堆棧尋址中，設A為累加器，SP為堆棧指示器，Msp為SP指示的棧頂單元。如果進棧操作順序是：(SP -1SP,(A) Msp那么出棧操作的順序應是A)C)7、A)B)C)D)A)B)C)D)9、A)B)C)D)(Msp A,( SP) +1SP(SP -1SP,( Msp A中斷處理過程中,關中斷開中斷保存CPU現(xiàn)場恢復CPU現(xiàn)場B)( SP +1SP,(

14、 Msp AD) ( Msp A,( SP -1SPA 是由硬件完成。下列說法中正確的是D 。多體交叉存儲器主要解決擴充容量問題。Cache地址空間是主存地址空間的一部分。主存都是由易失性的隨機讀寫存儲器構成的。Cache的功能全部由硬件實現(xiàn)。計算機操作的最小單位時間是A時鐘周期指令周期CPL周期中斷周期。1、若機器數(shù)為補碼，某寄存器中的內(nèi)容為 BF（十六進制），則該寄存器存儲的數(shù)據(jù)真值是 二65（用十進制表示）0 2、多模塊交叉存儲器中，地址在模塊中的安排方式有 順序和交叉 兩種。3、已知cache存儲周期為20ns,主存存儲周期為220ns, cache/主存系統(tǒng)平均訪問時間為60ns，則

15、cache命中率是_80 o 4、假設某機器有120條指令，平均每條指令由5條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長度位32bit，則控制存儲器的容量最少是 15392bit 5、流水線中存在的三種相關沖突分別是資源相關_，_數(shù)據(jù)相關_和控制相關 6按總線仲裁電路的位置不同，總線總裁分為_集中式_仲裁和_分布式_仲裁。7、設字長8位（含1位符號位），則原碼定點小數(shù)能表示的絕對值最大負數(shù)是- （127）8、在組合邏輯控制器中，微操作控制信號由時序、狀態(tài)條件 和 指令決定。9、已知有四位數(shù)P1P2P3P4采用偶校驗，其校驗位 C的表達式為P1異或P2異或P3異或P4 。10

16、、在不改變中斷響應優(yōu)先級次序的條件下， 通過 中斷屏蔽 可以改變中斷處 理次序。三、浮點數(shù)標準IEEE754的規(guī)格化數(shù)表示方式為（-1） s*1.m*2e-127，其中s為符號位，m為尾數(shù)，e為階碼，32位浮點數(shù)的s、e、m分別占1, 8, 23bit，請寫出下列十進制數(shù)的IEEE754標準的32位浮點規(guī)格化數(shù)。(1) 25/64(2) -35/128答：25/64=(0.00011001) 2=(1.1001x2 “)2 -35/64=(-0.00100011) 2=(-1.00011x2 -3)2故25/64的IEEE754標準的32位浮點規(guī)格化數(shù)為:0,01111011,10010000

17、000000000000000 -35/64的IEEE754標準的32位浮點規(guī)格化數(shù)為: 1,00111110,00011000000000000000000四、已知x=0.1011，y= 0.1101，求x - y （用補碼加減交替法進行運算）。x,=0.1011 Jx| = 0.1011101,1/1=0.1101,My|4H=1-0011商值的求解過程如右表所示:商的符號位為和片F(xiàn)釦I所以U-刈障 L1101sift明+ LW11*卜皆補t躺救）1. 1L101.1LOO + 0, LlOi:您救為ft,上商Q+【評補加餘繭）0.13011.0010+01QL余數(shù)劃L上S1珂補（減除勤）

18、0.C1C10.1010 + LWllOilOil魚藪為正，上蠱1+卜河補側(cè)數(shù)1.11011. 1010+ Q,U01ClioOlio余數(shù)幀.上Bo+尹補除R）ddui金敎為正，上商11、假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校校驗的字符碼是 D。D 11001001A 11001011 B 11010110 C 11000001在機器數(shù)_B，零的表示是唯一的。A原碼 B 補碼 C 移碼 D 反碼某機字長32位，存儲容量64MB若按字編址，它的尋址范圍是A 8M B 16MB C 16M D 8MB采用虛擬存儲器的主要目的是A提高主存儲器的存取速度；管理和調(diào)度；C提高外存儲器的存

19、取速度；2、3、4、B擴大主存儲器的存儲空間，并能進行自動D 擴大外存儲器的存儲空間;B 。5、微程序控制器中，機器指令與微指令的關系是A每一條機器指令由一條微指令來執(zhí)行；B每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行；C 一段機器指令組成的程序可由一條微指令來執(zhí)行；D 一條微指令由若干條機器指令組成；&同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因為同步傳輸A不需要應答信號；BC用一個公共時鐘信號進行同步； D7、計算機系統(tǒng)中的存儲器系統(tǒng)是指C_總線長度較短；各部件存取時間較為接近;A RAM存儲器 B ROM存儲器C主存儲器D cache主存儲器和外存儲器8、存儲單兀是指B。A存放一

20、個二進制信息位的存儲元C存放一個字節(jié)的所有存儲元集合9、雙端口存儲器所以能高速進行讀 /B存放一個機器字的所有存儲元集合 D存放兩個字節(jié)的所有存儲元集合； 寫，是因為采用_B。A高速芯片B兩套相互獨立的讀寫電路C流水技術 D新型器件10、描述流水CPU基本概念正確的句子是A. 流水CPU是以空間并行性為原理構造的處理器B. 流水CPI一定是RISC機器C.流水CPI一定是多媒體CPUD流水CPU是種非常經(jīng)濟而實用的時間并行技術二、填空題（共25分每空1分）1、馮諾依曼計算機在硬件上是由控制器 、存儲器算器2、IEEE754標準，一個浮點數(shù)由 符號位S 、階碼E、尾數(shù)M三個域組成。其中階碼E的值

21、等于指數(shù)的_真值e 卩上一個固定 偏移位。3、根據(jù)地址格式不同，虛擬存儲器分為頁式、段式 和 段頁式三種。4、CPU從主存取出一條指令并執(zhí)行該指令的時間叫做 _指令周期，它常用若干個_機器周期_來表示，而后者又包含有若干個 時鐘周期。5、對存儲器的要求是_容量大，速度快 成本低。為了解決這方面的矛盾， 計算機采用多級存儲體系結(jié)構。&指令系統(tǒng)是表征一臺計算機性能的重要因素，它的格式和接影響到機器的硬件結(jié)構而且也影響到系統(tǒng)軟件。7、CPU中至少有如下六類寄存器 指令寄存器，程序計數(shù)器，地址_寄存器，通用 寄存器,狀態(tài)條件寄存器，寄存器。三、簡答題（共20分）1、什么是RISC? RISC指令系統(tǒng)的

22、特點是什么？輸入設備輸出設備五大部分構成。功能 不僅直答:(1)(2)(3)(4)RISC是精簡指令系統(tǒng)計算機，它有以下特點：選取使用頻率最高的一些簡單指令，以及很有用但不復雜的指令。 指令長度固定，指令格式種類少，尋址方式種類少。只有取數(shù)/存數(shù)指令訪問存儲器，其余指令的操作都在寄存器之間進行。 大部分指令在一個機器周期內(nèi)完成。(5)(6)CPU中通用寄存器數(shù)量相當多。以硬布線控制為主，不用或少用微指令碼控制。(7) 一般用高級語言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時間。2、 簡述控制器的基本功能？( 8分)答：一臺電子計算機基本上可以劃分為兩大部分 -控制器和執(zhí)行部件， 控制器就是控

23、制部件，運算器、存儲器、外設對控制器來說就是執(zhí)行部件?？刂破骶哂腥缦滤膫€方面的基本功能：1 )指令控制，程序的順序控制，稱 為指令控制。2)操作控制，管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號， 把各種操作信號送往相應的部件，從而控制這些部件按指令的要求進行動 作。3)時間控制，對各種操作實施時間上的定時，稱為時間控制。4)數(shù)據(jù)控制，所謂數(shù)據(jù)加工，就是對數(shù)據(jù)進行算術運算和邏輯運算處理。3、 CPJ向應中斷應具備哪些條件？畫出中斷處理過程流程圖。(8分) 條件：(1)在CPU中的中斷屏蔽觸發(fā)器IM必須是開放的。(2 )外設有中斷請求時，中斷請求觸發(fā)器IR必須處于“ 1”狀態(tài)，保持中斷 請求信號。(3)外設接口中中斷允許觸發(fā)器 EI必須為“1”，這樣才能把外設中斷請求 送至CPU中 斷(4)當上述三個條件具備時，CPU在現(xiàn)行指令結(jié)束的最后一個機器周期響應中斷。四、有兩個浮點數(shù) x=2(+01)2 (-0.111)2Y=+01)2(+0.101)2，設