廣播電視大學《計算機組成形成性考核冊》形考作業(yè)答案

1、計算機組成原理 A形考作業(yè)一（參考答案） 一、選擇題： 1 .機器數(shù) A .原碼 答案：B, C 2.某計算機字長 可表示的最大正小數(shù)為 中，零的表示形式是唯一的。 B .補碼C.移碼 D .反碼 16位，采用補碼定點小數(shù)表示，符號位為 ，最小負小數(shù)為 1位，數(shù)值位為15位，則 -（1-嚴） 十叭-1-廠號 C. 答案： 3. 加法器采用并行進位的目的是 。 A .提高加法器的速度B .快速傳遞進位信號 C.優(yōu)化加法器結構D .增強加法器功能 答案：B 不是組成運算器的部件。 4. 組成一個運算器需要多個部件，但下面所列 A .狀態(tài)寄存器B .數(shù)據(jù)總線 C. ALUD .地址寄存器 答案：D

2、二、判斷題：判斷下列說法是否正確，并說明理由。 1. ASCII編碼是一種漢字字符編碼；X 答: ASCII編碼是西文字符集，共能表示128個字符。 2. 一般采用補碼運算的二進制減法器，來實現(xiàn)定點二進制數(shù)加減法的運算；X 答：補碼表示適合于進行加減法運算，對符號位與數(shù)值位同等處理，只要結果不超出 機器所能表示的范圍， 將直接得到正確的運算結果， 并且可以用實現(xiàn)加法運算的電路完成減 法運算。 3. 在浮點數(shù)表示法中，階碼的位數(shù)越多，能表達的數(shù)值精度越高；X 答:在浮點數(shù)表示法中，階碼的位數(shù)越多，能表達的數(shù)值越大；尾數(shù)的位數(shù)越多，能 表達的數(shù)值精度越高。 4. 只有定點數(shù)運算才可能溢出，浮點數(shù)運

3、算不會產(chǎn)生溢出。 答：不僅定點數(shù)運算可能溢出，浮點數(shù)運算也會產(chǎn)生溢出。 三、簡答題： 1. 簡述奇偶校驗碼和海明校驗碼的實現(xiàn)原理。 答：奇偶校驗碼是一種最簡單的數(shù)據(jù)校驗碼，可以檢測出一位錯誤（或奇數(shù)個位錯誤）， 但不能確定出錯的位置， 也不能檢測出偶數(shù)個位出錯。通常是在有效的數(shù)據(jù)位之外再增加一 個二進制位，稱為校驗位，通過異或門線路判斷數(shù)據(jù)位中取值為1的位數(shù)是奇數(shù)和偶數(shù)， 來 決定校驗位的值為1或0,使新得到的碼字中取值為 1的位數(shù)湊成為奇數(shù)或偶數(shù)，這項操作 被稱為編碼過程，湊成奇數(shù)的方案稱為奇校驗，湊成偶數(shù)的方案稱為偶校驗。 海明校驗碼原理：海明碼是對多個數(shù)據(jù)位使用多個校驗位的一種檢錯糾錯編

4、碼方案。是 在k個數(shù)據(jù)位之外加上r個校驗位，從而形成一個k+r位的新的碼字，使新的碼字的碼距比 較均勻地拉大。把數(shù)據(jù)的每一個二進制位分配在幾個不同的偶校驗位的組合中，當某一位出 現(xiàn)錯誤，就會引起相關的幾個校驗位的值發(fā)生變化，這不但可以發(fā)現(xiàn)錯誤， 還可以指出哪一 位出錯，并能恢復該出錯位的正確值 。 2. 簡述教材中給出的 Ml PS計算機的運算器部件的功能和組成。 答: MIPS計算機是上個世紀八十年代中期推出的典型RISC結構、非常成功的系統(tǒng)，國內(nèi) 外許多教材都把Ml PS的指令系統(tǒng)和實現(xiàn)技術選為教學內(nèi)容。 下圖是Ml PS計算機的運算器部件的內(nèi)部組成。由圖可見，它主要包括兩個重要部分， 一

5、個是由128個寄存器組成的寄存器堆，另一個是執(zhí)行數(shù)據(jù)運算的ALU。這個運算器被用 于多周期CPU系統(tǒng)（對不同類型的指令選用不同的周期數(shù)）時， ALU既用于計算數(shù)據(jù)，又 用于計算數(shù)據(jù)和指令在存儲器中的地址，故還需要向ALU提供計算指令地址的相關信息。 A L U A 寄存器堆REGS由4組各32個寄存器組成，有 3個控制端口 （5位）提供寄存器編號， 其中的2個（rs、rt）用于讀，讀出的數(shù)據(jù)將保存到寄存器A和B。1個（rd）用于寫，寫入 的數(shù)據(jù)由DI引腳提供，可以是寄存器C或從內(nèi)存讀出的內(nèi)容，寄存器B的內(nèi)容可以寫到 內(nèi)存。 算邏運算單元 ALU能完成加、減、與、或、異或等運算，用ALU-fu

6、nc信號選擇，一 路運算數(shù)據(jù)包括寄存器A和程序計數(shù)器 PC 2個來源，用A-sel選擇，另一路包括寄存器 B、 常數(shù)4、兩個立即數(shù)lmmed-1和Immed-2 （兩個立即數(shù)來自指令寄存器IR并經(jīng)過擴展得到） 4個來源，用B-sel選擇，產(chǎn)生運算結果 R （送到PC）或保存到結果寄存器 C,還產(chǎn)生結果 為0的標志位信息 Z。ALU完成數(shù)據(jù)運算，數(shù)據(jù)、指令在內(nèi)存中的地址計算這三種操作。 3. 浮點運算器由哪幾部分組成？ 答：浮點運算器總是由處理價碼和處理尾數(shù)的這樣兩部分邏輯線路組成。例如：以In tel 80827浮點協(xié)處理器為例，80827內(nèi)部有處理浮點數(shù)指數(shù)部分的部件和處理尾數(shù)部分的部件，

7、還有加速移位操作的移位寄存器線路以及寄存器堆棧等組成。 4.假定X = 0.0110011*2 11， Y = 0.1101101*2 -10 （此處的數(shù)均為二進制），在不使用 隱藏位的情況下，回答下列問題： （1）浮點數(shù)階碼用4位移碼、尾數(shù)用8位原碼表示（含符號位），寫出該浮點數(shù)能表示 的絕對值最大、最小的（正數(shù)和負數(shù)）數(shù)值； （2）寫出X、Y的浮點數(shù)表示。 （3）計算X+Y （1）答：階碼用4位移碼表示、尾數(shù)用 8位原碼表示： 絕對值最大：1111 0 1111111 階碼尾數(shù)符號位尾數(shù) 1111 1 絕對值最?。?1000 0 1000 1 1111111 1000000 1000000

8、 2）答：寫出 X、 Y 的浮點數(shù)表示。 X浮=10110 0110011Y浮=011001101101 3）答：計算 X+Y A :求階差： E|=|1011-0110|=0101 B :對階：丫 變?yōu)?1 011 0 00000 1101101 C :尾數(shù)相加：00 0110011 00000+ 00 00000 1101101=00 0110110 01101 D :規(guī)格化：左規(guī)：尾數(shù)為 0 1101100 1101，階碼為1010 F:舍入處理：采用 0舍1入法處理，則有 00 1101100+1=00 1101101 E:不溢出 所以，X+Y最終浮點數(shù)格式的結果：1010 0 110

9、1101，即0.1101101*210 四、計算題： 1.將十六進制數(shù)據(jù) 14.4CH 表示成二進制數(shù),然后表示成八進制數(shù)和十進制數(shù)。 解： 14.4CH=(10100.01001100) 2=(24.23)8=(20.296875)10 2.對下列十進制數(shù)表示成 (1)17； (2)-17； 解：( 1 ) x=1 7=( 10001)2； (2)x=-17=(-10001)2； 8 位(含一位符號位)二進制數(shù)原碼和補碼編碼。 則 兇 原=0 0010001 ,兇 補=0 0010001 則 兇原=1 0010001 , X補=1 1101111 3.已知下列各X原，分別求它們的X反和X補。

10、 (1)兇原=0.10100; (2) X原=1.00111; ( 3) X原=010100; (4) x原=110100; 解：(1) 已知 已知 已知 4) 已知 兇原=0.10100;貝U 兇反=0 10100, X補=0 10100 兇原=1.00111 ;則 兇反=1 11000,兇補=1 11001 兇原=010100 ;則X反=0 10100 , X補=0 10100 兇原=110100;則X反=1 01011,兇補=1 01100 4.寫出X = 10111101, Y = 00101011的雙符號位原碼、反碼、補碼表示，并用雙符號補 碼計算兩個數(shù)的差。 解： 兇原=00 10

11、111101, 兇反=00 10111101, 兇補=00 10111101 Y原=11 00101011,Y反=11 11010100,Y補=11 11010101 X 補=X補+-Y補=00 1011 1101+00 0010 1011 = 00 1110 1000 注意：補碼、移碼表示中零是唯一的。 計算機組成原理A形成性考核作業(yè)二（參考答案） 一、選擇題： 1.計算機硬件能直接識別和運行的只能是 程序。 A .機器語言B .匯編語言C .高級語言D . VHDL 答：A 2指令中用到的數(shù)據(jù)可以來自 A 通用寄存器 E. 內(nèi)存單元 答： A、C、E 3匯編語言要經(jīng)過 A 編譯程序 答：

12、C 可多選）。 B 微程序存儲器C.輸入輸出接口 F. 磁盤 的翻譯才能在計算機中執(zhí)行。 B .數(shù)據(jù)庫管理程序C.匯編程序 4在設計指令操作碼時要做到 _ A 能區(qū)別一套指令系統(tǒng)中的所有指令 B 能表明操作數(shù)的地址 C 長度隨意確定 D 長度適當規(guī)范統(tǒng)一 答： A、B、D 5控制器的功能是 。 A 向計算機各部件提供控制信號 C .支持匯編程序 答： A 6從資源利用率和性能價格比考慮， 單指令周期方案 。 A 最好B 次之 答： A、B、C 可多選）。 B .執(zhí)行語言翻譯 D .完成數(shù)據(jù)運算 指令流水線方案 C .最不可取 D .都差不多 D.指令寄存器 D .文字處理程序 ，多指令周期方案

13、 二、判斷題：判斷下列說法是否正確，并說明理由 。 1.變址尋址需要在指令中提供一個寄存器編號和一個數(shù)值。V 答: 對的。變址尋址就是將寄存器（該寄存器一般稱作基址寄存器）的內(nèi)容與指令中給 出的地址偏移量相加， 從而得到一個操作數(shù)的有效地址。 變址尋址方式常用于訪問某基地址 附近的地址單元。 2計算機的指令越多，功能越強越好。X 答:錯的。并不一定， CISC 比 RISC 指令更多，功能更強大，但并不比 RISC 好 3.程序計數(shù)器PC主要用于解決指令的執(zhí)行次序。 V 4微程序控制器的運行速度一般要比硬連線控制器更快。 答: 錯的。正好相反 . 三、簡答題： 1一條指令通常由哪兩個部分組成？

14、指令的操作碼一般有哪幾種組織方式？各自應用 在什么場合？各自的優(yōu)缺點是什么？ 答：一條指令通常由操作碼和操作數(shù)兩個部分組成。 指令的操作碼一般有定長的操作碼、變長的操作碼兩種組織方式。 定長操作碼的組織方式應用在當前多數(shù)的計算機中； 變長的操作碼組織方式一般用在小 型及以上的計算機當中。 定長操作碼的組織方式對于簡化計算機硬件設計，提高指令譯碼和識別速度有利。 變長的操作碼組織方式可以在比較短的指令字中， 既能表示出比較多的指令條數(shù)， 又能 盡量滿足給出相應的操作數(shù)地址的要求。 2如何在指令中表示操作數(shù)的地址？通常使用哪些基本尋址方式？ 答：是通過尋址方式來表示操作數(shù)的地址。 通常使用的基本尋

15、址方式有：立即數(shù)尋址、直接尋址、寄存器尋址、寄存器間接尋 址、變址尋址、相對尋址、間接尋址、堆棧尋址等。 3為讀寫輸入 /輸出設備，通常有哪幾種常用的尋址方式用以指定被讀寫設備？ 答：為了便于 CPU 對外部設備的快速識別和選擇，即為讀寫輸入/輸出設備，必須對接 口中所有可訪問的寄存器（ I/O 端口）進行編址。通常有兩種常用的編址方式用以指定被讀 寫設備，一是 I/O 端口與主存儲器統(tǒng)一的編制方式，另一種是 I/O 端口與主存儲器彼此獨立 的編制方式。 4簡述計算機中控制器的功能和基本組成，微程序的控制器和硬連線的控制器在組成 和運行原理方面有何相同和不同之處？ 答：控制器主要由下面 4 個

16、部分組成： （1）程序計數(shù)器（PC）,是用于提供指令在內(nèi)存中的地址的部件，服務于讀取指令， 能執(zhí)行內(nèi)容增量和接收新的指令地址，用于給出下一條將要執(zhí)行的指令的地址。 （2）指令寄存器（IR），是用于接收并保存從內(nèi)存儲器讀出來的指令內(nèi)容的部件，在執(zhí) 行本條指令的整個過程中，為系統(tǒng)運行提供指令本身的主要信息。 （ 3）指令執(zhí)行的步驟標記線路, 用于標記出每條指令的各個執(zhí)行步驟的相對次序關系, 保證每一條指令按設定的步驟序列依次執(zhí)行。 （ 4）全部控制信號的產(chǎn)生部件,它依據(jù)指令操作碼、指令的執(zhí)行步驟（時刻）,也許還 有些另外的條件信號, 來形成或提供出當前執(zhí)行步驟計算機各個部件要用到的控制信號。 計

17、算機 整機各硬件系統(tǒng), 正是在這些信號控制下協(xié)同運行, 執(zhí)行指令, 產(chǎn)生預期的執(zhí)行結果。 由于上述后兩個部分的具體組成與運行原理不同, 控制器被分為硬連線控制器 （又稱為 組合邏輯的控制器）和微程序控制器兩大類。 微程序的控制器和組合邏輯的控制器是計算機中兩種不同類型的控制器。 共同點： 基本功能都是提供計算機各個部件協(xié)同運行所需要的控制信號；組成部分 都有程序計數(shù)器 PC，指令寄存器IR;都分成幾個執(zhí)行步驟完成每一條指令的具體功能。 不同點： 主要表現(xiàn)在處理指令執(zhí)行步驟的辦法, 提供控制信號的方案不一樣。 微程序的 控制器是通過微指令地址的銜接區(qū)分指令執(zhí)行步驟，應提供的控制信號從控制存儲器中

18、讀 出，并經(jīng)過一個微指令寄存器送到被控制部件。 組合邏輯控制器是用節(jié)拍發(fā)生器指明指令執(zhí) 行步驟，用組合邏輯電路直接給出應提供的控制信號。 微程序的控制器的優(yōu)點是設計與實現(xiàn)簡單些， 易用于實現(xiàn)系列計算機產(chǎn)品的控制器， 理 論上可實現(xiàn)動態(tài)微程序設計，缺點是運行速度要慢一些。 EDA 組合邏輯控制器的優(yōu)點是運行速度明顯地快，缺點是設計與實現(xiàn)復雜些，但隨著 工具的成熟，該缺點已得到很大緩解。 5控制器的設計和該計算機的指令系統(tǒng)是什么關系？ 答：控制器的的基本功能，是依據(jù)當前正在執(zhí)行的指令， 和它所處的執(zhí)行步驟，形成并 提供在這一時刻整機各部件要用到的控制信號。 所以， 控制器的設計和該計算機的指令系統(tǒng)

19、 是一一對應的關系， 也就是控制器的設計應依據(jù)指令的要求來進行， 特別是要分析每條指令 的執(zhí)行步驟，產(chǎn)生每個步驟所需要的控制信號。 6指令采用順序方式、流水線方式執(zhí)行的主要差別是什么？各有什么優(yōu)點和缺點？ 順序方式是， 在一條指令完全執(zhí)行結束后， 再開始執(zhí)行下一條指令。 優(yōu)點是控制器設計 簡單，容易實現(xiàn)， ;缺點是速度比較慢。 在計算機中，完成一條指令實際上可分為幾個步驟，如取指令、譯碼、指令執(zhí)行、存結 果等步驟， 指令流水線方式是提高計算機硬件性能的重要技術和有效措施，在成本增加不多 的情況下很明顯地提高了計算機的性能。 實現(xiàn)的思路是把一條指令的處理過程分解為不同的 幾個步驟、 使用不同的執(zhí)

20、行部件去完成， 在時間上又允許這幾個部件可以并行運行， 例如當 某一條指令在進行譯碼階段時、 下一條指令即可進入取指令階段， 這樣可以大大提高指令的 ;突出的優(yōu)點是速度明顯提高。 執(zhí)行的速度，缺點是控制器設計復雜，比較不容易實現(xiàn), 計算機組成原理 A 形成性考核作業(yè)三參考答案 一、選擇題： 1下列部件（設備） 答：B A 光盤存儲器 2.某 SRAM 目應為 。 答： D A 23 3在主存和 中，存取速度最快的是 芯片， B . CPU的寄存器 C.軟盤存儲器D .硬盤存儲器 其容量為 1KX8 位，加上電源端和接地端，該芯片引出線的最少數(shù) B CPU 之間增加 Cache 的目的是 25

21、C50 D20 A 擴大主存的容量 CPU 中通用寄存器的數(shù)量 CPU 和主存之間的速度匹配 CPU 中的寄存器工作 B 增加 C 解決 D 代替 答： C I/O 設備是靠 來區(qū)分的。 B .不同的數(shù)據(jù)和指令代碼 D 不同的地址 4在獨立編址方式下，存儲單元和 A 不同的地址和指令代碼 C.不同的數(shù)據(jù)和地址 答： A 5隨著CPU速度的不斷提升，程序查詢方式很少被采用的原因是 A 硬件結構復雜B 硬件結構簡單 CCPU 與外設串行工作D CPU 與外設并行工作 答： C 6在采用DMA方式的I/O系統(tǒng)中，其基本思想是在 之間建立直接的數(shù)據(jù)通路。 A CPU 與外設B 主存與外設 CCPU 與

22、主存D 外設與外設 答： B 二、判斷題：判斷下列說法是否正確，并說明理由。 1. CPU訪問存儲器的時間是由存儲器的容量決定的，存儲器容量越大，訪問存儲器所 需的時間越長。 X X 能從邏輯上對內(nèi)存容量進行 答: 錯的。它是由存儲器的的帶寬，字長和存儲周期決定的 2引入虛擬存儲系統(tǒng)的目的，是為了加快外存的存取速度。 答: 錯的。虛擬存儲器是指具有請求調(diào)入功能和置換功能， 擴充的一種存儲器系統(tǒng)。 在虛擬存儲器系統(tǒng)中， 作業(yè)無需全部裝入， 只要裝入一部分就可運 行。 引入虛擬存儲技術之后 ,可以: （1、提高內(nèi)存利用率； （如：定義 100*100 大小的數(shù)組， 可能只用到 10*10 個元素）

23、 （2、程序不再受現(xiàn)有物理內(nèi)存空間的限制；編程變得更容易； （3、可以提高多道程序度，使更多的程序能夠進入內(nèi)存運行 3按主機與接口間的數(shù)據(jù)傳送方式，輸入/輸出接口可分為串行接口和并行接口。 4. DMA控制器通過中斷向 CPU發(fā)DMA請求信號。V 三、簡答題： 1在三級存儲體系中，主存、外存和高速緩存各有什么作用？各有什么特點？ 答：主存儲器：簡稱為主存或內(nèi)存，主存儲器速度快，但容量較小。它用來存放計算機 運行時正在執(zhí)行的程序和數(shù)據(jù)， CPU 可以直接對主存內(nèi)的單元進行讀寫操作。 輔助存儲器： 。簡稱為外存，位于系統(tǒng)主機的外部，輔助存儲器速度慢、容量大。它通 常它用來存放需要長期保留的或是暫時

24、不用的程序和數(shù)據(jù)信息，但需要處理這些信息時， CPU 要將它調(diào)入內(nèi)存后，才能使用。 高速緩沖存儲器 ： 高速緩沖存儲器（ Cache ）是為了解決 CPU 和主存之間速度不匹配 而采用的一項技術 。高速緩沖存儲器， 是一個相對于主存來說容量很小、 速度特快、 用靜態(tài) 存儲器器件實現(xiàn)的存儲器系統(tǒng)。它的作用在于緩解主存速度慢、跟不上CPU 讀寫速度要求 的矛盾。它的實現(xiàn)原理，是把 CPU 最近最可能用到的少量信息（數(shù)據(jù)或指令）從主存復制 到 Cache 中，當 CPU 下次再用這些信息時，它就不必訪問慢速的主存，而直接從快速的 CACHE 中得到，從而提高了得到這些信息的速度，使 CPU 有更高的運行效率。 2什么是隨機存取方式？哪些存儲器采用隨機存取方式？ 答： RAM, 即隨機存儲器，可以看作是由許多基本的存儲單元組合起來構成的大規(guī)模集 成電路。 SRAM ）和動態(tài)隨 按工作原理的不同，隨機存儲器存取方式可分為：靜態(tài)隨機存儲器（ 機存儲器（ DRAM ）兩種類型。 3什么是虛擬存儲器？它能解決什么問題？為什么？ 答：虛擬存儲器屬于主存外存層次， 由存儲器管理硬件和操作系統(tǒng)中存儲器管理軟件 支持，借助于硬磁盤等輔助存儲器， 并以透明方式提供給用戶的計算機系統(tǒng)具有輔存的容量， 接近主存的速度，單位容量的成本和輔存差不多的存儲