維修電工高級(jí)電子部分PPT 觸發(fā)器和時(shí)序邏輯電路

1、第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 本單元重點(diǎn)知識(shí)點(diǎn)本單元重點(diǎn)知識(shí)點(diǎn) 重點(diǎn)掌握觸發(fā)器的邏輯符號(hào)、真值表、狀態(tài)轉(zhuǎn)重點(diǎn)掌握觸發(fā)器的邏輯符號(hào)、真值表、狀態(tài)轉(zhuǎn) 換圖、特征方程和邏輯波形圖。換圖、特征方程和邏輯波形圖。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 第一節(jié)第一節(jié) 觸發(fā)器觸發(fā)器 觸發(fā)器是一種能記憶一位二進(jìn)制數(shù)的存儲(chǔ)單元。由觸發(fā)器是一種能記憶一位二進(jìn)制數(shù)的存儲(chǔ)單元。由 它可以構(gòu)造計(jì)數(shù)器、寄存器、移位寄存器等時(shí)序邏輯電它可以構(gòu)造計(jì)數(shù)器、寄存器、移位寄存器等時(shí)序邏輯電 路。在一定的外界信號(hào)作用時(shí)，觸

2、發(fā)器可以從一個(gè)穩(wěn)態(tài)路。在一定的外界信號(hào)作用時(shí)，觸發(fā)器可以從一個(gè)穩(wěn)態(tài) 翻轉(zhuǎn)到另一個(gè)穩(wěn)態(tài)，當(dāng)外界信號(hào)消失后，能保持更新后翻轉(zhuǎn)到另一個(gè)穩(wěn)態(tài)，當(dāng)外界信號(hào)消失后，能保持更新后 的狀態(tài)。兩個(gè)穩(wěn)定的工作狀態(tài)，一個(gè)是的狀態(tài)。兩個(gè)穩(wěn)定的工作狀態(tài)，一個(gè)是“0”“0”態(tài)，即輸出態(tài)，即輸出 q q0 0、 。另一個(gè)是。另一個(gè)是“1”“1”態(tài)，即輸出態(tài)，即輸出q q1 1、 。 當(dāng)無外界信號(hào)作用時(shí)，觸發(fā)器狀態(tài)維持不變。當(dāng)無外界信號(hào)作用時(shí)，觸發(fā)器狀態(tài)維持不變。 1q 0q 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 觸發(fā)器分類觸發(fā)器分類 按功能分類分為：按功能分類分為：rsrs、jkjk、t t、d d觸

3、發(fā)器觸發(fā)器 學(xué)習(xí)時(shí)重點(diǎn)掌握觸發(fā)器的學(xué)習(xí)時(shí)重點(diǎn)掌握觸發(fā)器的邏輯符號(hào)、真邏輯符號(hào)、真 值表、值表、狀態(tài)轉(zhuǎn)換圖、特征方程和邏輯波形狀態(tài)轉(zhuǎn)換圖、特征方程和邏輯波形 圖。圖。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 一、基本一、基本rsrs觸發(fā)器觸發(fā)器 基本基本rsrs觸發(fā)器是構(gòu)成各種觸發(fā)器的基本單元。觸發(fā)器是構(gòu)成各種觸發(fā)器的基本單元。 邏輯符號(hào)邏輯符號(hào) & q sr sr qqq sr sr qq sr (a)(b)(c) 邏輯圖邏輯圖 邏輯符號(hào)邏輯符號(hào) 有兩個(gè)輸出端：有兩個(gè)輸出端：q、q； q的狀態(tài)為觸發(fā)器的狀態(tài)；所以的狀態(tài)為觸發(fā)器的狀態(tài)；所以 觸發(fā)器有觸發(fā)器有0態(tài)態(tài)和和1態(tài)態(tài)。

4、 兩個(gè)輸入端：兩個(gè)輸入端：r、s。r為置為置1端端 或或置位端置位端，r為置為置0端或端或復(fù)位端復(fù)位端； & q sr sr qqq sr sr qq sr (a)(b)(c) 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 1 1、基本、基本rsrs觸發(fā)器真值表觸發(fā)器真值表 qn 為現(xiàn)態(tài)為現(xiàn)態(tài) ，qn+1為次態(tài)為次態(tài) srqn+1 00 011 100 11qn 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2 2、狀態(tài)轉(zhuǎn)換圖及、狀態(tài)轉(zhuǎn)換圖及特征方程：特征方程： nn rqsq 1 約束方程（條件）：約束方程（條件）：1sr0sr 或 特征方程：特征方程： 第五單元

5、第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 二、同步二、同步rsrs觸發(fā)器觸發(fā)器 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 1 1、同步、同步rsrs觸發(fā)器真值表觸發(fā)器真值表 s s（置數(shù)端）（置數(shù)端）r r（清零端）（清零端）qn n（初態(tài)）（初態(tài)）qn+1 n+1（次態(tài)） （次態(tài)）功能說明功能說明 0 00 00 00 0 保持保持 0 00 01 11 1 0 01 10 00 0 置置0 0 01 11 10 0 1 10 00 01 1 置置1 1 10 01 11 1 1 11 10 0x x 工作時(shí)必須避工作時(shí)必須避 免免 1 11 11 1x x 第五

6、單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 1 1、同步、同步rsrs觸發(fā)器真值表觸發(fā)器真值表 nn qrq s 1 約束方程（條件）：約束方程（條件）：1sr0sr 或 特征方程：特征方程： 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2 2、d d 觸發(fā)器觸發(fā)器 由于由于rsrs觸發(fā)器存在約觸發(fā)器存在約 束條件的缺點(diǎn)，可以通過束條件的缺點(diǎn)，可以通過 硬件的辦法保證硬件的辦法保證rsrs輸入始輸入始 終相反（與教材略有不終相反（與教材略有不 同）。同）。 利用利用d d觸發(fā)器，在觸發(fā)器，在cp=1cp=1 作用下將作用下將d d端的數(shù)據(jù)送入觸端的數(shù)據(jù)送入觸 發(fā)器，

7、因此發(fā)器，因此d d觸發(fā)器又稱觸發(fā)器又稱d d 鎖存器。鎖存器。 qq sdrd dcp & & 1 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2 2、d d 觸發(fā)器觸發(fā)器 s rd q q sd 1dd r c1cp q q 集成集成d觸發(fā)器符號(hào)觸發(fā)器符號(hào) dq qn+1 n+1 00 0 11 1 qn+1=d （cp=1時(shí)）時(shí)） d d 觸發(fā)器的特征方程：觸發(fā)器的特征方程： d d觸發(fā)器的真值表觸發(fā)器的真值表 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 d d觸發(fā)器的狀態(tài)圖與波形圖觸發(fā)器的狀態(tài)圖與波形圖 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序

8、邏輯電路 3 3、t t 觸發(fā)器與觸發(fā)器與tt觸發(fā)器觸發(fā)器 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 3 3、t t 觸發(fā)器觸發(fā)器 電路組成如圖電路組成如圖510所示，所示，t t與與 cpcp等效。是由等效。是由rs觸發(fā)器加反饋線得觸發(fā)器加反饋線得 來的稱為來的稱為t觸發(fā)器觸發(fā)器。類似的有由類似的有由d觸觸 發(fā)器發(fā)器加反饋線加反饋線得來的稱為得來的稱為t觸發(fā)器。觸發(fā)器。 功能描述：功能描述： 當(dāng)當(dāng)t等于等于1，來一個(gè)，來一個(gè)cp翻轉(zhuǎn)一次。翻轉(zhuǎn)一次。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 3 3、t t 觸發(fā)器觸發(fā)器 電路組成如圖電路組成如圖510所示，

9、所示，t t與與 cpcp等效。是由等效。是由rs觸發(fā)器加反饋線得觸發(fā)器加反饋線得 來的稱為來的稱為t觸發(fā)器觸發(fā)器。類似的有由類似的有由d觸觸 發(fā)器發(fā)器加反饋線加反饋線得來的稱為得來的稱為t觸發(fā)器。觸發(fā)器。 功能描述：功能描述： 當(dāng)當(dāng)t等于等于1，來一個(gè)，來一個(gè)cp翻轉(zhuǎn)一次。翻轉(zhuǎn)一次。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 3 3、t t 觸發(fā)器觸發(fā)器 s rd q q sd 1tt r c1 cp q q 集成集成d觸發(fā)器符號(hào)觸發(fā)器符號(hào) tq qn+1 n+1 0q qn n 1q qn n qn+1=tqn+t qn t t觸發(fā)器的特征方程：觸發(fā)器的特征方程： t t

10、觸發(fā)器的真值表觸發(fā)器的真值表 脈沖下降沿脈沖下降沿 起作用起作用 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 cp t q q t t觸發(fā)器的波形圖觸發(fā)器的波形圖 注意：下降沿觸發(fā)。 如果不是邊沿觸發(fā)，將無法討論。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 1 1、jkjk觸發(fā)器觸發(fā)器 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 jkjk觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成 jk jk觸發(fā)器也是一種雙輸入端觸發(fā)器，觸發(fā)器也是一種雙輸入端觸發(fā)器， 將圖將圖5 510t10t觸發(fā)器的觸發(fā)器的t t端斷開，分別作為端斷開，分別作為 j j，k k輸入端即可構(gòu)成輸入端

11、即可構(gòu)成jkjk觸發(fā)器。觸發(fā)器。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 1 1、jkjk觸發(fā)器觸發(fā)器 s rd q q c1 sd 1jj 1k k r cp q q 集成集成jk觸發(fā)器符號(hào)觸發(fā)器符號(hào) jkq qn+1 n+1 00 q qn n 保持 保持 01 0 0 隨隨j j 10 1 1 隨隨j j 11 q qn n 翻轉(zhuǎn)翻轉(zhuǎn) jkjk觸發(fā)器的真值表觸發(fā)器的真值表 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 jkjk觸發(fā)器的功能描述觸發(fā)器的功能描述 0000保持，保持，1111翻轉(zhuǎn)，一高一低隨翻轉(zhuǎn)，一高一低隨j j qn+1=j qn+k qn

12、 jkjk觸發(fā)器的特征方程：觸發(fā)器的特征方程： 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 cp j k q q jkjk觸發(fā)器的波形圖觸發(fā)器的波形圖 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 六、基本觸發(fā)器的空翻和振蕩六、基本觸發(fā)器的空翻和振蕩 以上以上介紹的四種觸發(fā)器都是電位觸發(fā)介紹的四種觸發(fā)器都是電位觸發(fā) 方式，即只方式，即只要要在在cp脈沖存續(xù)期間，觸脈沖存續(xù)期間，觸 發(fā)器就能接收信號(hào)，這就帶來了發(fā)器就能接收信號(hào)，這就帶來了基本基本 觸發(fā)器的缺陷觸發(fā)器的缺陷-空翻和震蕩空翻和震蕩。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 空翻空翻

13、電位式觸發(fā)器在電位式觸發(fā)器在cp電平有效期間，能電平有效期間，能 接收控制輸入信號(hào)。在高電平時(shí)，如果接收控制輸入信號(hào)。在高電平時(shí)，如果 輸入信號(hào)發(fā)生多次變化（輸入信號(hào)發(fā)生多次變化（rs、d)，觸，觸 發(fā)器也會(huì)發(fā)生相應(yīng)的多次翻轉(zhuǎn)，這種在發(fā)器也會(huì)發(fā)生相應(yīng)的多次翻轉(zhuǎn)，這種在 一個(gè)脈沖期間觸發(fā)器的狀態(tài)發(fā)生多于一一個(gè)脈沖期間觸發(fā)器的狀態(tài)發(fā)生多于一 次變化的現(xiàn)象，稱為觸發(fā)器的空翻。空次變化的現(xiàn)象，稱為觸發(fā)器的空翻?？?翻意味著失控，即觸發(fā)器的輸出不能嚴(yán)翻意味著失控，即觸發(fā)器的輸出不能嚴(yán) 格按時(shí)鐘節(jié)拍工作，沒有實(shí)用性。格按時(shí)鐘節(jié)拍工作，沒有實(shí)用性。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路

14、 振蕩振蕩： 對(duì)于對(duì)于t觸發(fā)器或觸發(fā)器或jk觸發(fā)器觸發(fā)器j=k=1時(shí)，應(yīng)該時(shí)，應(yīng)該 來一個(gè)脈沖翻轉(zhuǎn)一次，如果脈沖寬度過寬，來一個(gè)脈沖翻轉(zhuǎn)一次，如果脈沖寬度過寬， 會(huì)導(dǎo)致多次翻轉(zhuǎn)，形成振蕩。會(huì)導(dǎo)致多次翻轉(zhuǎn)，形成振蕩。 基本觸發(fā)器并無實(shí)用價(jià)值。基本觸發(fā)器并無實(shí)用價(jià)值。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 七、集成觸發(fā)器七、集成觸發(fā)器 為了實(shí)用，必須解決為了實(shí)用，必須解決“空翻空翻”與與“振振 蕩蕩”問題。問題。 常采用的電路為：維持阻塞觸發(fā)器、常采用的電路為：維持阻塞觸發(fā)器、 邊沿觸發(fā)器、主從觸發(fā)器等邊沿觸發(fā)器、主從觸發(fā)器等三種觸發(fā)器。三種觸發(fā)器。 第五單元第五單元 觸發(fā)器

15、和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 1 1維持阻塞觸發(fā)器維持阻塞觸發(fā)器 維持阻塞觸發(fā)器是利用電路內(nèi)維持阻塞觸發(fā)器是利用電路內(nèi) 部的維持阻塞線產(chǎn)生的維持阻塞作部的維持阻塞線產(chǎn)生的維持阻塞作 用來克服空翻的。用來克服空翻的。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 2 2邊沿觸發(fā)器邊沿觸發(fā)器 邊沿觸發(fā)器是利用電路內(nèi)部門電路邊沿觸發(fā)器是利用電路內(nèi)部門電路 的速度差來克服的速度差來克服“空翻空翻”的。一般邊沿的。一般邊沿 觸發(fā)器多采用觸發(fā)器多采用cpcp脈沖的下降沿觸發(fā)，也脈沖的下降沿觸發(fā)，也 有少數(shù)采用上升沿觸發(fā)方式。有少數(shù)采用上升沿觸發(fā)方式。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯

16、電路觸發(fā)器和時(shí)序邏輯電路 3 3主從觸發(fā)器主從觸發(fā)器 主從觸發(fā)器具有主從結(jié)構(gòu)，以此克服空翻。主從觸發(fā)器具有主從結(jié)構(gòu)，以此克服空翻。 主從觸發(fā)器是雙拍式工作方式，即將一個(gè)時(shí)鐘脈主從觸發(fā)器是雙拍式工作方式，即將一個(gè)時(shí)鐘脈 沖分為兩個(gè)階段。沖分為兩個(gè)階段。 (1)cp高電平期間，主觸發(fā)器接收輸入控制信 號(hào)。而從觸發(fā)器被封鎖，保持原狀態(tài)不變。 (2)在cp由10時(shí)(即下降沿)主觸發(fā)器被封鎖， 保持cp高電平所接收的狀態(tài)不變，而從觸發(fā)器解 除封鎖，接受主觸發(fā)器的狀態(tài)輸出。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 第二節(jié)第二節(jié) 寄存器寄存器 用于將一組二值代碼暫時(shí)存儲(chǔ)起來用于將一組二值

17、代碼暫時(shí)存儲(chǔ)起來 的邏輯電路稱為寄存器。一個(gè)觸發(fā)器只的邏輯電路稱為寄存器。一個(gè)觸發(fā)器只 能寄存能寄存1 1位二進(jìn)制數(shù)。位二進(jìn)制數(shù)。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 寄存器存放數(shù)碼的方式和從寄存器取 出數(shù)碼的方式都有并行方式和串行方式 兩種。輸入、輸出都為并行方式的寄存 器一般稱為數(shù)碼寄存器數(shù)碼寄存器。 其他三種輸入、輸出形式的寄存器，即 串行輸入并行輸出、并行輸入串行輸出 和串行輸入串行輸出的寄存器，統(tǒng)稱為 移位寄存器移位寄存器。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 一、數(shù)碼寄存器一、數(shù)碼寄存器 數(shù)碼寄存器只有存、取數(shù)碼和清除原數(shù)碼寄存器只有

18、存、取數(shù)碼和清除原 有數(shù)碼的功能。有數(shù)碼的功能。 數(shù)據(jù)輸出數(shù)據(jù)輸出清零端清零端觸發(fā)器觸發(fā)器門電路門電路置位端置位端輸入控制輸入控制 輸出控制輸出控制 一、數(shù)碼寄存器一、數(shù)碼寄存器 cp控制端， 上升沿作用 一、數(shù)碼寄存器一、數(shù)碼寄存器 二、移位寄存器二、移位寄存器 移位寄存器移位寄存器 不僅能存放數(shù)碼而且有移位的功能。不僅能存放數(shù)碼而且有移位的功能。 移位寄存器不僅能存放數(shù)碼，而且還具移位寄存器不僅能存放數(shù)碼，而且還具 有運(yùn)算功能。比如，數(shù)碼左移一位，相當(dāng)于有運(yùn)算功能。比如，數(shù)碼左移一位，相當(dāng)于 乘以乘以2 2； 二、移位寄存器二、移位寄存器 jk觸發(fā)器 做成d觸發(fā)器 q j從q來，k從 來

19、jk永遠(yuǎn)相反，也是d觸發(fā)器 q3q2q1q0并行輸出 串行輸出 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 并 入 串 出 移 位 寄 存 器 并 入 串 出 移 位 寄 存 器 一位全加器 串入并出移位寄存器 d鎖存器 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 第三節(jié)第三節(jié) 計(jì)數(shù)器計(jì)數(shù)器 計(jì)數(shù)器可主要用于數(shù)字運(yùn)算、控制、計(jì)數(shù)器可主要用于數(shù)字運(yùn)算、控制、 測(cè)量及分頻和產(chǎn)生節(jié)拍脈沖等。測(cè)量及分頻和產(chǎn)生節(jié)拍脈沖等。 計(jì)數(shù)器種類繁多，就數(shù)制而言，有二計(jì)數(shù)器種類繁多，就數(shù)制而言，有二 進(jìn)制、十進(jìn)制和任意進(jìn)制計(jì)數(shù)器；就計(jì)數(shù)進(jìn)制、十進(jìn)制和任意進(jìn)制計(jì)數(shù)器；就計(jì)數(shù) 功能功能(

20、 (計(jì)數(shù)方向計(jì)數(shù)方向) )而言，有加法、減法和可而言，有加法、減法和可 逆計(jì)數(shù)器；而就進(jìn)位方式而言，又有串行逆計(jì)數(shù)器；而就進(jìn)位方式而言，又有串行 ( (異步異步) )、并行、并行( (同步同步) )和串并行計(jì)數(shù)器。和串并行計(jì)數(shù)器。 一、同步計(jì)數(shù)器一、同步計(jì)數(shù)器 輸入計(jì)數(shù)脈沖同時(shí)作用到各位輸入計(jì)數(shù)脈沖同時(shí)作用到各位 觸發(fā)器的觸發(fā)器的cpcp端，各位觸發(fā)器同時(shí)翻端，各位觸發(fā)器同時(shí)翻 轉(zhuǎn)并產(chǎn)生進(jìn)位信號(hào)，由于不存在各轉(zhuǎn)并產(chǎn)生進(jìn)位信號(hào)，由于不存在各 級(jí)延遲時(shí)間的積累問題，故其工作級(jí)延遲時(shí)間的積累問題，故其工作 速度快。速度快。 1同步二進(jìn)制計(jì)數(shù)器同步二進(jìn)制計(jì)數(shù)器 vdd j=k=1，做成t觸發(fā)器 來一個(gè)

21、脈沖翻轉(zhuǎn)一次 四個(gè)觸發(fā)器由同一個(gè)cp脈沖控制，是為同步 隱含“與”功能 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 q 在構(gòu)成同步（或者異步）二進(jìn)在構(gòu)成同步（或者異步）二進(jìn) 制計(jì)數(shù)器時(shí)，不管采用什么邏輯功制計(jì)數(shù)器時(shí)，不管采用什么邏輯功 能的觸發(fā)器，都應(yīng)先接成能的觸發(fā)器，都應(yīng)先接成t或或t觸發(fā)觸發(fā) 器。（器。（d觸發(fā)器將觸發(fā)器將 倒送回本級(jí)倒送回本級(jí)d輸輸 入端、入端、jk觸發(fā)器接成觸發(fā)器接成j=k，作為，作為t）。）。 同步加法器的連接規(guī)律：同步加法器的連接規(guī)律： 加法低位的全為加法低位的全為1，前面的翻轉(zhuǎn)。所以高，前面的翻轉(zhuǎn)。所以高 位的位的t t接所有低位接所有低位q q的與。的與。 減法低位的全為減法低位的全為0，前面的翻轉(zhuǎn)。所以高，前面的翻轉(zhuǎn)。所以高 位位t接所有低位接所有低位q的與。的與。 第五單元第五單元 觸發(fā)器和時(shí)序邏輯電路觸發(fā)器和時(shí)序邏輯電路 vcc 每個(gè)cp都接后級(jí)的q 是為異步 cp脈沖下降沿作用 第