集成運(yùn)放參數(shù)測(cè)試儀

1、集成運(yùn)放參數(shù)測(cè)試儀 （b題）設(shè)計(jì)報(bào)告集成運(yùn)放參數(shù)測(cè)試儀（b題）摘 要：本設(shè)計(jì)采用at89c55wd單片機(jī)和可編程邏輯器件（fpga）作為其測(cè)試和控制核心，能夠測(cè)試通用運(yùn)放的基本參數(shù)并實(shí)現(xiàn)自動(dòng)量程轉(zhuǎn)換等功能。運(yùn)放測(cè)試電路參照了任務(wù)書中所給電路，用單片機(jī)控制繼電器進(jìn)行切換，可編程邏輯器件fpga控制a/d采樣，單片機(jī)實(shí)現(xiàn)頂層的控制，使整個(gè)系統(tǒng)能夠協(xié)調(diào)工作，以完成題目要求。另外，本設(shè)計(jì)也對(duì)發(fā)揮部分進(jìn)行了一定的設(shè)計(jì)，完成了增益帶寬測(cè)試和自動(dòng)循環(huán)測(cè)試功能。設(shè)計(jì)中采用了模塊化設(shè)計(jì)方法，提高了設(shè)計(jì)和調(diào)試效率。關(guān)鍵詞：集成運(yùn)放，可編程器件（fpga），單片機(jī)（at89c55wd），繼電器1. 系統(tǒng)方案選擇和論

2、證1.1系統(tǒng)基本方案 根據(jù)題目要求，系統(tǒng)可以劃分為控制模塊、測(cè)試模塊和信號(hào)源模塊。模塊框圖如圖1.1.1所示。為實(shí)現(xiàn)各模塊的功能，分別做了幾種不同的設(shè)計(jì)方案并進(jìn)行了論證?？刂颇K測(cè)試模塊信號(hào)源模塊圖1.1.1 測(cè)試儀的基本模塊方框圖 1.1.1各模塊方案選擇和論證(1) 控制器模塊根據(jù)題目要求，控制器主要用于控制測(cè)試電路的切換、控制a/d轉(zhuǎn)換模塊、信號(hào)源的控制和對(duì)顯示模塊的控制。對(duì)于控制器的選擇有以下三種方案。方案一：采用fpga(現(xiàn)場(chǎng)可編程門陣列)作為系統(tǒng)的控制核心。fpga可以實(shí)現(xiàn)復(fù)雜的邏輯功能，規(guī)模大，密度高，它將所有器件集成在一塊芯片上，減小了體積，提高了穩(wěn)定性，并且可應(yīng)用eda軟件仿

3、真、調(diào)試，易于進(jìn)行功能擴(kuò)展。fpga采用并行的輸入輸出方式，提高了系統(tǒng)的處理速度，適合作為大規(guī)模實(shí)時(shí)系統(tǒng)的控制核心。由測(cè)試模塊輸出的信號(hào)并行輸入fpga，fpga通過程序設(shè)計(jì)控制a/d轉(zhuǎn)換，并進(jìn)行輸出，但由于本設(shè)計(jì)對(duì)數(shù)據(jù)處理的速度要求不高，fpga的高速處理的優(yōu)勢(shì)不能得到充分的體現(xiàn)，并且由于其集成度高，硬件量大、設(shè)計(jì)復(fù)雜且難度大，可能會(huì)影響完成任務(wù)的進(jìn)度。方案二：采用單片機(jī)（at89c51）作為系統(tǒng)的控制核心。單片機(jī)算術(shù)運(yùn)算功能強(qiáng)，軟件編程靈活，可用軟件編程實(shí)現(xiàn)各種算法的和邏輯控制，但由于設(shè)計(jì)中要求復(fù)雜的邏輯控制，單片機(jī)的硬件設(shè)計(jì)簡(jiǎn)單，這就會(huì)大大加強(qiáng)軟件編程的工作量，可能會(huì)導(dǎo)致程序的混亂，且單

4、片機(jī)的硬件簡(jiǎn)單，其口線不足，就可能導(dǎo)致設(shè)計(jì)不能成功。方案三：采用單片機(jī)(at89c55)和復(fù)雜可編程邏輯器件(fpga)共同作為系統(tǒng)的控制核心。單片機(jī)實(shí)現(xiàn)頂層控制和數(shù)據(jù)處理，fpga實(shí)現(xiàn)底層控制。在單片機(jī)的管理下，由復(fù)雜可編程邏輯器件fpga完成具體的操作，例如對(duì)信號(hào)的采樣和存儲(chǔ)，信號(hào)源的控制；而單片機(jī)實(shí)現(xiàn)對(duì)fpga及整個(gè)測(cè)試儀的管理，例如選擇所要測(cè)試的運(yùn)放參數(shù)；數(shù)據(jù)處理；鍵盤選擇顯示參數(shù)，等等。這樣可以結(jié)合兩者的優(yōu)點(diǎn)，使兩者有機(jī)的結(jié)合起來。減少每個(gè)部分的工作量。基于以上分析，因此本設(shè)計(jì)采用方案三。初步擬定控制器的組成如圖1.1.2虛線框內(nèi)所示。 圖1.1.2 控制器框圖(2)參數(shù)測(cè)試模塊 本

5、模塊主要用于運(yùn)放參數(shù)的測(cè)量，輸出的是模擬量。所要測(cè)試參數(shù)的電路具有一定的共同點(diǎn)，所以可考慮用開關(guān)進(jìn)行切換，以達(dá)到不同的功能。因此，在設(shè)計(jì)過程中主要考慮的是能否有效的切換到各參數(shù)測(cè)量電路中，對(duì)于開關(guān)的選擇有以下三種方案。方案一：用撥號(hào)開關(guān)來實(shí)現(xiàn)電路的切換。撥號(hào)開關(guān)是完全的用人工進(jìn)行控制。由于本模塊中采用了較多的切換器件，在電路中容易產(chǎn)生混亂，而且如果要做到完全統(tǒng)一調(diào)度也是非常困難的，由于是手動(dòng)控制，效率是非常低的。方案二：用模擬開關(guān)來實(shí)現(xiàn)電路的切換。模擬開關(guān)可以由單片機(jī)來控制其通和斷，但是，模擬開關(guān)在進(jìn)行切換的時(shí)候，會(huì)有一些分布參數(shù)，例如模擬開關(guān)的內(nèi)阻和分布電容等參數(shù)，又因?yàn)樾盘?hào)的幅度很小，如果

6、這些參數(shù)比較大，就會(huì)嚴(yán)重影響到信號(hào)。方案三：用繼電器來實(shí)現(xiàn)電路的切換。繼電器可以用集成芯片sn75451來驅(qū)動(dòng)繼電器以實(shí)現(xiàn)電路的通斷。12v直流驅(qū)動(dòng)的繼電器的觸發(fā)電阻50 能夠滿足小幅度信號(hào)的要求。基于繼電器的以上優(yōu)點(diǎn)，本模塊中采用方案三作為開關(guān)，以實(shí)現(xiàn)電路的不同功能。(3) 信號(hào)調(diào)理模塊模擬信號(hào)輸出是一低頻信號(hào)，且存在有一定的干擾，特別是50hz交流電及其高次諧波的影響較大，所以要采用具有最大平坦響應(yīng)的巴特沃斯二階rc有源低通濾波器來進(jìn)行信號(hào)的條理。 當(dāng)測(cè)時(shí)，掃頻信號(hào)的頻率范圍是40khz4mhz，這就會(huì)有低頻信號(hào)的干擾，所以要濾除其低頻干擾。所以采用了巴特沃斯二階rc有源高通濾波器。 在測(cè)

7、試不同的參數(shù)時(shí)，要選擇不同的濾波器，可采用繼電器進(jìn)行切換，以實(shí)現(xiàn)不同參數(shù)的測(cè)試。 (4) 信號(hào)源模塊 測(cè)試信號(hào)源產(chǎn)生模塊在進(jìn)行、測(cè)試的時(shí)候，需要接輸出頻率為5hz、輸出電壓有效值為4v 的正弦波信號(hào)，這就要求設(shè)計(jì)此模塊，有以下三種方案。方案一：用晶體振蕩電路產(chǎn)生符合要求的正弦波信號(hào)。晶體可以產(chǎn)生非常穩(wěn)定的正弦波信號(hào)，但是，要求的是輸出頻率為5hz、輸出電壓有效值為4v，對(duì)于低頻而言，晶體是很難做到這么精確的指標(biāo)。 方案二： 用555定時(shí)器產(chǎn)生符合要求的正弦波信號(hào)。因?yàn)闇y(cè)試信號(hào)源的精度要求很高，而555定時(shí)器的電阻和電容的取值將影響到輸出脈沖的寬度，隨著的寬度的增加，它的精度和穩(wěn)定度也將下降。由

8、于是要求輸出頻率為5hz，的寬度將會(huì)很大，這就會(huì)嚴(yán)重影響到精度和穩(wěn)定度。 方案三：用fpga和d/a轉(zhuǎn)換器產(chǎn)生符合要求的正弦波信號(hào)。頻率精度很高，而且穩(wěn)定度也很高。由于要求的頻率很低，所以一般的d/a轉(zhuǎn)換器就可勝任。符合任務(wù)中的要求。所以，基于以上分析，擬定方案三?？驁D如圖1.1.3所示。fpgad/a測(cè)試模塊信號(hào)調(diào)理圖1.1.3 測(cè)試信號(hào)源產(chǎn)生框圖 掃頻信號(hào)源模塊由于任務(wù)要求制作一信號(hào)源，且輸出頻率范圍為40khz4mhz,誤差小于1%，電壓有效值為2v0.2v有以下兩種方案可供選擇： 方案一：用專門的dds芯片做符合要求的掃頻源。由于芯片的成本很高，而且市場(chǎng)供應(yīng)不足。所以不采用此方案。 方

9、案二：用fpga做符合要求的信號(hào)源。fpga的邏輯功能強(qiáng)大，集成度高，減小了體積，提高了穩(wěn)定度。使用vhdl語(yǔ)言，設(shè)計(jì)靈活，且自由度大，可應(yīng)用maxplus ii軟件仿真、調(diào)試、易于功能擴(kuò)展?；谝陨蟽?yōu)點(diǎn)，本模塊采用方案二。 顯示模塊 顯示器是人機(jī)接口輸出的一部分，良好的人機(jī)接口將會(huì)使輸出內(nèi)容能夠更加的豐 富。我們考慮以下兩種方案。方案一：采用led(發(fā)光二極管)作為顯示部分。led有8段和米字型兩種用于顯示各種數(shù)字。但是，led顯示的形式比較單一，功能簡(jiǎn)單，而且比較耗電。人機(jī)交換比較困難。方案二：采用lcd（液晶顯示器）作為顯示部分。lcd具有以下優(yōu)點(diǎn)： 輕薄短 小、 低好電量、 無輻射危險(xiǎn)

10、、 平面直角顯示、 影像穩(wěn)定不閃爍、 可視面積大、 畫面效果好、 分辨率高。lcd有顯示圖形、字符和數(shù)字等功能，且lcd的人機(jī)界面友好。在本設(shè)計(jì)中要能顯示數(shù)碼、字符以及漢字，只有點(diǎn)陣式顯示器才能夠勝任。所以，基于以上方案，本模塊采用lcd作為顯示器。 1.1.2 系統(tǒng)各模塊的最終方案經(jīng)過仔細(xì)的分析和論證，決定了系統(tǒng)個(gè)模塊的最終方案如下： 控制模塊：采用單片機(jī)(at89c55)和復(fù)雜可編程邏輯器件(fpga)共同控制； 集成運(yùn)放參數(shù)測(cè)試模塊：采用繼電器切換的測(cè)試電路； 信號(hào)調(diào)理模塊：采用二階rc有源濾波器； 測(cè)試信號(hào)源產(chǎn)生模塊：采用fpga和d/a轉(zhuǎn)換器產(chǎn)生正弦波信號(hào)； 掃頻信號(hào)源模塊：采用fp

11、ga產(chǎn)生方波掃頻信號(hào)； a/d 轉(zhuǎn)換模塊：采用ad1674作為轉(zhuǎn)換器；顯示模塊：采用lcd(液晶顯示器)。系統(tǒng)的基本框圖如圖1.1.4所示。單片機(jī)主要用于頂層控制和運(yùn)算處理電路，而fpga實(shí)現(xiàn)底層控制，實(shí)現(xiàn)某部分具體電路的功能，兩部分可以進(jìn)行有機(jī)的結(jié)合，以實(shí)現(xiàn)其任務(wù)書所給要求。其工作過程如下：系統(tǒng)通電后，用單片機(jī)控制測(cè)試電路進(jìn)行模式選擇，實(shí)現(xiàn)各種參數(shù)的測(cè)試，模擬量經(jīng)信號(hào)調(diào)理后，單片機(jī)發(fā)出信號(hào)以實(shí)現(xiàn)fpga對(duì)a/d的采樣，fpga將采樣后的數(shù)據(jù)存入ram，發(fā)出信號(hào)給單片機(jī)，使單片機(jī)從ram中讀出采樣好的數(shù)據(jù)，再進(jìn)行運(yùn)算處理，最后控制lcd進(jìn)行輸出。 單片機(jī)鍵盤顯示模塊fpga運(yùn)放參數(shù)測(cè)試電路模塊

12、測(cè)試信號(hào)源掃頻信號(hào)源a/d轉(zhuǎn)換電路模塊ram信號(hào)調(diào)理電路d/a轉(zhuǎn)換器 圖1.1.4 系統(tǒng)基本框圖2.系統(tǒng)的硬件設(shè)計(jì)與實(shí)現(xiàn)2.1 系統(tǒng)硬件的基本組成部分 本題是一個(gè)含有各種技術(shù)的綜合設(shè)計(jì)，在設(shè)計(jì)中運(yùn)用到了模擬電子技術(shù)、數(shù)字電子技術(shù)和可編程技術(shù)。系統(tǒng)可分為測(cè)試部分和智能控制部分。 測(cè)試部分：系統(tǒng)完成各種參數(shù)的測(cè)試，就要運(yùn)用到各種測(cè)試電路。測(cè)試部分包括3個(gè)單元電路：各種參數(shù)測(cè)試電路、信號(hào)調(diào)理電路、a/d采樣電路、 控制部分：?jiǎn)纹瑱C(jī)控制測(cè)量參數(shù)的選擇，并進(jìn)行對(duì)fpga的頂層控制；而fpga實(shí)現(xiàn)對(duì)a/d采樣的底層控制，以完成模數(shù)轉(zhuǎn)換，再由單片機(jī)控制顯示?？刂撇糠职?個(gè)主要單元電路：?jiǎn)纹瑱C(jī)控制電路、fp

13、ga控制電路。信號(hào)源部分：fpga產(chǎn)生控制信號(hào)并通過d/a產(chǎn)生所需的信號(hào)源。信號(hào)源部分包括兩個(gè)主要單元電路： 低頻正弦波信號(hào)源、掃頻信號(hào)源。2.2 主要單元電路的設(shè)計(jì) 2.2.1 測(cè)試部分的單元電路設(shè)計(jì) 參數(shù)測(cè)試電路的設(shè)計(jì) 題目要求能測(cè)試、五個(gè)參數(shù)。由于題目附錄中給出了每個(gè)參數(shù)標(biāo)準(zhǔn)電路，并給出了參考阻值。經(jīng)過綜合考慮，本單元電路利用給出參考阻值，并用繼電器進(jìn)行切換。為保證測(cè)量精度，要求r、的阻值準(zhǔn)確測(cè)量，、的阻值盡可能一致；與r的乘積遠(yuǎn)大于；與/的乘積應(yīng)遠(yuǎn)小于。我們?nèi)?100、=20k、=30k、=10k、r=1m。由于要求量程切換。在此可以取兩個(gè)值進(jìn)行切換，另一個(gè)=200k 電路如圖2.2.

14、1所示： 圖2.2.1 測(cè)試電路電路圖由于輔助運(yùn)放的性能好壞對(duì)測(cè)試結(jié)果的精度有直接的影響，因此在選擇輔助運(yùn)放時(shí)，我們查找和比較了多種運(yùn)放的性能參數(shù)，通過比較，我們最后選擇op37a作為該電路的輔助運(yùn)放。op37a的輸入失調(diào)電壓為10uv ,輸入失調(diào)電流為7na,交流差模開環(huán)增益為126db，交流共模抑制比為120 db，單位增益帶寬為40mhz。其性能參數(shù)和通用運(yùn)放相比，要小12個(gè)數(shù)量級(jí)，因此，我們采用op37a作為輔助運(yùn)放。測(cè)試電路的切換通過繼電器的通斷來控制，當(dāng)單片機(jī)發(fā)出模式切換的信號(hào)后，由gal門對(duì)模式控制信號(hào)進(jìn)行譯碼，再推動(dòng)75451完成對(duì)繼電器的控制。在本電路中g(shù)al門選擇atmel

15、公司的atf16v8b。例如：當(dāng)單片機(jī)發(fā)出控制信號(hào)0001，經(jīng)gal門譯碼后，通過75451推動(dòng)k1、k2、k3、k5閉合，從而使測(cè)試電路切換到失調(diào)電壓的測(cè)試狀態(tài)。根據(jù)測(cè)量參數(shù)和量程切換的要求，本測(cè)試電路需要gal門切換9種模式，譯碼結(jié)果如表2.2.1所示表2.2.1 gal門控制電路譯碼表控制信號(hào)譯碼結(jié)果0x000xff0x010xcb0x020x8c0x030xab0x040xcc(續(xù)表2.2.1)0x050xdc0x060xce0x070x5c0x080x6e 信號(hào)調(diào)理電路 低通濾波電路從測(cè)試電路出來的信號(hào)會(huì)有一定的干擾，這樣就會(huì)嚴(yán)重影響到后級(jí)的測(cè)試精度，所以要加上抗混濾波電路，在測(cè)試時(shí)

16、要讓高頻信號(hào)通過，而在測(cè)試其他參數(shù)時(shí)要讓低頻信號(hào)通過，所以采用了繼電器切換，在測(cè)試時(shí)是直通的，在測(cè)試其他參數(shù)時(shí)加上低通濾波電路，采用的是二階有源低通rc濾波器。設(shè)計(jì)電路如圖2.2.2所示。 圖2.2.2 低通濾波器 因?yàn)?，所以取低通濾波起的截止頻率，利用濾波器的快速設(shè)計(jì)方法，從表中查出一電容（uf）使其滿足，在此，取增益為1對(duì)應(yīng)的電容 c=4.7u，對(duì)應(yīng)的電阻，又由于k=2，可以得到電阻, ，電容u，在實(shí)際中我們采用的參數(shù)是、c=4.7u、u ，可以進(jìn)行很好的低通濾波。 高通濾波器 在測(cè)試時(shí)要使掃描信號(hào)通過，掃描信號(hào)的頻率為40khz4mhz,這就要進(jìn)行高通濾波電路。由前面方案論證可知，選用二

17、階高通rc有源濾波器。其電路圖如圖2.2.3所示。并且可根據(jù)其快速設(shè)計(jì)方法得出參數(shù)值。圖2.2.3 高通濾波器因?yàn)閽呙栊盘?hào)的輸出最低頻率為40khz，所以設(shè)計(jì)截止頻率，因?yàn)?，所以c=1000p, ,對(duì)應(yīng)的k=5。查表可得：，（實(shí)際取10k）。就可得到高通濾波。 a/d采樣電路本電路通過a/d采樣的方式實(shí)現(xiàn)對(duì)運(yùn)放測(cè)試參數(shù)的采集和處理，由于題目精度要求較高，經(jīng)過計(jì)算，只有當(dāng)a/d芯片最小分辨率小于10mv時(shí)，才能實(shí)現(xiàn)達(dá)到題目的精度要求因此在本設(shè)計(jì)中采用12位高精度a/d轉(zhuǎn)換器ad1674作為a/d采樣芯片。該芯片最小分辨率為4.875mv，完全可以達(dá)到設(shè)計(jì)的精度要求，雖然其轉(zhuǎn)換速率為100ksps

18、，但是由于本設(shè)計(jì)主要采集的是低頻和直流信號(hào)，因此轉(zhuǎn)換速度仍然可以滿足設(shè)計(jì)要求。2.2.2 控制部分的單元電路設(shè)計(jì) 單片機(jī)控制電路單片機(jī)選用mcs-51系列，由于菜單較復(fù)雜，程序代碼較長(zhǎng)，因此選用了ad89c55wd芯片。本系統(tǒng)由51單片機(jī)的p2.0p2.4口通過i/o方式控制測(cè)試電路的模式切換，通過p0口和p2口完成ram內(nèi)數(shù)據(jù)的讀取。 主單片機(jī)使用了4*4鍵盤，128*64液晶顯示器（lcd）。單片機(jī)按鍵動(dòng)能 鍵1：輸入失調(diào)電壓 ； 鍵2： 輸入失調(diào)電流；鍵3： 交流差模開環(huán)增益； 鍵4： 交流共模抑制比； 鍵5： 單位增益帶寬； 鍵6： 鍵盤功能說明； 鍵a: 自動(dòng)掃頻步進(jìn)； 鍵b： 手動(dòng)

19、掃頻步進(jìn)； 鍵c： 掃頻源清零； 鍵0： 自動(dòng)循環(huán)測(cè)量； fpga控制電路fpga控制電路框圖2.2.4如下：mpu fpga dac sramd_busadcc_busd_busc_busd_busd_busa_busa_bus圖2.2.4 fpga控制電路框圖當(dāng)單片機(jī)發(fā)出采樣信號(hào)后，fpga通過狀態(tài)機(jī)控制a/d轉(zhuǎn)換器進(jìn)行a/d采樣，將采樣完的數(shù)據(jù)轉(zhuǎn)存進(jìn)ram中，當(dāng)進(jìn)行、參數(shù)測(cè)試時(shí)，系統(tǒng)以160hz的速度進(jìn)行采樣，稱為慢采樣。當(dāng)測(cè)試單位增益帶寬時(shí)，以100khz的速率全速采樣，稱為快采樣。ad轉(zhuǎn)換器的控制信號(hào)由fpga產(chǎn)生，fpga在ad轉(zhuǎn)換時(shí)獲得sram的控制權(quán)，隨后讀取ad轉(zhuǎn)換后的數(shù)據(jù)，

20、經(jīng)過內(nèi)部鎖存器后，存入sram，存滿一定量的數(shù)據(jù)后，發(fā)出高電平，并釋放sram的控制權(quán)通知mpu采樣已經(jīng)完成采樣，mpu可以讀取sram中的數(shù)據(jù)。 本邏輯電路時(shí)序比較復(fù)雜，而一般的cpld不但容量比較小，且內(nèi)部不可以集成rom模塊，所以采用了fpga型號(hào)為altra公司的flex epf10k10lc844 。 信號(hào)源部分 信號(hào)源是測(cè)試運(yùn)放參數(shù)所必須的，因此高精度、高穩(wěn)定性的信號(hào)源對(duì)測(cè)試數(shù)據(jù)的影響很大。 低頻正弦波信號(hào)源 da轉(zhuǎn)換器的狀態(tài)為常通狀態(tài)，轉(zhuǎn)換得數(shù)據(jù)由fpga提供，實(shí)現(xiàn)了用dds產(chǎn)生高精度的5hz的正弦波信號(hào)。 掃頻信號(hào)源掃頻信號(hào)有12m的脈沖可控分頻獲得，mpu發(fā)出掃頻信號(hào)，fpg

21、a 利用掃頻信號(hào)的上升沿，作累加，把累加后的數(shù)據(jù)，送給可控分頻器，產(chǎn)生頻率可控信號(hào)源。3. 系統(tǒng)的軟件設(shè)計(jì) 3.1 系統(tǒng)的總體框圖 本系統(tǒng)軟件總體框圖3.1.1如下；顯示標(biāo)題按鍵判斷測(cè)量失調(diào)電壓測(cè)量失調(diào)電流測(cè)量差模增益測(cè)量共模抑制比測(cè)量增益帶寬掃頻源測(cè)試圖3.1.1 系統(tǒng)軟件總體框圖 3.2 失調(diào)電壓測(cè)試子程序 當(dāng)測(cè)試失調(diào)電壓時(shí)，單片機(jī)將a/d采樣的數(shù)據(jù)讀入再進(jìn)行計(jì)算，若小于其設(shè)定門限值，則換小量程進(jìn)行計(jì)算，最后由lcd進(jìn)行輸出顯示。其流程圖如圖3.2.1所示。 圖3.2.1 失調(diào)電壓測(cè)試流程圖 3.3失調(diào)電流測(cè)試子程序失調(diào)電流測(cè)試程序和失調(diào)電壓測(cè)試子程序差別不大，只是在采樣后的處理不一樣，因

22、為失調(diào)電流的測(cè)試需要先進(jìn)行失調(diào)電壓的測(cè)量，再利用失調(diào)電壓算出其失調(diào)電流。其程序流程圖如圖3.3.1所示。 圖3.3.1失調(diào)電壓測(cè)試流程圖3.4 交流差模開電壓增益測(cè)試子程序在測(cè)試時(shí)，就不用進(jìn)行量程切換，fpga以160hz的采樣率進(jìn)行采樣，一個(gè)周期采32個(gè)點(diǎn)，單片機(jī)取出已采好的點(diǎn)，先去除直流分量，然后算出其峰-峰值，進(jìn)一步算出其有效值。再利用公式進(jìn)行處理，最后送顯示。其程序流程圖如圖3.4.1所示。 圖3.4.1 交流差模開電壓增益測(cè)試流程3.5 交流共模開抑制比測(cè)試子程序在測(cè)試時(shí)，就不用進(jìn)行量程切換，fpga以160hz的采樣率進(jìn)行采樣，一個(gè)周期采32個(gè)點(diǎn)，單片機(jī)取出已采好的點(diǎn)，先去除直流分

23、量，然后算出其峰-峰值，進(jìn)一步算出其有效值。再利用公式進(jìn)行處理，最后送顯示。其程序流程圖如圖3.5.1所示。 圖3.5.1 交流共模開抑制比框圖3.6 單位增益帶寬測(cè)試子程序在測(cè)試時(shí)，數(shù)據(jù)處理部分采用的是折半查找法。首先，單片機(jī)控制掃頻信號(hào)源產(chǎn)生40khz的信號(hào)，然后，測(cè)出當(dāng)前輸出電壓的有效值。以此做為比較的基準(zhǔn)值，然后單片機(jī)控制掃頻信號(hào)源，步進(jìn)到500khz，再次測(cè)量輸出電壓的有效值，如果電壓小于基準(zhǔn)值的0.707倍，則以一半的步進(jìn)減小頻率值，反之，則增大頻率值。如此循環(huán)直到找到最接近輸出電壓基準(zhǔn)值0.707倍的頻率。此算法的優(yōu)點(diǎn)在于節(jié)省了運(yùn)算的時(shí)間，效率大為提高。4. 系統(tǒng)測(cè)試為了確定系統(tǒng)

24、與題目要求的符合程度，我們對(duì)系統(tǒng)的關(guān)鍵部分進(jìn)行了實(shí)際的測(cè)試。4.1 測(cè)試儀器測(cè)試使用的儀器測(cè)試使用的儀器設(shè)備如表4.1.1所示。表4.1.1測(cè)試使用的儀器設(shè)備儀器名稱型 號(hào)指 標(biāo)生產(chǎn)廠家數(shù) 量穩(wěn)壓電源wyk-302b2030v揚(yáng)州金通電子有限公司2雙蹤模擬示波器vp-5564840mhz1雙蹤數(shù)字示波器a54622a100mhzagilent1數(shù)字萬用表gdm-8055 利偉儀器公司 1pc機(jī)聯(lián)想pcp1.7g/256m內(nèi)存聯(lián)想公司1低頻信號(hào)發(fā)生器xj163101mhz上海無線電二十一廠1 4.2 指標(biāo)測(cè)試使用的測(cè)試運(yùn)放為ua741,被測(cè)試運(yùn)放的工作電壓為15v。 4.2.1 標(biāo)準(zhǔn)電路測(cè)試參數(shù)

25、值-1.328mv-2.20na94db90 db 4.2.2 （輸入失調(diào)電壓）測(cè)試 序號(hào)12345（mv）-1.328-1.264-1.104-0.985-1.006 4.2.3 （輸入失調(diào)電流）測(cè)試序號(hào)12345(na)-2.25-2.22-2.19-2.28-2.20 4.2.4 （交流差模開環(huán)電壓增益）測(cè)試序號(hào)12345(db)949094100944.2.5 （交流共模抑制比）測(cè)試序號(hào)12345(db)90888890904.2.6 （單位增益帶寬）測(cè)試序號(hào)12345(khz)6015865945835764.2.7 低頻信號(hào)源測(cè)試序號(hào)12345電壓有效值（v）44444頻率（hz）555554.2.8 掃頻信號(hào)源的測(cè)試掃頻信號(hào)源的輸出頻率范圍為40khz4mhz,序號(hào)12344電壓有效值（v）222224.2.9 系統(tǒng)實(shí)現(xiàn)的功能基本部分：能夠?qū)崿F(xiàn)對(duì)通用運(yùn)放基本