畢業(yè)設(shè)計(jì)（論文）多協(xié)議邏輯分析系統(tǒng)設(shè)計(jì)

1、 畢 業(yè) 論 文（設(shè) 計(jì)）題目： 多協(xié)議邏輯分析系統(tǒng) （英文）： logic analyzing and recording system used for multi-protocols 系 別： 電子與信息學(xué)院 專(zhuān) 業(yè)： 電子信息工程 姓 名： 學(xué) 號(hào)： 2003040443027 指導(dǎo)教師： 答辯日期： 2007年6月 日 多協(xié)議邏輯分析系統(tǒng)摘 要本文首先介紹了邏輯分析儀的研究現(xiàn)狀及其在數(shù)據(jù)通信系統(tǒng)開(kāi)發(fā)過(guò)程中的重要作用；接著分析了數(shù)據(jù)通信中最常用的iic串行通信協(xié)議、并行數(shù)據(jù)傳送協(xié)議和示波器模式的快速數(shù)據(jù)記錄過(guò)程的特點(diǎn)及相應(yīng)時(shí)序；在上述工作的基礎(chǔ)上，給出了易于升級(jí)、能適用于多種協(xié)議分析記

2、錄的硬件設(shè)計(jì)、相應(yīng)的vhdl程序和單片機(jī)程序。為了便于系統(tǒng)升級(jí)，本文給出了由pc機(jī)通過(guò)usb接口將fpga下載文件傳送至系統(tǒng)板，然后再由單片機(jī)寫(xiě)入ep2c8（fpga）的方案，試驗(yàn)結(jié)果表明這一方法是可行的。按照設(shè)計(jì)要求，本文已實(shí)現(xiàn)了示波器模式和并行記錄模式的功能，并能夠通過(guò)usb接口將記錄數(shù)據(jù)傳輸至pc軟件進(jìn)行顯示分析。測(cè)試分析結(jié)果表明，本文所給出的應(yīng)用系統(tǒng)分析記錄數(shù)據(jù)正確可靠，并能在記錄并行傳送數(shù)據(jù)的同時(shí)記錄下相應(yīng)的傳送地址，最高記錄速度可達(dá)20m/s。關(guān)鍵詞：多協(xié)議，邏輯分析，邏輯記錄，fpgaabstractthis paper introduces the logic analyzer

3、 in research and data communications systems in the process of developing the important role; this was followed by an analysis of the data communication most commonly used iic serial communication protocol, parallel data transfer agreements and oscilloscope mode of fast data recording process and th

4、e corresponding temporal characteristics; in this work, based on an easy-escalation can be applicable in a variety of protocol analysis of the records of hardware design, vhdl corresponding procedures and scm procedures. in order to facilitate the upgrade of the system. this paper presents a pc thro

5、ugh fpga download files sent to the system board, usb interface then from scm into the ep2c8 (fpga) program, test results showed that this method is feasible. in accordance with the design requirements, the paper has achieved the oscilloscope mode and parallel record mode function, can pass will rec

6、ord data transmission software to pc display usb interface. test results indicate that this is a systematic analysis of accurate and reliable data recording, and in parallel transmission of data recorded at the same time to record the transmission of the corresponding address, the highest recorded s

7、peed up 20m/s.keywords: multi-protocols，logic analyze, logic record， fpga目 錄多協(xié)議邏輯分析系統(tǒng)2摘 要2abstract2目 錄4引 言6第一章 可行性分析71.1 項(xiàng)目研究目的、意義和必要性71.2 國(guó)內(nèi)外研究現(xiàn)狀8第二章 總體方案設(shè)計(jì)92.1 系統(tǒng)設(shè)計(jì)思路92.2 設(shè)計(jì)框圖92.3 實(shí)施方案分析102.3.1iic數(shù)據(jù)記錄分析102.3.1.1 iic數(shù)據(jù)總線介紹102.3.1.2 iic數(shù)據(jù)記錄分析122.3.2 并行數(shù)據(jù)記錄分析142.3.2示波器模式數(shù)據(jù)記錄分析162.4 系統(tǒng)的升級(jí)18第三章 硬件設(shè)計(jì)203

8、.1 硬件系統(tǒng)構(gòu)成203.2 數(shù)據(jù)接口模塊203.3 usb通信模塊213.4 存儲(chǔ)模塊223.5 顯示及報(bào)警模塊223.6 按鍵模塊233.7 電源模塊243.8 系統(tǒng)硬件地址及資源使用25第四章 軟件設(shè)計(jì)264.1 系統(tǒng)的使用操作方法設(shè)計(jì)264.1.1 pc軟件操作264.1.2 系統(tǒng)板操作304.2 單片機(jī)程序設(shè)計(jì)314.2.1 總體流程設(shè)計(jì)324.2.2usb通訊流程設(shè)計(jì)324.2.3 配置fpga流程設(shè)計(jì)344.2.3命令執(zhí)行流程設(shè)計(jì)374.2.5 顯示數(shù)碼管流程設(shè)計(jì)374.2.6 按鍵流程設(shè)計(jì)384.2.7 報(bào)警流程設(shè)計(jì)394.2.8 單片機(jī)程序字典404.3 fpga程序設(shè)計(jì)42

9、4.3.1 iic數(shù)據(jù)記錄程序設(shè)計(jì)434.3.2并行數(shù)據(jù)記錄程序設(shè)計(jì)454.3、.3示波器模式數(shù)據(jù)記錄程序設(shè)計(jì)464.4 pc機(jī)軟件設(shè)計(jì)48第五章 系統(tǒng)功能測(cè)試485.1 iic通訊數(shù)據(jù)記錄測(cè)試485.2并行數(shù)據(jù)記錄測(cè)試485.3示波器模式數(shù)據(jù)記錄測(cè)試48結(jié)束語(yǔ)49參考文獻(xiàn)49附錄a49附錄b49致謝49引 言在信息全球化的今天，數(shù)據(jù)通信和數(shù)據(jù)傳送應(yīng)用越來(lái)越廣泛，速度越來(lái)越快、協(xié)議越來(lái)越復(fù)雜，使得開(kāi)發(fā)調(diào)試的難度越來(lái)越高，現(xiàn)有的技術(shù)手段不能滿(mǎn)足復(fù)雜高速串行通信協(xié)議調(diào)試的需求。常見(jiàn)的串行通信協(xié)議標(biāo)準(zhǔn)如usb、i2c、rs-232、rs-485、spi、can、tcn（機(jī)車(chē)通信標(biāo)準(zhǔn)）和ps/2等，用

10、于射頻ic卡的無(wú)線通信協(xié)議標(biāo)準(zhǔn)如iso/iec14443和iso/iec15693等，對(duì)于并行通信協(xié)議標(biāo)準(zhǔn)如ieee1284、pci、gpib、std以及各種微型計(jì)算機(jī)總線等。目前，尚無(wú)一種能按照通信標(biāo)準(zhǔn)和協(xié)議快速識(shí)別通信命令和數(shù)據(jù)的記錄分析裝置。要從高速通信數(shù)據(jù)流中檢測(cè)出所傳送的命令和數(shù)據(jù)是否出錯(cuò)并確定錯(cuò)誤發(fā)生端口，必須借助專(zhuān)門(mén)設(shè)計(jì)的調(diào)試工具。目前，現(xiàn)有的設(shè)備普遍采用先波形記錄然后波形分析的策略，為了進(jìn)行通信過(guò)程分析，必須先完整記錄通信的模擬波形（經(jīng)超高速ad轉(zhuǎn)換后存儲(chǔ)）。ad轉(zhuǎn)換速度和記錄時(shí)間長(zhǎng)度將直接影響儀器硬件成本以及分析的實(shí)時(shí)性能。特別是由于通信的隨機(jī)性（一次通信后可能間隔較長(zhǎng)時(shí)間才

11、進(jìn)行下一次通信），如果將全部通信過(guò)程按波形記錄勢(shì)必需要極大的存儲(chǔ)容量，從而導(dǎo)致設(shè)備復(fù)雜且價(jià)格極高。為此，本項(xiàng)目首次提出直接按通信標(biāo)準(zhǔn)協(xié)議進(jìn)行分析記錄的創(chuàng)新解決方案：記錄時(shí)將無(wú)用信息屏蔽、只記錄有用信息，實(shí)現(xiàn)直接由硬件按協(xié)議對(duì)通信波形進(jìn)行實(shí)時(shí)分析、由軟件按協(xié)議對(duì)記錄數(shù)據(jù)進(jìn)行命令分析和通信過(guò)程分析。該方案不僅極大的提高了存儲(chǔ)器的利用率，并且提高了分析速度，徹底解決了現(xiàn)有邏輯分析系統(tǒng)存在的信息全記錄導(dǎo)致可記錄時(shí)間短和事后分析時(shí)間較長(zhǎng)的弊端。例如，如果一次通信之后間隔20分鐘再進(jìn)行下一次通信，本作品將按協(xié)議自動(dòng)識(shí)別出是否有需要記錄分析的數(shù)據(jù)，對(duì)間隔時(shí)間中的無(wú)用波形并不作記錄，有效地利用了存儲(chǔ)單元。本項(xiàng)

12、目由于采用了直接按標(biāo)準(zhǔn)進(jìn)行記錄和分析，對(duì)于不同的通信標(biāo)準(zhǔn)只需適配相應(yīng)的轉(zhuǎn)換電路即可，解決了現(xiàn)有系統(tǒng)功能單一的問(wèn)題，可適用于各種通信過(guò)程的分析調(diào)試，如串行、無(wú)線和并行。第一章 可行性分析1.1 項(xiàng)目研究目的、意義和必要性幾乎所有的電子產(chǎn)品都要用到數(shù)據(jù)通信，電子產(chǎn)品開(kāi)發(fā)過(guò)程中數(shù)據(jù)通信功能的調(diào)試和測(cè)試無(wú)不消耗大量的時(shí)間，迫切需要有力的輔助工具。在新產(chǎn)品研發(fā)過(guò)程中，需要分析通信流程；在生產(chǎn)過(guò)程中，需要對(duì)產(chǎn)品進(jìn)行測(cè)試；在研究同類(lèi)產(chǎn)品試，需要分析記錄通信過(guò)程和傳送數(shù)據(jù)。我國(guó)在分析記錄設(shè)備方面的技術(shù)較為薄弱，亟待開(kāi)發(fā)出具有完整自主知識(shí)產(chǎn)權(quán)的新型產(chǎn)品。本項(xiàng)目的研究本身即為可持續(xù)發(fā)展的行業(yè)，而且對(duì)于信息產(chǎn)業(yè)整體

13、具有一定的推動(dòng)作用。1 提高分析記錄速度現(xiàn)有邏輯分析裝置與系統(tǒng)采用模數(shù)轉(zhuǎn)換配大容量隨機(jī)存儲(chǔ)器的方案，模數(shù)轉(zhuǎn)換過(guò)程需要轉(zhuǎn)換時(shí)間，限制了記錄速度，而且裝置成本較高。本項(xiàng)目采用模擬與數(shù)字混合電路直接按協(xié)議標(biāo)準(zhǔn)對(duì)通信信號(hào)進(jìn)行變換，快速地對(duì)通信過(guò)程進(jìn)行分析記錄。2 充分利用存儲(chǔ)空間現(xiàn)有的邏輯分析裝置與系統(tǒng)都是采用先記錄后分析的方式，不可避免記錄大量冗余信息，本項(xiàng)目只記錄符合協(xié)議標(biāo)準(zhǔn)的數(shù)據(jù)，充分使用了記錄容量。3提高分析水平由于所記錄的數(shù)據(jù)均為符合通信協(xié)議標(biāo)準(zhǔn)的有效數(shù)據(jù)而不是記錄波形，不必再做波形分析，因而可以按照所設(shè)定的協(xié)議標(biāo)準(zhǔn)進(jìn)行更高層次的協(xié)議分析，更易于完成命令分析、數(shù)據(jù)分析、協(xié)議分析以及傳送文件的

14、提取和通信流程的分析。此外，還能分析出數(shù)據(jù)傳送方向，以及通信流程是否符合規(guī)范并給出相應(yīng)的提示。4 易于擴(kuò)展，適用面寬本項(xiàng)目適用面寬，易于滿(mǎn)足各種需求，如同步通信或異步通信、單向的或雙向的、各種裝置之間的通信或各種裝置與通用計(jì)算機(jī)之間的通信、串行通信或無(wú)線通信或并行通信。對(duì)于不同的通信協(xié)議標(biāo)準(zhǔn)，只需變換前端處理模塊中的相應(yīng)接口電路即可適應(yīng)各種協(xié)議標(biāo)準(zhǔn)。本項(xiàng)目成果不僅可用作通信接口的輔助調(diào)試工具和測(cè)試檢驗(yàn)通信接口裝置，還可用于研究國(guó)外產(chǎn)品的通信過(guò)程和傳送數(shù)據(jù)、把握其技術(shù)關(guān)鍵，促進(jìn)新產(chǎn)品的研發(fā)。5 數(shù)據(jù)通信的發(fā)展引發(fā)對(duì)高效輔助調(diào)試工具的需求數(shù)據(jù)通信的應(yīng)用越來(lái)越廣泛，所有的數(shù)據(jù)通信和數(shù)據(jù)傳送無(wú)不按照特

15、定的標(biāo)準(zhǔn)來(lái)進(jìn)行，常見(jiàn)的串行通信標(biāo)準(zhǔn)有usb、i2c、rs-232、rs-485、can、spi、1-wire（單總線）和ps/2等，無(wú)線通信標(biāo)準(zhǔn)有iso/iec14443和iso/iec15693等，并行通信標(biāo)準(zhǔn)有ieee1284、pci和gpib以及各種微型計(jì)算機(jī)總線等。由于數(shù)據(jù)傳送速度不斷提高，通信協(xié)議標(biāo)準(zhǔn)也越來(lái)越復(fù)雜，特別是串行通信協(xié)議標(biāo)準(zhǔn)和無(wú)線通信協(xié)議標(biāo)準(zhǔn)中所有的握手信號(hào)和傳輸數(shù)據(jù)都是嚴(yán)格按照協(xié)議標(biāo)準(zhǔn)進(jìn)行，枚舉過(guò)程繁復(fù)，對(duì)時(shí)序的要求很高，調(diào)試和分析越來(lái)越困難。在新產(chǎn)品的開(kāi)發(fā)過(guò)程中，不可避免地面臨著各種數(shù)據(jù)通信或接口的調(diào)試工作，其調(diào)試過(guò)程往往占用開(kāi)發(fā)過(guò)程的大部分時(shí)間。此外，在研究國(guó)外新產(chǎn)

16、品時(shí)，也常常需要分析各器件、裝置或系統(tǒng)間的通信狀況，以便有效把握該產(chǎn)品的各要素，從而站在更高的起點(diǎn)上設(shè)計(jì)出性能優(yōu)良的產(chǎn)品。因此，設(shè)計(jì)并制造出有力的分析調(diào)試工具可以極大地促進(jìn)產(chǎn)品的研發(fā)。 現(xiàn)有的邏輯分析系統(tǒng)不僅價(jià)格高，而且技術(shù)性能也不能符合要求。本技術(shù)方案不僅提高了分析記錄的速度，還降低了硬件制造成本。1.2 國(guó)內(nèi)外研究現(xiàn)狀 隨著電子技術(shù)的快速發(fā)展，對(duì)通信的需求日益增多，通信向高速化、復(fù)雜化發(fā)展。先進(jìn)高效的調(diào)試分析裝置是提高工作效率的必要手段，因而對(duì)通信調(diào)試裝備的需求也將越來(lái)越多。由于本裝置具有成本與性能上的優(yōu)勢(shì)，預(yù)期將得到廣泛的應(yīng)用。針對(duì)本課題，我們檢索了百度網(wǎng)頁(yè)和google網(wǎng)頁(yè)，對(duì)國(guó)內(nèi)外相

17、關(guān)技術(shù)和產(chǎn)品進(jìn)行了檢索和調(diào)研。截止目前，只檢索到若干相關(guān)的產(chǎn)品和研究論文，與本研究項(xiàng)目相似的產(chǎn)品在國(guó)內(nèi)外都尚未見(jiàn)到。為了保護(hù)自主知識(shí)產(chǎn)權(quán)，本項(xiàng)研究已申請(qǐng)了國(guó)家發(fā)明專(zhuān)利（申請(qǐng)?zhí)枺?00710027091.8）第二章 總體方案設(shè)計(jì)2.1 系統(tǒng)設(shè)計(jì)思路 根據(jù)記錄數(shù)據(jù)要求：記錄速度快、協(xié)議多樣性等特點(diǎn)，本項(xiàng)目給出滿(mǎn)足項(xiàng)目要求和市場(chǎng)可接受方案。2.2 設(shè)計(jì)框圖單片機(jī)pc機(jī)及其應(yīng)用程序fpga模塊數(shù)據(jù)存儲(chǔ)模塊usb通信模塊按鍵模塊數(shù)碼管顯示模塊報(bào)警模塊數(shù)據(jù)信號(hào)接口模塊圖2-1 總體框圖2.3 實(shí)施方案分析 為使本項(xiàng)目能夠適應(yīng)于多種通信數(shù)據(jù)的分析記錄，將系統(tǒng)硬件分為兩個(gè)部分：即通用的主體部分和滿(mǎn)足不同通信協(xié)

18、議的前端接口模塊。對(duì)于不同的通信協(xié)議，只需適配相應(yīng)通信協(xié)議的模塊即可。而對(duì)于主體部分，通過(guò)在pc上的設(shè)置操作，下載對(duì)應(yīng)的fpga配置文件即可。對(duì)于各種通信協(xié)議，數(shù)據(jù)可完全獨(dú)立編程、易升級(jí)。2.3.1 iic數(shù)據(jù)記錄分析 iic總線由于連線較少，因而獲得了廣泛的應(yīng)用。但由于是串行通信，調(diào)試較為困難。例如， iic器件進(jìn)行讀寫(xiě)操作時(shí)，對(duì)sda和scl的時(shí)序有著嚴(yán)格的要求，任何一個(gè)節(jié)拍的錯(cuò)誤都會(huì)導(dǎo)致操作失敗。所以，研究人員在調(diào)試iic協(xié)議的通信過(guò)程中，迫切需要一種能夠及時(shí)掌握通信數(shù)據(jù)的輔助調(diào)試工具。2.3.1.1 iic數(shù)據(jù)總線介紹 iic總線最主要的優(yōu)點(diǎn)是接口線數(shù)少，除地線外只有兩條線：scl和s

19、da。在這兩條線上可以并接多個(gè)具有iic總線接口的集成電路芯片，因而被稱(chēng)為總線。由于接口線條數(shù)少，因而構(gòu)成iic總線的硬件占用的空間小，減少了電路板的空間和集成電路芯片管腳的數(shù)量，降低了互連成本。iic總線的長(zhǎng)度可達(dá)7620mm,并且能夠以10kb/s的傳送速率支持40個(gè)器件。iic總線的另一個(gè)優(yōu)點(diǎn)是可支持多個(gè)主控方的工作方式（multi-mastering），任何能夠進(jìn)行發(fā)送和接收的器件都可以成為主控方。任一主控方都能夠控制信號(hào)的傳送和時(shí)鐘頻率，當(dāng)然在任一時(shí)刻只能有一個(gè)主控方。iic總線是由數(shù)據(jù)線sda和時(shí)鐘scl構(gòu)成的串行總線，可發(fā)送和接收數(shù)據(jù)。sda為數(shù)據(jù)線，scl為時(shí)鐘線。sda必須是

20、雙向的，即每個(gè)器件都必須以oc或od方式（集電極開(kāi)路或漏極開(kāi)路）連線。對(duì)于多主控器件的總線，scl也必須是雙向的，但對(duì)于單一主控器件的總線，scl可以是單向的。iic總線基本操作有：1、控制字節(jié)：在起始條件之后，必須是器件的控制字節(jié)，其中高四位為器件類(lèi)型識(shí)別符（不同的芯片類(lèi)型有不同的定義，eeprom一般應(yīng)為1010），接著三位為片選，最后一位為讀寫(xiě)位，當(dāng)為1時(shí)為讀操作，為0時(shí)為寫(xiě)操作。如圖2-2所示。圖2-2 控制字節(jié)配置2、寫(xiě)操作寫(xiě)操作分為字節(jié)寫(xiě)和頁(yè)面寫(xiě)兩種操作，對(duì)于頁(yè)面寫(xiě)根據(jù)芯片的一次裝載的字節(jié)不同有所不同。關(guān)于頁(yè)面寫(xiě)的地址、應(yīng)答和數(shù)據(jù)傳送的時(shí)序參見(jiàn)圖2-3。 圖2-3 寫(xiě)字節(jié)操作的時(shí)序

21、示意3、讀操作讀操作有三種基本操作：當(dāng)前地址讀、隨機(jī)讀和順序讀。圖4給出的是順序讀的時(shí)序圖。應(yīng)當(dāng)注意的是：最后一個(gè)讀操作的第9個(gè)時(shí)鐘周期不是“不關(guān)心”。為了結(jié)束讀操作，主機(jī)必須在第9個(gè)周期間發(fā)出停止條件或者在第9個(gè)時(shí)鐘周期內(nèi)保持sda為高電平、然后發(fā)出停止條件。 圖2-4 順序讀iic通信數(shù)據(jù)流時(shí)序圖如圖2-5圖2-5 iic通訊時(shí)序圖2.3.1.2 iic數(shù)據(jù)記錄分析根據(jù)上文分析可知，iic數(shù)據(jù)記錄的關(guān)鍵有：起始信號(hào)、應(yīng)答信號(hào)、結(jié)束信號(hào)。1信號(hào)定義為了便于vhdl程序編程，定義如下信號(hào)：a、數(shù)據(jù)起始信號(hào)iic_ startb、數(shù)據(jù)結(jié)束信號(hào)iic_stop c、停止標(biāo)志iic_stop_pd、

22、啟動(dòng)標(biāo)志iic_start_pe、數(shù)據(jù)起始標(biāo)志iic_ start_flagf、位滾動(dòng)指針ccbg、字節(jié)滾動(dòng)指針cch、寫(xiě)sram信號(hào)wr_srami、其他相關(guān)信號(hào)及單元：latch_out1、 latch_out2、p142 時(shí)序關(guān)系分析1、iic_ start 觸發(fā)相關(guān)信號(hào)：latch_out2(1)、 scl、sda、 iic_start_p觸發(fā)關(guān)鍵：latch_out2(1)=1，iic_start_p=1 、 sda=0 iic_ start1latch_out2(1)=1、scl1、sda上升沿 iic_ start0 描述： latch_out2(1)=1已經(jīng)啟動(dòng)fpga記錄數(shù)據(jù)

23、的條件下：當(dāng)iic_start_p=1、sda =0時(shí)iic_ start跳變?yōu)?。 當(dāng)scl1、sda上升沿iic數(shù)據(jù)結(jié)束信號(hào)，數(shù)據(jù)結(jié)束時(shí)，iic_ start跳變?yōu)?，與iic_stop信號(hào)互鎖。2、iic_stop觸發(fā)相關(guān)信號(hào)：latch_out2(1)、 scl、sda、 iic_start_p觸發(fā)關(guān)鍵：latch_out2(1)=1、scl1、sda下降沿 iic_ stop1latch_out2(1)=1、iic_stop_p=1 、 sda=0 iic_ stop0 描述：latch_out2(1)=1已經(jīng)啟動(dòng)fpga記錄數(shù)據(jù)的條件下：當(dāng)scl1、sda上升沿iic數(shù)據(jù)結(jié)束信號(hào)，

24、數(shù)據(jù)結(jié)束時(shí)，iic_ stop跳變?yōu)?，與iic_start信號(hào)互鎖。 當(dāng)iic_stop_p=1 、 sda=0時(shí)iic_ stop跳變?yōu)?。3、iic_ start _p觸發(fā)相關(guān)信號(hào)：scl、sda、觸發(fā)關(guān)鍵：scl1、sda下降沿 iic_ start _p1描述：當(dāng)scl=1、sda下降沿時(shí)，iic數(shù)據(jù)開(kāi)始，iic_ start _p跳變?yōu)?，起始信號(hào)開(kāi)始后scl第一個(gè)下降沿iic_ start _p跳變?yōu)?。4、iic_stop_p觸發(fā)相關(guān)信號(hào)：scl、sda、觸發(fā)關(guān)鍵：scl1、sda上升沿 iic_ stop _p1描述：當(dāng)scl=1、sda上升沿時(shí)，iic數(shù)據(jù)結(jié)束，iic_ s

25、top _p跳變?yōu)?，結(jié)束信號(hào)開(kāi)始后scl、sda同時(shí)為1時(shí)iic_ start _p跳變?yōu)?。5、iic_ start_flag觸發(fā)相關(guān)信號(hào)：scl、sda、ccb觸發(fā)關(guān)鍵：scl1、sda下降沿 iic_ start_ flag1 scl=1、ccb=0000 iic_ start_ flag0描述：當(dāng)iic數(shù)據(jù)開(kāi)始，一個(gè)字節(jié)開(kāi)始，iic_start_flag跳變?yōu)?，當(dāng)scl=1和ccb=0000 時(shí)表明一字節(jié)結(jié)束，第九個(gè)下降沿清ccb，iic_start_flag跳變?yōu)?。6、ccb觸發(fā)相關(guān)信號(hào)：latch_out2(1) (0)、iic_start、scl、sda、iic_stop_

26、flag、ccb觸發(fā)關(guān)鍵：scl上升沿遞增、逢ccb=1001，scl下降沿 ccb=0000 latch_out2(0)=1， ccb=0000 描述：scl上升沿遞增，當(dāng)ccb=1001時(shí)的scl下降沿清ccb；當(dāng)latch_out2(0)=1，啟動(dòng)記錄前清ccb。7、cc觸發(fā)相關(guān)信號(hào)：latch_out2(1) (0)、iic_start、scl、sda、iic_stop_flag、ccb觸發(fā)關(guān)鍵：ccb=1000， scl上升沿 cc=cc+1latch_out2(0)=1 cc= 00 0000 0000 000 0000 描述：當(dāng)ccb=1000且scl上升沿時(shí)cc加1，啟動(dòng)記錄前

27、清cc即latch_out2(0)=1時(shí)清cc。8、wr_sram觸發(fā)相關(guān)信號(hào)：latch_out1(7-4)、 latch_out2(1)、p2、ccb、scl觸發(fā)關(guān)鍵：ccb=1000 scl下降沿 wr_sram0 描述：scl第8個(gè)下降沿，即ccb=1000時(shí)，scl下降沿送到wr_sram，得到一個(gè)下降沿，寫(xiě)入sram。3 iic通信協(xié)議分析記錄時(shí)序關(guān)系圖iic數(shù)據(jù)記錄時(shí)序圖如下，其中紅色虛線標(biāo)示關(guān)鍵信號(hào)跳變。圖2-7 iic數(shù)據(jù)記錄時(shí)序2.3.2 并行數(shù)據(jù)記錄分析 并行數(shù)據(jù)在快速短距離通訊上運(yùn)用非常廣泛，如各種總線、計(jì)算機(jī)并口數(shù)據(jù)傳送等。傳送的特點(diǎn)是傳輸速度快，同時(shí)傳輸8位、16位

28、或者更多位數(shù)數(shù)據(jù)。本項(xiàng)目根據(jù)并行數(shù)據(jù)傳送的特點(diǎn)，配合接口電路獲得/cs、/wr、/rd、d0dn、a0am。最多可以獲得32路數(shù)據(jù)位信息，通過(guò)多臺(tái)本裝置的并聯(lián)、串聯(lián)可以實(shí)現(xiàn)對(duì)記錄深度和記錄路數(shù)的擴(kuò)展。并行數(shù)據(jù)記錄關(guān)鍵信號(hào)有：片選/cs、寫(xiě)/wr、讀/rd、其他備用信號(hào)other。1信號(hào)定義為了便于vhdl程序編程，定義如下信號(hào)：a、寫(xiě)sram信號(hào)bx_wr_sramb、字節(jié)滾動(dòng)指針cc 2 時(shí)序關(guān)系分析1、 bx_wr_sram觸發(fā)相關(guān)信號(hào)：latch_out2(1)、data_wr、data_rd、data_cs、other、p14觸發(fā)關(guān)鍵：latch_out2(1)=1、p14=0、dat

29、a_cs=0data_wr=0 bx_wr_sram=0data_rd=0 bx_wr_sram=0other=0 bx_wr_sram=0 描述： latch_out2(1)=1已經(jīng)啟動(dòng)fpga記錄數(shù)據(jù)的條件下：當(dāng)data_cs=0時(shí)data_wr、data_rd、other任意信號(hào)為0時(shí)bx_wr_sram跳變?yōu)?；不滿(mǎn)足以上條件bx_wr_sram跳變?yōu)?。2、cc觸發(fā)相關(guān)信號(hào)：latch_out2(1)、bx_wr_sram、p14觸發(fā)關(guān)鍵： latch_out2(1)=1、p14=0、bx_wr_sram上升沿 cc=cc+1 latch_out2(0)=1 cc= 00 0000

30、0000 000 0000 描述：latch_out2(1)=1已經(jīng)啟動(dòng)fpga記錄數(shù)據(jù)的條件下： 當(dāng)bx_wr_sram上升沿，cc加1，當(dāng)latch_out2(0)=1時(shí)cc清0。3 并行通信協(xié)議分析記錄時(shí)序關(guān)系圖記錄波形如下圖，其中虛線標(biāo)示關(guān)鍵信號(hào)跳變。圖2-8 并行記錄時(shí)序圖2.3.2 示波器模式數(shù)據(jù)記錄分析 示波器在電子行業(yè)中是最常用的工具之一，示波器能檢測(cè)出微弱模擬、數(shù)字信號(hào)，但是均有一個(gè)共同的缺點(diǎn)是記錄信息量較少，一般僅有兩路信號(hào)輸入，不能同時(shí)記錄多路信號(hào)。如采用多臺(tái)示波器并聯(lián)使用，但對(duì)于時(shí)序關(guān)系的研究分析極為不便。本項(xiàng)目采用由pc軟件設(shè)定采樣率進(jìn)行記錄數(shù)字波形，記錄數(shù)字波形的采

31、用速度最高達(dá)20m/s。采樣時(shí)間的控制通過(guò)對(duì)40mhz晶振上升沿進(jìn)行統(tǒng)計(jì)得到采樣時(shí)間。采樣率設(shè)定如下表，采樣率由pc機(jī)轉(zhuǎn)換成16進(jìn)制數(shù)，再通過(guò)命令包set_par+latch_out3值+其他填充位發(fā)送至單片機(jī)，最后由單片機(jī)寫(xiě)入fpga的latch_out3即可。采樣率設(shè)定參照表采樣間隔(ns)速度晶振周期逢n清零latch_out35020m/s20000000000000001b00h10010m/s40000000000000011b01h2005m/s80000000000000111b02h5002m/s200000000000010011b03h10001m/s4000000000

32、00100111b04h20000.5m/s800000000001001111b05h5 us50002000000000011000111b06h10 us100004000000000110001111b07h20 us200008000000001100011111b08h50 us5000020000000011111001111b09h表 2-1 采樣率參照表記錄波形如下圖：圖2-9 50ns采樣率記錄時(shí)序圖2.4 系統(tǒng)的升級(jí)本項(xiàng)目的技術(shù)關(guān)鍵在于fpga的運(yùn)用。fpga是20世紀(jì)80年代中期出現(xiàn)的高密度可編程器件，短短十幾年來(lái)，取得了驚人的發(fā)展，其單片集成密度從最初的1200門(mén)發(fā)展

33、到目前的幾百萬(wàn)門(mén)，而且時(shí)鐘頻率由最初不到10mhz發(fā)展到目前的300mhz。它與cpld不同之處在于，fpga的結(jié)構(gòu)類(lèi)似與掩膜可編程門(mén)陣列（mpga），由許多獨(dú)立的可編程模塊組成，用戶(hù)可通過(guò)編程將這些模塊連接起來(lái)實(shí)現(xiàn)不同的設(shè)計(jì)。fpga兼容了mpga和陣列器cpld兩者的優(yōu)點(diǎn)，因而具有更高的集成度，更強(qiáng)的邏輯實(shí)現(xiàn)能力和更好的設(shè)計(jì)靈活性，同時(shí)具備現(xiàn)場(chǎng)編程功能。fpga編程也叫fpga配置（可分為：專(zhuān)用的eprom （configuration eprom）、ps（passive serial 無(wú)源串行）、pps（passive parallel synchronous 無(wú)源同步并行）、ppa（p

34、assive parallel asynchronous 無(wú)源異步并行）、jtag（不是所有器件都支持）5種方式。對(duì)于ep2c8芯片的配置一般有兩種方法：即jtag方式和ps方式。jtag方式是由pc機(jī)直接對(duì)fpga編程，此種方式僅能適用于系統(tǒng)的調(diào)試階段，當(dāng)裝置提供給用戶(hù)使用后則不再適用，這是因?yàn)橛脩?hù)必須安裝相應(yīng)的開(kāi)發(fā)軟件quartus_ii等，不便于使用。另一種方式是當(dāng)今較流行的做法，即先由vhdl程序?qū)С?.hexout文件后寫(xiě)入非易失存儲(chǔ)器芯片如at29c040等，單片機(jī)讀出at29c040中的數(shù)據(jù)后，以ps方式對(duì)fpga芯片進(jìn)行配置。此做法的缺點(diǎn)是不容易升級(jí)、flash容量有限、需要較

35、高的硬件成本等，同時(shí)也不方便實(shí)現(xiàn)本裝置隨時(shí)改變記錄各類(lèi)協(xié)議的方式。為了適用多種通信協(xié)議的分析和記錄，我們充分利用fpga現(xiàn)場(chǎng)編程特性來(lái)實(shí)時(shí)配置fpga器件。具體方法是： 由用戶(hù)在pc機(jī)的對(duì)話界面上選擇所需要的分析協(xié)議；pc機(jī)軟件把對(duì)應(yīng)的.hexout文件通過(guò)usb接口傳送給裝置上的單片機(jī)；再由單片機(jī)將接收到的數(shù)據(jù)按ps方式寫(xiě)入fpga。此方式優(yōu)點(diǎn)是方便用戶(hù)使用、減低硬件成本且易于升級(jí)。升級(jí)是僅需改變pc軟件即可，不需要對(duì)硬件作任何改動(dòng)。下面介紹mcu通過(guò)ps方式對(duì)fpga的配置過(guò)程，配置時(shí)序如圖圖2-10 fpga配置（ps方式）時(shí)序1 nconfig=0、dclk=0，保持2s以上。2 檢測(cè)

36、nstatus，如果為0，表明fpga已響應(yīng)配置要求，可開(kāi)始進(jìn)行配置。否則報(bào)錯(cuò)。正常情況下，nconfig=0后1s內(nèi)nstatus將為0。3 nconfig=1，并等待5s。4 data0上放置數(shù)據(jù)（lsb first），dclk=1，延時(shí)。5 dclk=0，并檢測(cè)nstatus，若為0，則報(bào)錯(cuò)并重新開(kāi)始。6 準(zhǔn)備下一位數(shù)據(jù)，并重復(fù)執(zhí)行步驟4、5，直到所有數(shù)據(jù)送出為止。7 此時(shí)conf_done應(yīng)變成1，表明fpga的配置已完成。如果所有數(shù)據(jù)送出后，conf_done不為1，必須重新配置（從步驟1開(kāi)始）。8 配置完成后，再送出10個(gè)周期的dclk，以使fpga完成初始化。第三章 硬件設(shè)計(jì)3.

37、1 硬件系統(tǒng)構(gòu)成圖3-1為硬件的總原理圖：圖3-1 總體原理圖3.2 數(shù)據(jù)接口模塊考慮數(shù)據(jù)借口必須適應(yīng)多種協(xié)議的數(shù)據(jù)記錄的要求，通過(guò)排針導(dǎo)入各種信號(hào)，為了避免影響外部通訊信號(hào)，形成不必要的噪聲干擾，必須進(jìn)行信號(hào)隔離。同時(shí)本設(shè)計(jì)采用的fpga芯片i/0電壓為3.3v，通常通訊信號(hào)為-12v+12v，如rs232為+-12v、iic信號(hào)為5v等，除了在外部配上相應(yīng)接口電路外，必須將常用的5v等高于3.3v電壓隔離，轉(zhuǎn)換為3.3v電壓，防止將fpga芯片燒毀。本設(shè)計(jì)采用普通的雙向三態(tài)門(mén)74lvc245a芯片，將方向控制引腳接至vcc，使傳輸方向固定由a至b，達(dá)到信號(hào)隔離和電壓轉(zhuǎn)換的作用。圖3-2 外

38、部數(shù)據(jù)接口模塊原理圖3.3 usb通信模塊與pc通訊中，支持熱插拔的usb越來(lái)越受到用戶(hù)的青睞，在眾多usb通訊芯片中，由南京沁恒電子有限公司生產(chǎn)的ch372芯片在內(nèi)置固件模式下， ch372自動(dòng)處理默認(rèn)端點(diǎn)0 的所有事務(wù)，本地端單片機(jī)只要負(fù)責(zé)數(shù)據(jù)交換，在外置固件模式下，由外部單片機(jī)根據(jù)需要自行處理各種usb請(qǐng)求，從而可以實(shí)現(xiàn)符合各種usb類(lèi)規(guī)范的設(shè)備。本項(xiàng)目采用其內(nèi)置固件模式，開(kāi)發(fā)難度較小，僅須對(duì)數(shù)據(jù)進(jìn)行操作即可。ch372支持usb 2.0協(xié)議，12m晶振，內(nèi)置獨(dú)立上下緩沖區(qū)64字節(jié)。芯片直接掛在單片機(jī)總線上，通過(guò)p16進(jìn)行片選，芯片通過(guò)p20控制命令數(shù)據(jù)切換線a0，通過(guò)譯碼得到數(shù)據(jù)與命令

39、地址。圖3-3 usb通訊模塊原理圖3.4 存儲(chǔ)模塊邏輯分析儀的一個(gè)重要指標(biāo)是信息的存儲(chǔ)，存儲(chǔ)的信息量及存取速度必須滿(mǎn)足要求。當(dāng)今主流計(jì)算機(jī)或者高級(jí)單片機(jī)中，基本上采用32位。在眾多協(xié)議中，usb2.0串行傳輸速率最高，在高速（high speed）模式下傳輸理論值能達(dá)到480mbps，即480*1024*1024=503 316 480bps。綜上兩點(diǎn)，存儲(chǔ)芯片必須滿(mǎn)足能同時(shí)記錄32位數(shù)據(jù)、同時(shí)滿(mǎn)足1/(503 316 480/32)s=6.4e-8 s= 64ns 存取速度。本項(xiàng)目采用2片is61v25616芯片并行連接，is61v25616為256k16b快速存取sram芯片，芯片的最高

40、訪問(wèn)速率能達(dá)到15ns一次，并行連接后最大容量能達(dá)到1m字節(jié)，能同時(shí)存儲(chǔ)32路信號(hào)信息，滿(mǎn)足以上要求。圖3-4 存儲(chǔ)模塊原理圖3.5 顯示及報(bào)警模塊本裝置在顯示相關(guān)信息上，為節(jié)約資源，利用單片機(jī)串口接上常用的串并轉(zhuǎn)換芯片74hc164來(lái)顯示相關(guān)信息、報(bào)警、按鍵輸出，單片機(jī)僅須將rxd、txd引腳分別接到74hc 164輸入信號(hào)a、b、clk通過(guò)兩片74hc164級(jí)聯(lián)即可得到對(duì)8位7段數(shù)碼管的控制，第一片作為段碼輸出，第二片作為位選。第三片74hc 164作為報(bào)警與按鍵輸出，當(dāng)dds0為高電平時(shí)二極管9013導(dǎo)通，蜂鳴器工作，發(fā)出報(bào)警信號(hào)。圖3-5 顯示及報(bào)警模塊原理圖3.6 按鍵模塊按鍵采用4

41、2編碼陣列，利用單片機(jī)串口傳送輸出數(shù)據(jù)到74hc164（見(jiàn)上圖ic15中dds3dds6），輸入線接入fpga芯片(見(jiàn)下圖)，單片機(jī)通過(guò)讀取按鍵地址c004h獲得輸入數(shù)據(jù)。 圖3-6 按鍵模塊原理圖3.7 電源模塊電源模塊將為fpga芯片的三個(gè)部分提供電能：可配置邏輯塊，i/o塊及其相互連接。本設(shè)計(jì)中，普通i/o塊電路采用3.3v，可配置邏輯塊和相互連接電路采用1.2v，為了避免其他電路噪聲影響fpga電源，采用不同電源層加以隔離。由此分析可知電源應(yīng)為三種電源層分別為：1.2v、3.3v、其他電路工作電源vcc。圖3-7 電源模塊原理圖3.8 系統(tǒng)硬件地址及資源使用地址分配： p1.40 ep

42、2c8器件選通p2(7)=0：訪問(wèn)sram p2(7)=1: 訪問(wèn)非sramsram地址:latch_out1：sram高位地址寄存器（8001h）(7-4) sram芯片選擇 0000 sram1（ic7） ；0001 sram0（ic4）(3-0) : ra17ra14p2(6 - 0): ra13ra7p0(7 - 1): ra6ra0p0(0):1訪問(wèn)高8bit;0: 訪問(wèn)低8bitch372地址: p16=0 ch372 片選0000h ch372數(shù)據(jù)口地址0001h ch372命令口地址ep2c8內(nèi)部寄存器地址:8100h latch_out1：sram地址 8101h latch

43、_out2：控制狀態(tài)字 8102h latch_out3：采樣率設(shè)定地址 c000h cc0: 記錄地址計(jì)數(shù)器低字節(jié) c001h cc1: 記錄地址計(jì)數(shù)器中字節(jié)c002h cc2: 記錄地址計(jì)數(shù)器高字節(jié)c004h key: 掃描按鍵地址c00ch cc清零第四章 軟件設(shè)計(jì)4.1 系統(tǒng)的使用操作方法設(shè)計(jì)對(duì)本裝置的操作主要有pc軟件操作和系統(tǒng)板操作。pc機(jī)軟件操作包括：1. 設(shè)置參數(shù)、2. 啟動(dòng)記錄、3. 繼續(xù)記錄、4. 停止記錄、5. 上傳數(shù)據(jù)。pc機(jī)軟件采用vb編程，操作時(shí)只需點(diǎn)擊各控件即可。主體電路板的操作包括：1. 啟動(dòng)記錄、2. 繼續(xù)記錄、3. 停止記錄。這些操作以按鍵輸入。4.1.1

44、pc軟件操作pc機(jī)軟件操作說(shuō)明：一、 軟件的安裝：選擇安裝lasoft，軟件的安裝按照一般windows操作系統(tǒng)下軟件安裝步驟即可完成安裝。二、 軟件介紹：操作界面如圖4-1，主要菜單有：1. 文件（f）、2. 視圖、3. 設(shè)置、4. 分析、5. fpga文件操作、6. 幫助（h）。圖4-1 主界面1. 文件：新建工程打開(kāi)文件添加工程移除工程工程另存為打印打印設(shè)置打印預(yù)覽退出2. 視圖： 裝入波形圖象 保存當(dāng)前圖象 打印當(dāng)前波形圖象 使用畫(huà)圖工具編輯3. 設(shè)置： 示波器模式 觸發(fā)模式 通訊協(xié)議模式 重命名線路示波器模式參數(shù)設(shè)置如圖4-2 圖4-2 觸發(fā)模式參數(shù)設(shè)置如圖4-3 圖4-3通訊協(xié)議模

45、式參數(shù)設(shè)置如圖4-4 圖4-4重命名線路設(shè)置如圖4-5 圖4-54. 分析： 到數(shù)據(jù)起始處 到數(shù)據(jù)結(jié)束處 查找 信號(hào)解碼5. fpga文件操作： 打開(kāi)hexout文件 下裝hexout文件打開(kāi)hexout文件如圖4-6 圖4-66. 幫助： 內(nèi)容 索引搜索網(wǎng)站上的visual basic 6.0技術(shù)支持關(guān)于三、 記錄數(shù)據(jù)操作一般步驟1.連接硬件，啟動(dòng)pc機(jī)軟件；2.打開(kāi)hexout文件，下裝fpga程序；3.設(shè)置參數(shù)；4.啟動(dòng)記錄數(shù)據(jù)；5.停止數(shù)據(jù)記錄；6.上傳記錄數(shù)據(jù)；7.分析數(shù)據(jù)。4.1.2 系統(tǒng)板操作 現(xiàn)將操作過(guò)程中主體電路板上led顯示說(shuō)明如下：初次上電，未下載fpga顯示為：配置fp

46、ga過(guò)程中顯示為： 配置fpga完成或非初次上電復(fù)位后顯示為：記錄數(shù)據(jù)中顯示為（record）： 停止記錄顯示為（stop）：上傳中顯示為：主體電路板按鍵布置如圖4-1所示：圖4-7 按鍵結(jié)構(gòu)圖b24b23b22b21b11b12b13b14b11：?jiǎn)?dòng)記錄重新開(kāi)始記錄數(shù)據(jù)；b12：繼續(xù)記錄從停止點(diǎn)繼續(xù)記錄數(shù)據(jù)；b13：停止記錄停止數(shù)據(jù)記錄。b14、b21、b22 、b23、b24作為保留按鍵。上電后，首先系統(tǒng)板蜂鳴器短鳴一聲，后顯示首次上電標(biāo)志。如果出現(xiàn)蜂鳴器長(zhǎng)鳴報(bào)警，則說(shuō)明內(nèi)部初始化ch372未成功。完成初始化后等待pc發(fā)送命令包操作，非初次上電，則可直接對(duì)b11、b12、b13進(jìn)行啟動(dòng)、

47、停止、繼續(xù)記錄的操作。4.2 單片機(jī)程序設(shè)計(jì)系統(tǒng)主控mcu采用51系列單片機(jī)，采用匯編語(yǔ)言編寫(xiě)單片機(jī)程序。4.2.1 總體流程設(shè)計(jì)開(kāi)機(jī)初始化初始化ch372開(kāi)中斷int0、t0設(shè)置各種標(biāo)志判斷是否有命令包處理各類(lèi)命令判斷是否有數(shù)據(jù)包寫(xiě)數(shù)據(jù)進(jìn)入fpga判斷是否按鍵按下處理按鍵命令有有有無(wú) 無(wú) 無(wú) 循環(huán)圖4-8 總體流程圖4.2.2 usb通訊流程設(shè)計(jì)usb通訊采用內(nèi)置固件模式，運(yùn)用批量上傳和批量下傳傳輸數(shù)據(jù)。pc機(jī)與單片機(jī)之間通訊統(tǒng)一分為兩種格式：第一種16字節(jié)，定義為命令包，約定格式為單字節(jié)命令字+其他信息+填充字節(jié)00h；第二種64字節(jié)，定義為數(shù)據(jù)包，約定作為下載fpga配置數(shù)據(jù)。與pc約定

48、命令包約定命令列表如表4-1。pc下傳數(shù)據(jù)mcu應(yīng)答1pc啟動(dòng)mcu寫(xiě)fpga開(kāi)始f4+aa 已準(zhǔn)備好寫(xiě)fpgaf4 + f4+55 未準(zhǔn)備好寫(xiě)fpga2pc啟動(dòng)mcu寫(xiě)fpga 數(shù)據(jù)aa 將64bytes數(shù)據(jù)寫(xiě)到fpga完成64 bytes數(shù)據(jù)55. 將64bytes數(shù)據(jù)寫(xiě)到fpga失敗3pc停止mcu寫(xiě)fpga 結(jié)束f6+aa 寫(xiě)fpga成功f6+ 啟動(dòng)mcu寫(xiě)fpga開(kāi)始f6+55 寫(xiě)fpga失敗4pc啟動(dòng)mcu讀sram 開(kāi)始d4+aa 已準(zhǔn)備好對(duì)sram操作d4+8字節(jié)地址+d4+55 mcu未準(zhǔn)備好對(duì)sram操作5pc讀sram 64 bytes 數(shù)據(jù)mcu傳sram數(shù)據(jù)d0+6p

49、c設(shè)定fpga參數(shù)a0+aa. 設(shè)定完成a0+單字節(jié)采樣率或者波特率+.a0+55 設(shè)定未完成7pc啟動(dòng)fpga記錄a2+aa. 啟動(dòng)fpga記錄完成a2+.a2+55. 啟動(dòng)fpga記錄未完成8pc啟動(dòng)fpga記錄a3+aa 停止fpga記錄完成a3+.a3+55. 未停止fpga記錄9pc啟動(dòng)fpga記錄a4+aa 繼續(xù)fpga記錄完成a4+.a4+55 繼續(xù)fpga記錄未完成表4-1 命令約定表進(jìn)入中斷，現(xiàn)場(chǎng)保護(hù)獲取中斷狀態(tài)get-status清中斷標(biāo)志，分析中斷狀態(tài)利用rd-usb-data命令先讀取后續(xù)數(shù)據(jù)長(zhǎng)度，后讀取數(shù)據(jù)下傳成功用unlock_usb命令解鎖上傳成功恢復(fù)現(xiàn)場(chǎng)退出圖4

50、-9 usb通訊流程圖4.2.3 配置fpga流程設(shè)計(jì)配置fpga全過(guò)程有pc軟件主控，分為三個(gè)部分：1、 初始化fpgafpga的初始化由pc軟件發(fā)送命令包，單片機(jī)通過(guò)中斷接收數(shù)據(jù)，處理命令包后對(duì)fpga進(jìn)行操作，并返回狀態(tài)給pc軟件。接收到pc發(fā)送初始化命令nconfig=0,dclk=0 保持2s以上檢測(cè)nstatus0y1nconfig=1，并等待5s發(fā)送成功字，回傳pc發(fā)送失敗字，回傳pc返回圖4-10 fpga配置初始化流程圖2、 寫(xiě)入配置文件通過(guò)初始化fpga后，單片機(jī)將接收到的數(shù)據(jù)包數(shù)據(jù)逐個(gè)寫(xiě)入，每寫(xiě)入1字節(jié)判斷寫(xiě)入成功標(biāo)志腳，有利于配置各類(lèi)fpga芯片，有更好的兼容性，每寫(xiě)入64字節(jié)完成均返回狀態(tài)給p