第二章邏輯門電路

1、共 10 分） 莄 1、對(duì)于本征半導(dǎo)體 ： ABC 蒂A、自由電子和空穴成對(duì)出現(xiàn) 肇B、自由電子和空穴濃度相同 祎C、自由電子濃度高，空穴濃度低 膃D、自由電子和空穴數(shù)目相同 薁E、自由電子數(shù)目少，空穴數(shù)目多 葿 芄 2、三極管工作在飽和狀態(tài)時(shí)： 袂 A 、如圖開(kāi)關(guān)斷開(kāi) 蟻B、兩個(gè)結(jié)均反偏 袀 C 、如圖開(kāi)關(guān)閉合 肆D、兩個(gè)結(jié)均正偏 羅 E 、一個(gè)結(jié)正偏，另一個(gè)結(jié)反偏 螁 肇 3 、若只采用二極管作為開(kāi)關(guān)器件， 以實(shí)現(xiàn)： 螈A、與邏輯關(guān)系 蚄B、非邏輯關(guān)系 袁C、或邏輯關(guān)系 蒈D、與非邏輯關(guān)系 膅 蒃 4、或非門的多余輸入端可以： 則可 For personal use only in stu

2、dy and research; not for commercial use 螅第二章 邏輯門電路 肅 1、對(duì)于半導(dǎo)體材料，隨溫度升高： A 膂A、電子一空穴對(duì)增加，載流子數(shù)目增多， 導(dǎo)電能力增強(qiáng) B 、電子空穴對(duì)減少，載流 子數(shù)目增多，導(dǎo)電能力增強(qiáng) 蝿C、電子一空穴對(duì)增加，載流子數(shù)目減少， 導(dǎo)電能力增強(qiáng) D、 薆 2、 N 型半導(dǎo)體中主要靠（ C ）載流子導(dǎo) 電： 螄A、束縛電子B、空穴 節(jié)C、自由電子D、 膀 3、在數(shù)字電路中，三極管一般作為一個(gè) 開(kāi)關(guān)使用，工作穩(wěn)定時(shí)處于： 羄 A 、飽和或放大狀態(tài) B 、放大或截止?fàn)顟B(tài) 薂 C 、飽和或截止?fàn)顟B(tài) D 、 節(jié) 4、將多個(gè)與非門的輸出端直接

3、相連，實(shí) 現(xiàn)各輸出端相與的邏輯功能，稱為： 芆 A 、線與 B 、線或 蚆 C 、線非 D 、 莁 5、 TTL 門電路的輸入端懸空或接大電阻 相當(dāng)接： 莂 A 、低電平 B 、高電平 蚇 C 、高阻 D 、 膄第二題、多項(xiàng)選擇題（每題 2 分， 5 道題 莀正確錯(cuò)誤 袁A、接邏輯1 蕿 袈B、 接邏輯 0 蚅 4、三極管實(shí)現(xiàn)電流控制及放大的外部條 羇 C、 和有用端并接 件是Je正偏，Jc反偏。 芁D、 懸空 蚄正確錯(cuò)誤 羈 莀 艿 5 、場(chǎng)效應(yīng)管也叫： 蒞A、電流控制器件 芄B、電壓控制器件 肁C、雙極性器件 莆 D 、單極性器件 肇 肅 膁第三題、判斷題（每題 1 分，5 道題共 5 分

4、） 螇 1 、半導(dǎo)體中只有自由電子一種載流子。 薅錯(cuò)誤 袂 羀 5、邏輯門的多余輸入端可以和有用端并 接使用。 蕆正確錯(cuò)誤 莃 蒀 第三章 組合邏輯電路的分 析與設(shè)計(jì) 膇1、組合邏輯電路的輸出狀態(tài)： 襖A、與輸入狀態(tài)無(wú)關(guān)，和電路原來(lái)的狀態(tài) 有關(guān)，B、與輸入狀態(tài)有關(guān)，和電路原來(lái)的 狀態(tài)無(wú)關(guān) 膂C、與輸入狀態(tài)有關(guān)，和電路原來(lái)的狀態(tài) 有關(guān) D 、 薀 薇 2、最簡(jiǎn)與或式是指邏輯表達(dá)式中的： 芀 2、載流子的漂移運(yùn)動(dòng)與擴(kuò)散運(yùn)動(dòng)方向相 同。 膈正確 芇 裊 3、二極管的反向飽和電流隨溫度的升高 而增大。 薆 A 、乘積項(xiàng)（與項(xiàng)）最少，但每個(gè)乘積項(xiàng) 中變量的個(gè)數(shù)最多。 B、乘積項(xiàng)（與項(xiàng)）最 少，且每個(gè)乘積

5、項(xiàng)中變量的個(gè)數(shù)最少。 膄C、乘積項(xiàng)（與項(xiàng)）最多，但每個(gè)乘積項(xiàng) 中變量的個(gè)數(shù)最少。 D 、 蝕 羈 3、對(duì)邏輯變量任一組取值，所有最小項(xiàng) 之和恒為：蠆 肄 A 、 1B 、 0 羃C、不確定D、 螀 荿 4 、對(duì)一個(gè)邏輯函數(shù)，其卡諾圖、真值表、 最小項(xiàng)表達(dá)式： 螆A、都不是唯一的 B、都是唯一的 螂C、真值表唯一，最小項(xiàng)表達(dá)式不唯一D、 衿 螀 5、同一個(gè)邏輯函數(shù)，可以有多種不同的 邏輯表達(dá)式，電路實(shí)現(xiàn)的方式： 芄 A 、只有兩種 B 、只有一種 螅C、也是多種多樣 D、 罿 袇 羆第二題、多項(xiàng)選擇題（每題 2 分， 5 道題 共 10 分） 薄1、組合邏輯電路常用的功能描述方法有： ABDE

6、肆 2、對(duì)一個(gè)邏輯函數(shù)，其（）是唯一的。 肂 A 、卡諾圖 腿B、真值表 肀 C 、表達(dá)式 袇D、最小項(xiàng)表達(dá)式 肅 E 、邏輯圖 艿 F 、波形圖 膆 芅 3 、卡諾圖化簡(jiǎn)畫(huà)圈的原則： 袃A、所畫(huà)總?cè)?shù)要盡量少 荿B、每個(gè)圈要盡可能大 薇 C 、每個(gè)最小項(xiàng)都可重復(fù)用 羇D、所有的1都必須圈到 螞 蚃 4、對(duì)邏輯函數(shù)來(lái)講，不允許或不會(huì)出現(xiàn) 的變量取值組合所對(duì)應(yīng)的最小項(xiàng)稱為： 羈 A 、有關(guān)項(xiàng) 罿A、邏輯表達(dá)式 蒅B、無(wú)關(guān)項(xiàng) 羋B、真值表 蚅 C 、任意項(xiàng) 蚈 C 、卡諾圖 螃D、約束項(xiàng) 芃D、邏輯圖 荿 聿E、波形圖 腿5、邏輯函數(shù)L = A+B+1 : 蒄A、 =1 羄 4 、 碼 7， 七段

7、共陰極數(shù)碼顯示器， abcdefg 的驅(qū)動(dòng)信號(hào)為： 如要顯示數(shù) 袂 B 、 =0 薂A、 0001111B、 1110000 螀 C 、 =A+B 節(jié)C、 1010110D 、 蚅 D 、 反函數(shù)為 0 芆 芃 蚆 5 、 串行進(jìn)位加法器： 羂 B 、電路復(fù)雜 莁 A 、 電路簡(jiǎn)單、速度較快 但速度較慢 羇第四章常用組合邏輯功能器件 莂 C 、電路簡(jiǎn)單、但速度較慢 D、 莇1、對(duì)于二進(jìn)制譯碼器，每輸入一組代碼： 蚇 羂 A 、只有與其對(duì)應(yīng)的輸出端信號(hào)有效，其 膄 他輸出端信號(hào)無(wú)效。B、只有與其對(duì)應(yīng)的輸 出端信號(hào)無(wú)效，其他輸出端信號(hào)有效。 莄第二題、多項(xiàng)選擇題（每題 2 分， 5 道題 共 10

8、 分） 肂C、所有輸出端信號(hào)都有效。D、 莈 螅 2、若要對(duì) 100 個(gè)信息進(jìn)行編碼，則在輸 出端至少需要（ ）位二進(jìn)制代碼。 蒂 1 、二進(jìn)制譯碼也叫： 肈 A 、地址譯碼 祎B、變量譯碼 肅 A 、 4B 、 100 膃 C 、全譯碼 膂 C 、 7D 、 6 薁D、顯示譯碼 蝿 葿 薆 3、把公共數(shù)據(jù)線上的數(shù)據(jù)，按要求傳送 芄 2、二十進(jìn)制譯碼器： 到多個(gè)不同的輸出端的電路叫做： 袂 A 、輸入具有四位二進(jìn)制代碼 螄 A 、數(shù)據(jù)選擇器 B 、編碼器 蟻B、輸出有十個(gè)信號(hào) 節(jié)C、數(shù)據(jù)分配器 D、譯碼器 袀 C 、輸入具有十位二進(jìn)制代碼 膀 肆D、輸出有2個(gè)信號(hào) 螁 3 、 74LS138

9、集成 3/8 譯碼器： 肇 A 、可以把一個(gè)數(shù)據(jù)信號(hào)分配到 3 個(gè)不同 的通道上去。 螈 B 、當(dāng)使能端使能，地址碼為 011 時(shí)，輸 出Y3 = 0，其他輸出都為1。 蚄C、當(dāng)使能端使能，地址碼為011時(shí)，輸 出Y3 = 1，其他輸出都為 0。 袁D、可以把一個(gè)數(shù)據(jù)信號(hào)分配到8個(gè)不同 的通道上去 蒈 膅 4、七段共陰極數(shù)碼管： 蒃 A 、要用輸出為高電平有效的七段顯示譯 碼器來(lái)驅(qū)動(dòng)。 袁B、要用輸出為低電平有效的七段顯示譯 碼器來(lái)驅(qū)動(dòng)。 袈C、若要顯示數(shù)據(jù) 8, abcdefg = 1111111。 羇D、若要顯示數(shù)據(jù) 8, abcdefg = 1000001。 -+- 芁 羈 5、數(shù)據(jù)選擇

10、器是： 艿 A 、能夠從多路輸入數(shù)據(jù)中選出多路作為 輸出的組合電路。 蒞 B 、數(shù)據(jù)選擇器的輸出具有最簡(jiǎn)與或表達(dá) 式的形式。 芄 C 、能夠從多路輸入數(shù)據(jù)中選出一路作為 輸出的組合電路。 肁 D 、數(shù)據(jù)選擇器的輸出具有標(biāo)準(zhǔn)與或表達(dá) 式的形式，提供了地址變量的全部最小項(xiàng)。 莆 肇 肅第三題、判斷題（每題 1 分， 5 道題共 5 分） 膁 1 、二十進(jìn)制譯碼器具有四位二進(jìn)制 代碼輸入端， 輸出為相應(yīng)十進(jìn)制數(shù)的十個(gè)信 號(hào)。 螇正確錯(cuò)誤 薅 袂 2、數(shù)據(jù)選擇器是在一些選擇信號(hào)的控制 下，從多路輸入數(shù)據(jù)中選擇一路作為輸出。 它的作用相當(dāng)于多個(gè)輸入的單刀多擲開(kāi)關(guān)。 芀正確錯(cuò)誤 膈 芇 3、數(shù)據(jù)選擇器四選

11、一， 當(dāng)?shù)刂反a為 00 時(shí)， 選擇 D3 作為輸出。 裊正確錯(cuò)誤 莀 蕿 4、用來(lái)完成兩個(gè)二進(jìn)制數(shù)的大小比較的 邏輯電路稱為數(shù)值比較器。 蚅正確錯(cuò)誤 蚄 莀 5、串行進(jìn)位加法器電路簡(jiǎn)單、但速度較 慢，并行進(jìn)位加法器速度較快、 但電路復(fù)雜。 羀正確錯(cuò)誤 B、 蕆第三題、判斷題(每題 1 分，5 道題共 5 分) 莃 1、組合邏輯電路任一時(shí)刻的輸出狀態(tài)僅 取決于該時(shí)刻輸入狀態(tài)的組合， 而和電路原 來(lái)的狀態(tài)無(wú)關(guān)。 蒀正確錯(cuò)誤 膇 襖 2、同一個(gè)邏輯函數(shù)，只有一種與或邏輯 表達(dá)式。 膂正確錯(cuò)誤 薀 薇 3、任一邏輯函數(shù)都可表示為唯一的最小 項(xiàng)之和的形式。 薆正確錯(cuò)誤 膄 蝕 4、一個(gè)邏輯函數(shù)的真值表是

12、唯一的，但 卡諾圖是不唯一的。 羈正確錯(cuò)誤 肄 羃 5、邏輯函數(shù)：AB+ABC+AB ( E+DC )= AB 。 螀正確錯(cuò)誤 荿第五章觸發(fā)器 螂 A 、記憶功能，可存儲(chǔ)一位二進(jìn)指數(shù)。 記憶功能，可存儲(chǔ) 2 位二進(jìn)指數(shù)。 衿 C 、沒(méi)有記憶功能。 D 、 螀 芄 2 、基本 RS 觸發(fā)器在觸發(fā)輸入信號(hào) SR 的 作用下： 螅 A 、只能置 1，不能置 0B 、只能置 0，不 能置 1 罿C、可以置“ 1”或置“ 0D、 袇 羆 3 、 JK 觸發(fā)器具有( )的功能。 薄 A 、置 0 、 置 1 和保持 B 、置 0 、 置 1 、 保持和翻轉(zhuǎn) 罿C、置0、 置1D、 羋 蚈 4、 D 觸發(fā)器

13、的 D 和 Q 反相連接， 即可組 成： 芃A、T觸發(fā)器B、T撇觸發(fā)器 聿C、JK觸發(fā)器D、 蠆 肆 5、 RS 觸發(fā)器的觸發(fā)輸入信號(hào)之間： 肂A、有約束B(niǎo)、無(wú)約束 腿 C 、無(wú)法確定 D 、 螆1、觸發(fā)器具有： 羂 A 、置 0 肅第二題、多項(xiàng)選擇題（每題 2 分， 5 道題 共 10 分） 艿 1 、觸發(fā)器按電路結(jié)構(gòu)分類有： 膆A、同步RS觸發(fā)器 芅B、基本RS觸發(fā)器 袃C、主從觸發(fā)器 荿D、邊沿觸發(fā)器 薇 羇 2、觸發(fā)器按功能分類有： 螞 A、 T 觸發(fā)器 蚃B、RS觸發(fā)器 羈C、JK觸發(fā)器 蒅 D、 D 觸發(fā)器 蚅 E、 T 觸發(fā)器 螃 荿 3、觸發(fā)器的邏輯功能可以用 （ ）來(lái)描述。

14、膇 A 、時(shí)序圖 蒄 B 、特性表 袂 C 、特性方程 螀 D 、狀態(tài)圖 蚅 羇B、保持 莇C、置1 羂D、翻轉(zhuǎn) 肂 莈 5、 JK 觸發(fā)器具有的功能有： 螅A、置0 肅B、置1 膂 C 、保持 蝿D、翻轉(zhuǎn) 薆 螄 節(jié)第三題、判斷題（每題1 分， 5 道題共 5 分） 膀 1 、觸發(fā)器具有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)。 羄正確錯(cuò)誤 薂 節(jié) 2、 JK 觸發(fā)器的輸出與輸入有關(guān)，和電路 原狀態(tài)無(wú)關(guān)。 芆正確錯(cuò)誤 蚆 莁 3、邊沿觸發(fā)器只有在有效的時(shí)鐘沿才能 觸發(fā)翻轉(zhuǎn)。 芃 4、 T 觸發(fā)器具有的功能有： 莂正確錯(cuò)誤 螈 3 、同步時(shí)序邏輯電路所有觸發(fā)器的時(shí)鐘 輸入端都接同一個(gè)時(shí)鐘脈沖。 肇 膄 4、 T

15、觸發(fā)器也叫做翻轉(zhuǎn)型的觸發(fā)器。 莄正確錯(cuò)誤 蒂 肈 5、觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，在外界信號(hào) 作用下，可以從一個(gè)穩(wěn)態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)穩(wěn) 態(tài)；無(wú)外界信號(hào)作用時(shí)狀態(tài)保持不變。 袆?wù)_錯(cuò)誤 膃 薁 葿 第六章時(shí)序邏輯 電路的分析 芄1、時(shí)序邏輯電路的輸出信號(hào)： 袂 A 、與當(dāng)時(shí)的輸入信號(hào)有關(guān)，與電路的原 狀態(tài)無(wú)關(guān)。 B 、與當(dāng)時(shí)的輸入信號(hào)有關(guān)，與 電路的原狀態(tài)有關(guān)。 蟻 C 、與當(dāng)時(shí)的輸入信號(hào)無(wú)關(guān)，與電路的原 狀態(tài)有關(guān)。 D 、 蚄 A 、各觸發(fā)器不同時(shí)具備觸發(fā)翻轉(zhuǎn)的條件 B、各觸發(fā)器同時(shí)具備觸發(fā)翻轉(zhuǎn)的條件 袁C、各觸發(fā)器的觸發(fā)翻轉(zhuǎn)有先有后D、 蒈 膅 4、異步時(shí)序邏輯電路各觸發(fā)器的時(shí)鐘輸 入所接不是同一的時(shí)

16、鐘脈沖。 蒃A、結(jié)構(gòu)簡(jiǎn)單，速度快 B、結(jié)構(gòu)復(fù)雜，速 度慢 袁C、結(jié)構(gòu)簡(jiǎn)單，速度慢 D、 袈 羇 5、異步時(shí)序邏輯電路，各觸發(fā)器： 芁A、觸發(fā)翻轉(zhuǎn)有先有后 B、同時(shí)觸發(fā)翻轉(zhuǎn) 羈 C 、無(wú)法確定 D 、 艿 蒞 芄第二題、多項(xiàng)選擇題（每題 2 分， 5 道題 共 10 分） 肁 1、時(shí)序邏輯電路從結(jié)構(gòu)上講，包含有： 莆 A 、存儲(chǔ)元件 肆 2、時(shí)序邏輯電路中必須含有： 肇B、觸發(fā)器或含有反饋延遲電路 羅 A 、存儲(chǔ)電路 B 、編碼器 肅 C 、譯碼器 螁C、加法器D、 螇 2 、時(shí)序邏輯電路的輸出信號(hào)：薆 C 、畫(huà)電路的狀態(tài)圖 薅 A 、與當(dāng)時(shí)的輸入信號(hào)無(wú)關(guān) 袂 B 、與當(dāng)時(shí)的輸入信號(hào)有關(guān) 芀 C

17、 、與電路的原狀態(tài)有關(guān) 膈 D 、與電路的原狀態(tài)無(wú)關(guān) 芇 裊 3 、同步時(shí)序邏輯電路： 莀 A 、所有觸發(fā)器的時(shí)鐘輸入端都接同一個(gè) 時(shí)鐘脈沖 膄 D 、畫(huà)電路的時(shí)序圖 蝕 E 、判定電路的功能 羈 肄 羃第三題、判斷題（每題 1 分， 5 道題共 5 分） 螀 1 、時(shí)序邏輯電路中必須含有存儲(chǔ)電路。 荿正確錯(cuò)誤 薇 B 、計(jì)算狀態(tài)表羋正確錯(cuò)誤 蕿B、各觸發(fā)器同時(shí)具備觸發(fā)翻轉(zhuǎn)的條件螆 蚅 C 、速度快；結(jié)構(gòu)簡(jiǎn)單 蚄D、速度快；結(jié)構(gòu)復(fù)雜 莀 羀 4、時(shí)序邏輯電路的邏輯功能可用（ ）來(lái) 描述。 蕆 A 、狀態(tài)方程 莃 B 、狀態(tài)表 蒀 C 、狀態(tài)圖 膇 D 、時(shí)序圖 襖 膂 5、時(shí)序邏輯電路的分析是

18、指已知邏輯圖： 薀A、列寫(xiě)邏輯方程式 螂 2、時(shí)序邏輯電路中的存儲(chǔ)電路只能用延 遲元件組成，不能用觸發(fā)器構(gòu)成。 衿正確錯(cuò)誤 螀 芄 3、同步時(shí)序邏輯電路各觸發(fā)器同時(shí)具備 觸發(fā)翻轉(zhuǎn)的條件。 螅正確錯(cuò)誤 罿 袇 4、異步時(shí)序邏輯電路結(jié)構(gòu)簡(jiǎn)單， 速度慢。 羆正確錯(cuò)誤 薄 罿 5、時(shí)序邏輯電路的輸出信號(hào)只與當(dāng)時(shí)的 輸入信號(hào)有關(guān)，與電路的原狀態(tài)無(wú)關(guān)。 蚈第七章 常用時(shí)序邏輯功能器件 芃第一題、單項(xiàng)選擇題（每題1 分， 5 道題 共 5 分） 聿 1 、用 4 個(gè) JK 觸發(fā)器，構(gòu)成 12 進(jìn)制計(jì)數(shù) 器，其中有（ ）無(wú)效狀態(tài)。 蠆 A 、 4B 、 12 肆 C、 16D 、 肂 腿 2、若一個(gè)計(jì)數(shù)器的各

19、觸發(fā)器的狀態(tài)更新 有先有后，進(jìn)位信號(hào)逐級(jí)傳遞，速度慢，電 路簡(jiǎn)單。則它為： 肀A、異步計(jì)數(shù)器 B、同步計(jì)數(shù)器 袇C、不能確定D、 肅 艿 3、環(huán)形計(jì)數(shù)器的模 M 與構(gòu)成計(jì)數(shù)器的觸 發(fā)器個(gè)數(shù) n 之間有關(guān)系： 膆A、M = 2nB、M = n 芅 C 、 M 與 n 無(wú)關(guān) D 、 袃 荿 4、扭環(huán)計(jì)數(shù)器的模 M 與構(gòu)成計(jì)數(shù)器的觸 發(fā)器個(gè)數(shù)n之間有關(guān)系：M = 2n。工作時(shí)每 次： 薇A、只有一個(gè)觸發(fā)器翻轉(zhuǎn)B、只有一個(gè)觸 發(fā)器不翻轉(zhuǎn) 羇C、所有觸發(fā)器都翻轉(zhuǎn) D、 蚃 5 、基本寄存器的數(shù)據(jù)： 羈 A 、只能并行輸入、串行輸出。 B 、只能串 行輸入、串行輸出。 蒅C、只能并行輸入、并行輸出。D、

20、蚅 螃 荿第二題、多項(xiàng)選擇題（每題2 分， 5 道題 共 10 分） 膇 1、計(jì)數(shù)器是能對(duì)輸入的脈沖個(gè)數(shù)進(jìn)行計(jì) 數(shù)的電路?？蓪?shí)現(xiàn)： 蒄 A 、分頻 袂B、定時(shí) 螀 C 、編碼 蚅D、選擇 芃 羂 2、 4個(gè) D 觸發(fā)器組成 10 進(jìn)制計(jì)數(shù)器： 羇 A 、有效狀態(tài)數(shù)有 10 個(gè) 莇B、無(wú)效狀態(tài)數(shù)有10個(gè) 羂C、有效狀態(tài)數(shù)有 6個(gè) 肂D、無(wú)效狀態(tài)數(shù)有6個(gè) 莈 E 、總狀態(tài)數(shù)有 16 個(gè) 螅 螞 肅 3、對(duì)于同步計(jì)數(shù)器： 膂A、各觸發(fā)器不是受控同一計(jì)數(shù)脈沖。分） 蝿B、各觸發(fā)器受控同一計(jì)數(shù)脈沖。 薆C、各進(jìn)位信號(hào)并行產(chǎn)生 螄D、速度快，電路復(fù)雜 節(jié)E、速度慢，電路簡(jiǎn)單 膀 羄 4、用一片集成四位二進(jìn)

21、制計(jì)數(shù)器，可以 構(gòu)成（ ）進(jìn)制的計(jì)數(shù)器。 薂 A、 6 節(jié) B 、 36 芆 C 、 15 蚆 D 、 24 莁 E、 8 莂 蚇 5 、 74194 集成芯片，功能強(qiáng)大，可以： 膄 A 、狀態(tài)保持 莄 B 、并入，并出 蒂 C 、左移串入 肈 D 、右移串入 袆 E 、串出 膃 薁 芄 1、二進(jìn)制計(jì)數(shù)器每輸入一個(gè)計(jì)數(shù)脈沖， 最高位的狀態(tài)改變一次。 袂正確錯(cuò)誤 蟻 袀 2、用兩片四位二進(jìn)制計(jì)數(shù)器集成芯片， 可以構(gòu)成 100 進(jìn)制的計(jì)數(shù)器。 肆正確錯(cuò)誤 羅 螁 3、所謂同步清“ 0”，是指清 0 輸入端有 效，不管其它輸入為何值，亦不管 CP 為何 值，有電路狀態(tài)直接歸 0。 肇正確錯(cuò)誤 螈 蚄

22、 4、基本寄存器的數(shù)據(jù)只能并行輸入、并 行輸出。 袁正確錯(cuò)誤 蒈 膅 5、環(huán)形計(jì)數(shù)器工作時(shí)每次只有一個(gè)觸發(fā) 器翻轉(zhuǎn)。 蒃正確錯(cuò)誤 袁第八章半導(dǎo)體存儲(chǔ)器 袈第一題、單項(xiàng)選擇題（每題 1 分， 5 道題 共 5 分） 葿第三題、判斷題（每題 1 分， 5 道題共 5羇 1、半導(dǎo)體存儲(chǔ)器可以用來(lái)存放數(shù)據(jù)、資 料等（ ）信息。 蚅 芁A、2進(jìn)制B、10進(jìn)制 羈C、 12進(jìn)制D、 艿 蒞 2、既能方便地讀出所存數(shù)據(jù)，又能隨時(shí) 寫(xiě)入新的數(shù)據(jù)，這種存儲(chǔ)器叫做： 芄 A 、 ROMB 、 RAM 肁 C 、 PLDD 、 莆 肇3、1KB的存儲(chǔ)器存儲(chǔ)容量=: 肅 A、1024 X 1B、1024 X 8 賺

23、C、1024 X 2D、 螇 薅 4、 4KX 8 的存儲(chǔ)器芯片有 （ ）條地址線， 8 條數(shù)據(jù)線； 袂 A、12B、4K 芀 C、 8D 、 膈 芇 5、 32KX 8 的存儲(chǔ)器有 15 位地址碼，（ ） 條數(shù)據(jù)線。 蚄第二題、多項(xiàng)選擇題（每題2 分， 5 道題 共 10 分） 莀 1、存儲(chǔ)器的構(gòu)成單元有: 羀 A 、比較器 蕆B、存儲(chǔ)矩陣 莃 C 、地址譯碼 蒀D、讀/寫(xiě)控制電路 膇 襖 2、容量為 1KB 存儲(chǔ)器: 膂 A 、地址線有 1K 條 薀B、地址線有10條 薇 C 、數(shù)據(jù)線 8 條 薆D、存儲(chǔ)容量1024 X 8 膄 E 、數(shù)據(jù)線 10 條 蝕 羈 3、 32KX 8的存儲(chǔ)器有

24、: 肄A、32位地址碼 羃B、32條數(shù)據(jù)線 蒆C、15位地址碼 裊 A 、 15B 、 32 肅D、 8條數(shù)據(jù)線 莀 C、 8D 、 蒂 蕿 蒈 4、 ROM 可以分為: 薅 A 、固定 ROM 羂 4、 1KB 的存儲(chǔ)器芯片，其字長(zhǎng)為 2。 羅 蒆 B 、可編程 ROM 羀 C 、 RAM 蒁 蚅 5 、可編程 ROM 包含： 薃 A 、 PROM 螞 B 、 EPROM 芀 C 、 E2PROM 螅 D 、 ROM 羄 莄 聿第三題、判斷題（每題 1 分，5 道題共 5 分） 裊 1 、存儲(chǔ)器字長(zhǎng)有幾位，數(shù)據(jù)線就有幾條 蒞正確錯(cuò)誤 袂 螈 2 、存儲(chǔ)器以位為單位進(jìn)行讀寫(xiě)操作。 羅正確錯(cuò)誤

25、螆 薃3、用4K X 1的存儲(chǔ)器芯片擴(kuò)展為 4K X 8 的存儲(chǔ)器系統(tǒng)，要采用字?jǐn)U展的方式。 袁正確錯(cuò)誤 肁正確錯(cuò)誤 蕿 肅 5、 ROM 數(shù)據(jù)存入后， 只能讀出， 不能隨 意更改，數(shù)據(jù)可長(zhǎng)久保存，不易失。 莃正確錯(cuò)誤 螃第九章脈沖波形的產(chǎn)生與變換 莈第一題、單項(xiàng)選擇題（每題 1分， 5道題共 5分） 葿 1 、常用的脈沖產(chǎn)生電路： 螄 A 、自激多諧振蕩器 B 、單穩(wěn)態(tài)觸發(fā)器 賺C、施密特觸發(fā)器 D、 蒁 薈 2 、多諧振蕩器具有： 膅 A 、兩個(gè)暫穩(wěn)態(tài) B 、一個(gè)暫穩(wěn)態(tài) 袃 C 、兩個(gè)穩(wěn)態(tài) D 、 膀 薈 3 、施密特觸發(fā)器具有： 薆 A 、兩個(gè)暫穩(wěn)態(tài) B 、兩個(gè)穩(wěn)態(tài) 莁 C 、無(wú)穩(wěn)態(tài) D

26、 、 罿 蚈 4 、可用于失落脈沖檢測(cè)的電路叫做： 蚃 A 、不可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器 B 、可重復(fù)觸發(fā) 單穩(wěn)態(tài)觸發(fā)器 肅 C 、施密特觸發(fā)器 D 、 螈 螈 5 、 A/D 轉(zhuǎn)換器是可以實(shí)現(xiàn)（ ）轉(zhuǎn)換的電路。 肄A、數(shù)字信號(hào)向模擬信號(hào) B、模擬信號(hào)向數(shù)字信 號(hào) 薀 C 、二進(jìn)制信號(hào)向數(shù)字信號(hào) D、 螁 袈第二題、 多項(xiàng)選擇題（每題 2 分，5 道題共 10分） 蒅 1 、單穩(wěn)態(tài)觸發(fā)器： 節(jié) A 、無(wú)穩(wěn)定狀態(tài) 蕿B、在外來(lái)觸發(fā)信號(hào)的作用下，電路可有穩(wěn)態(tài)翻 轉(zhuǎn)到暫穩(wěn)態(tài)。 羈 C 、有一個(gè)穩(wěn)態(tài)，一個(gè)暫穩(wěn)態(tài)。 裊 D 、暫穩(wěn)態(tài)經(jīng)一段時(shí)間可自動(dòng)回到穩(wěn)態(tài)。 蝕 羋 2、單穩(wěn)態(tài)觸發(fā)器主要用于： 肈 A 、定時(shí) 肂B、延時(shí) 蒂 C 、失落脈沖檢出 肇 D 、整形 蒃 袀 3 、多諧振蕩器： 肀 A 、無(wú)穩(wěn)