計(jì)算機(jī)組成原理試題題庫(kù)

1、判斷題:1)2)分辨率指顯示器所能表示的像素個(gè)數(shù)，像素越密，分辨率越高，圖像越模糊。 引入操作數(shù)尋址方式目的有：縮短指令長(zhǎng)度、擴(kuò)大尋址范圍、提高編程靈活性等。3)4)5)6)7)8)9)10)11)12)13)14)15)佝17)18)19)20)21)22)23)24)25)指令系統(tǒng)指一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合，是表征計(jì)算機(jī)性能的重要因素。 若某計(jì)算機(jī)字代表一條指令或指令的一部分，則稱(chēng)數(shù)據(jù)字。錯(cuò)若某計(jì)算機(jī)字是運(yùn)算操作的對(duì)象，即代表要處理的數(shù)據(jù)，則稱(chēng)指令字。 數(shù)字計(jì)算機(jī)的特點(diǎn)：數(shù)值由數(shù)字量（如二進(jìn)制位）來(lái)表示，運(yùn)算按位進(jìn)行。 模擬計(jì)算機(jī)的特點(diǎn)：數(shù)值由連續(xù)量來(lái)表示，運(yùn)算過(guò)程是連續(xù)的。 波特是

2、信號(hào)傳輸速度的單位，波特率等于每秒內(nèi)線(xiàn)路狀態(tài)的改變次數(shù)。 指信號(hào)能在1秒鐘內(nèi)改變1200次值。 對(duì) 分時(shí)傳送即指總線(xiàn)復(fù)用或是共享總線(xiàn)的部件分時(shí)使用總線(xiàn)。對(duì)實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步是計(jì)算機(jī)接口的主要功能之 一。 對(duì) 總線(xiàn)帶寬是衡量總線(xiàn)性能的重要指標(biāo)，它定義了總線(xiàn)本身所能達(dá)到的最高傳輸速率實(shí)際帶寬會(huì)受到限制）。 對(duì) 指令流水線(xiàn)中主要存在三種相關(guān)沖突：資源相關(guān)、數(shù)據(jù)相關(guān)及控制相關(guān)。 并發(fā)性指兩個(gè)或兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生。對(duì)硬布線(xiàn)控制器的缺點(diǎn)：增加了到控存中讀取微指令的時(shí)間，執(zhí)行速度慢。 微程序控制器的優(yōu)點(diǎn)：規(guī)整性、靈活性、可維護(hù)性強(qiáng)。對(duì)微操作是執(zhí)行部件接受微命令后

3、所進(jìn)行的操作，是計(jì)算機(jī)硬件結(jié)構(gòu)中最基本的操作。對(duì)微命令指控制部件通過(guò)控制線(xiàn)向執(zhí)行部件發(fā)出的各種控制命令，是構(gòu)成控制信號(hào)序列的最小單位。 對(duì) 時(shí)鐘周期是CPU處理操作的最大時(shí)間單位。錯(cuò)微程序控制器屬于存儲(chǔ)邏輯型，以微程序解釋執(zhí)行機(jī)器指令，采用存儲(chǔ)邏輯技術(shù)實(shí)現(xiàn)。 對(duì) 地址寄存器用于存放當(dāng)前執(zhí)行的指令碼，供進(jìn)行指令譯碼。 程序計(jì)數(shù)器用于存放 CPU正在執(zhí)行的指令的地址。錯(cuò)指令寄存器用于保存當(dāng)前 CPU所要訪(fǎng)問(wèn)的內(nèi)存單元的地址。對(duì)1200波特率即（但26)27)28)29)30)31)32)中斷處理過(guò)程為：中斷請(qǐng)求7中斷源識(shí)別判優(yōu)7中斷響應(yīng)7中斷處理7中斷返回 DMA控制器即采用 DMA方式的外設(shè)與系

4、統(tǒng)總線(xiàn)之間的接口電路。對(duì)CPU將部分權(quán)力下放給通道，由通道實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理，并負(fù)責(zé)外設(shè)與內(nèi)存間的 數(shù)據(jù)傳送。 對(duì) 為相互兼容，方便系統(tǒng)擴(kuò)展，采用了通用10標(biāo)準(zhǔn)接口對(duì)存儲(chǔ)元存儲(chǔ)八位二進(jìn)制信息，是計(jì)算機(jī)存儲(chǔ)信息的最小單位。錯(cuò)存儲(chǔ)器帶寬指單位時(shí)間里存儲(chǔ)器所存取的信息量，是衡量數(shù)據(jù)傳輸?shù)闹匾笜?biāo)。 常用單位有：位秒或字節(jié)秒。對(duì)Cache主要強(qiáng)調(diào)大的存儲(chǔ)容量，以滿(mǎn)足計(jì)算機(jī)的大容量存儲(chǔ)要求。 外存（輔存）主要強(qiáng)調(diào)快速存取，以便使存取速度與錯(cuò)CPU速度相匹配。錯(cuò)33)計(jì)算機(jī)存儲(chǔ)器功能是記憶以二進(jìn)制形式表示的數(shù)據(jù)和程序。對(duì)ASCII碼即美國(guó)國(guó)家信息交換標(biāo)準(zhǔn)代碼。標(biāo)準(zhǔn)ASCII碼占9位二進(jìn)制位，共表示 51

5、2種字符。錯(cuò)引入浮點(diǎn)數(shù)的目的是在位數(shù)有限的前提下，擴(kuò)大數(shù)值表示的范圍。34)35)36)37)38)39)40)41)機(jī)器碼是信息在計(jì)算機(jī)中的二進(jìn)制表示形式。對(duì)光盤(pán)的優(yōu)點(diǎn)是存儲(chǔ)容量較大、耐用、易保存等。對(duì)錯(cuò)對(duì)對(duì)對(duì)磁盤(pán)的找道時(shí)間和等待時(shí)間是隨機(jī)的，所以一般取隨機(jī)時(shí)間。 磁盤(pán)的存取時(shí)間包括找道時(shí)間、等待時(shí)間和讀寫(xiě)時(shí)間。 位密度是指磁道單位長(zhǎng)度上能記錄的二進(jìn)制位數(shù)。 道密度是指沿磁盤(pán)半徑方向單位長(zhǎng)度上的磁道數(shù)。常見(jiàn)的打印機(jī)分為：點(diǎn)陣針式打印機(jī)、激光打印機(jī)、噴墨打印機(jī)。對(duì)灰度級(jí)指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同?；叶燃?jí)越高，圖像層次越清楚逼真。對(duì)X、y和Z,其中x

6、和 z=x+y后，X、y和Z的值分別 y=FFF9H，z=00000076H B、 y=FFF7H，z=FFFF0076H D、單選題:1、一個(gè)C語(yǔ)言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量z為int型，y為short型。當(dāng)x=127，y=-9時(shí)，執(zhí)行賦值語(yǔ)句 是2009原題、第一章：計(jì)算機(jī)系統(tǒng)概述A、x=0000007FH，D ）尋址。x=0000007FH，y=FFF9H，z=FFFF0076H C、x=0000007FH， x=0000007FH ， y=FFF7H ， z=00000076H 單選題用某個(gè)寄存器的值做操作數(shù)地址的尋址方式稱(chēng)為（A、直接 B、間接 C、寄存器 D、

7、寄存器間接”2、 堆棧尋址方式中，設(shè) A為累加器，SP為堆棧指示器，MSP為SP所指示的棧頂單元, 如果進(jìn)棧的操作是：A-MSP, SP-1-SP,那么出棧的操作應(yīng)為：B3、變址尋址方式中，操作數(shù)的有效地址等于:A、基值寄存器內(nèi)容加上形式地址B、堆棧指示器內(nèi)容加上形式地址C、變址寄存器內(nèi)容加上形式地址D、程序記數(shù)器內(nèi)容加上形式地址（位移量） （位移量） （位移量） （位移量）從以下有關(guān)RISC的描述中，選擇最合適的答案。CA、采用RISC技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡(jiǎn)單的情況。B、 為了實(shí)現(xiàn)兼容，新設(shè)計(jì)的RISC，是從原來(lái) CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實(shí)現(xiàn) 的。C、RISC

8、的主要目標(biāo)是減少指令數(shù)，提高指令執(zhí)行效率。D、 RISC設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令?！辈捎肈MA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)（A、指令周期B.機(jī)器周期C.存儲(chǔ)周期D.總線(xiàn)周期”6、在中斷響應(yīng)過(guò)程中，（C ）操作可以通過(guò)執(zhí)行程序?qū)崿F(xiàn)。A、關(guān)中斷B、保護(hù)斷點(diǎn)C、保護(hù)現(xiàn)場(chǎng)D、讀取中斷向量4、5、C ）的時(shí)間。A、MSP A, SP+1 SPB、SP +1 SP, MSPAC、SP-1 SP, MSPAD、MSP A, SP-1 SP7、 下列陳述中正確的是：（D）A、在DMA周期內(nèi)，CPU不能執(zhí)行程序B、中斷發(fā)生時(shí)，CPU首先執(zhí)行入棧指令將程序計(jì)數(shù)器內(nèi)容保護(hù)起來(lái)C、 DMA傳送方式

9、中，DMA控制器每傳送一個(gè)數(shù)據(jù)就竊取一個(gè)指令周期D、 輸入輸出操作的最終目的是要實(shí)現(xiàn)CPU與外設(shè)之間的數(shù)據(jù)傳輸”8、 中斷向量地址是：（C）A、子程序入口地址B、中斷服務(wù)程序入口地址C、中斷服務(wù)程序入口地址指示器”9、 在關(guān)中斷狀態(tài)，不可響應(yīng)的中斷是：（A）D、不可屏蔽中斷”（B）D、外存”A、可屏敝中斷B、硬件中斷C、軟件中斷10、為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用：A、通用寄存器B、堆棧C、存儲(chǔ)器11、 在集中式總線(xiàn)仲裁中，（A ）方式對(duì)電路故障最敏感。A、菊花鏈方式 B、獨(dú)立請(qǐng)求方式 C、分布式 D、計(jì)數(shù)器定時(shí)查詢(xún)方式”12、 計(jì)算機(jī)使用總線(xiàn)結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木

10、化，同時(shí)：（C）A、減少了信息傳輸量B、提高了信息傳輸?shù)乃俣菴、減少了信息傳輸線(xiàn)的條數(shù)D、加重了 CPU的工作量13、 下列數(shù)中最小的數(shù)為（ C）： A、101001B B、52Q C、29D D、233H14、 一個(gè)8位二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3個(gè)“1”和5個(gè)“0”組成，則其最小值是（C） : A、-127 B、-32 C、-125 D、-315、 若某數(shù)x的真值為-0.1010，在計(jì)算機(jī)中該數(shù)表示為1.0110,則該數(shù)所用的編碼方法是 （B）碼：A、原B、補(bǔ)C、反D、移16、 某數(shù)在計(jì)算機(jī)中用8421BCD碼表示為0111 1000 1001，其真值是：（A ）A、789D B、78

11、9H C、1887D D、11110001001B17、下面說(shuō)法正確的是（C）A、半導(dǎo)體RAM信息可讀可寫(xiě)，且斷電后仍能保持記憶B、 半導(dǎo)體RAM屬揮發(fā)性存儲(chǔ)器，而靜態(tài)的RAM存儲(chǔ)信息是非揮發(fā)性的C、靜態(tài)RAM、動(dòng)態(tài)RAM都屬揮發(fā)性存儲(chǔ)器，斷電后存儲(chǔ)的信息將消失D、 ROM不用刷新，且集成度比動(dòng)態(tài)RAM高，斷電后存儲(chǔ)的信息將消失18、 存儲(chǔ)單元是指：（B）A、存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元B、存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合C、存放一個(gè)字節(jié)的所有存儲(chǔ)元集合D、存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合19、 系統(tǒng)總線(xiàn)中地址線(xiàn)的功能是：（D）A、選擇主存單元地址B、選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、選擇外存地址D、指定主

12、存和10設(shè)備接口電路的地址20、 采用串行接口進(jìn)行 7位ASCII碼傳送，帶有1位奇校驗(yàn)位，I位起始位和1位停止位, 當(dāng)傳輸率為9600波特時(shí)，字符傳送速率為：（A）C、 1372 D、 480A、960 B、 873.21、同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)椋?同步通信不需要應(yīng)答信號(hào)且總線(xiàn)長(zhǎng)度比較短 同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步 同步通信中，各部件存取時(shí)間比較接近 以上各項(xiàng)因素的綜合結(jié)果C、D、22、 在集中式總線(xiàn)仲裁中，（B ）方式響應(yīng)時(shí)間最快。A、鏈?zhǔn)讲樵?xún)B、獨(dú)立請(qǐng)求C、計(jì)數(shù)器定時(shí)查詢(xún)23、 計(jì)算機(jī)系統(tǒng)的輸入輸出接口是（C）之間的交接界面。A、CPU與存儲(chǔ)器B、存

13、儲(chǔ)器與外圍設(shè)備C、主機(jī)與外圍設(shè)備D、CPU與系統(tǒng)總線(xiàn)24、控制器、運(yùn)算器和存儲(chǔ)器合起來(lái)一般稱(chēng)為A、10部件B、內(nèi)存儲(chǔ)器 C、外存儲(chǔ)器25、馮？諾依曼機(jī)工作方式的基本特點(diǎn)是（A、按地址訪(fǎng)問(wèn)并順序執(zhí)行指令C、存儲(chǔ)器按內(nèi)部地址訪(fǎng)問(wèn)26、輸入、輸出設(shè)備以及輔助存儲(chǔ)器一般統(tǒng)稱(chēng)為（A、10系統(tǒng)B、外圍設(shè)備 C、外存儲(chǔ)器27、計(jì)算機(jī)硬件能直接識(shí)別和執(zhí)行的語(yǔ)言是（A、高級(jí)語(yǔ)言 B、匯編語(yǔ)言 C、機(jī)器語(yǔ)言28、采用虛擬存儲(chǔ)器的主要目的是A、提高主存儲(chǔ)器的存取速度C、提高外存儲(chǔ)器的存取速度（ D ）： D、主機(jī)A ）：精確結(jié)果處理 自動(dòng)工作B）：D、執(zhí)行部件C）：D、符號(hào)語(yǔ)言29、指令系統(tǒng)中采用不尋址方式的目的主

14、要是（A、實(shí)現(xiàn)存儲(chǔ)程序和程序控制C、可以直接訪(fǎng)問(wèn)外存30、一般機(jī)器周期的時(shí)間是根據(jù)（A、主存中讀取一個(gè)指令字的時(shí)間C、主存中寫(xiě)入一個(gè)數(shù)據(jù)字的時(shí)間31、存放微程序的控制存儲(chǔ)器稱(chēng)為：A、高速緩沖存儲(chǔ)器C、虛擬存儲(chǔ)器(D)D、分布（B）B、擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理 D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間B）B、縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性 提供擴(kuò)展操作碼的可能并降低指令譯碼難度 A ）來(lái)規(guī)定的。B、主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間D、主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間 （B）32、以下敘述中正確描述的句子是：A、同一個(gè)B、同一個(gè)C、同一個(gè)D、同一個(gè)CPU周期中, CPU周期中, CPU周期中,CPU周期

15、中,B、控制存儲(chǔ)器 D、主存儲(chǔ)器（A）33、計(jì)算機(jī)操作的最小時(shí)間單位是：A、時(shí)鐘周期B、指令周期34、下列部件中不屬于控制器的是：A、IRB、操作控制器35、同步控制是：（C）A、只適用于CPU控制的方式C、由統(tǒng)一時(shí)序信號(hào)控制的方式可以并行執(zhí)行的微操作叫相容性微操作 可以并行執(zhí)行的微操作叫相交性微操作 可以并行執(zhí)行的微操作叫相斥性微操作 可以并行執(zhí)行的微操作叫排他性微操作（A）C、CPU周期（D）C、PCD、微指令周期D、PSWB、只適用于外圍設(shè)備控制的方式D、所有指令執(zhí)行時(shí)間都相同的方式36、在CPU中跟蹤指令后繼地址的寄存器是：A、MARB、PCC、IR37、采用DMA方式傳遞數(shù)據(jù)時(shí)，每傳

16、送一個(gè)數(shù)據(jù)就要占用一個(gè)A、指令周期 B、時(shí)鐘周期 C、機(jī)器周期 D、存儲(chǔ)周期38、 某計(jì)算機(jī)處理器主頻為50MHz ,采用定時(shí)查詢(xún)方式控制設(shè)備(B)D、PSW（D）時(shí)間。A的10 ,查詢(xún)程序運(yùn)行一次所用的時(shí)鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失， 每秒需對(duì)其查詢(xún)至少200次，則CPU用于設(shè)備A的IO的時(shí)間占整個(gè) CPU時(shí)間的百分比至少是（C）A、0.02%B、0.05%C、0.20% D、0.50%39、 在系統(tǒng)總線(xiàn)的數(shù)據(jù)線(xiàn)上，不可能傳輸?shù)氖牵–）A、指令B、操作數(shù)C、握手（應(yīng)答）信號(hào)40、假定不采用 Cache和指令預(yù)取技術(shù)，且機(jī)器處于開(kāi)中斷狀態(tài)， 敘述中，錯(cuò)誤的是 （C）

17、A、每個(gè)指令周期中 CPU都至少訪(fǎng)問(wèn)內(nèi)存一次B、 每個(gè)指令周期一定大于或等于一個(gè)CPU時(shí)鐘周期C、空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改變D、當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷41、下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線(xiàn)的是（I.指令格式規(guī)整且長(zhǎng)度一致 能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪(fǎng)問(wèn)A、僅i、n B、僅n、42、某機(jī)器有一個(gè)標(biāo)志寄存器， 標(biāo)志OF，條件轉(zhuǎn)移指令D、中斷類(lèi)型號(hào)則在下列有關(guān)指令執(zhí)行的n、指令和數(shù)據(jù)按邊界對(duì)齊存放D）只有Loadstore指令才D、I、川C僅I、川其中有進(jìn)位借位標(biāo)志CF、零標(biāo)志ZF、符號(hào)標(biāo)志SF和溢出bgt （無(wú)符號(hào)整數(shù)比較大于時(shí)轉(zhuǎn)移）的轉(zhuǎn)移條

18、件是（C）C、CF+ZF=1 D、CF+SF=1A、CF+OF=1 B、SF+ZF=143、偏移尋址通過(guò)將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。 不、屬于偏移尋址方式的是（ A ）A、間接尋址 B、基址尋址C、相對(duì)尋址D、變址尋址44、 某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，主存地址空間大小為 64MB ,現(xiàn)用4M8位的RAM芯片組成32MB的主存儲(chǔ)器，則存儲(chǔ)器地址寄存器MARA、22 位B、23 位 C、25 位45、下列各類(lèi)存儲(chǔ)器中，不采用隨機(jī)存取方式的是A、EPROMB、CDROM C DRAM46、下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是A、MI PSB、CPI的位數(shù)至少是（D）D、26

19、位（B）D、SRAM（D）C、IPCD、MFLOPS下列尋址方式中，47、 假定一臺(tái)計(jì)算機(jī)的顯示存儲(chǔ)器用DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為16001200,顏色深度為24位，幀頻為85HZ，顯示總帶寬的 50%用來(lái)刷新屏幕，則需要的顯存總帶寬至 少約為（D ）A、245 Mbps B、979 MbpsC、1958 Mbps D、7834 Mbps48、單級(jí)中斷系統(tǒng)中，中斷服務(wù)程序執(zhí)行順序是（ A ）I保護(hù)現(xiàn)場(chǎng)n開(kāi)中斷復(fù)現(xiàn)場(chǎng) W采訪(fǎng)中斷返回川關(guān)中斷IV保存斷點(diǎn)V中斷事件處理A、I 7V77n7WC、川7V7 V 77W49、下列不會(huì)引起指令流水阻塞的是（A、數(shù)據(jù)旁路B、數(shù)據(jù)相關(guān)B、n7 17V

20、D、Vt I 7VA)c、條件轉(zhuǎn)移D、資源沖突50、下列寄存器中，匯編語(yǔ)言程序員可見(jiàn)的是（ B）A、存儲(chǔ)器地址寄存器（MAR）B、程序計(jì)數(shù)器（PC）C、存儲(chǔ)器數(shù)據(jù)寄存器（MDR）D、指令寄存器（IR）下列命令組合情況中，一次訪(fǎng)存過(guò)程中，不可能發(fā)生的是（TLB未命中，Cache未命中，Page未命中TLB命中，Cache未命中，Page命中下列有關(guān) RAM和ROM的敘述中，正確的是（51、A、C、52、I RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器II RAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪(fǎng)問(wèn)III RAM 和ROM都可用作 CacheIV RAM和ROM都需要進(jìn)行刷新A、僅I和II B、

21、僅II和IIIB、TLBD、TLBD）未命中，Cache命中，P age命中 命中，Cache命中，Page未命中C、僅 1,11 , III53、 假定用若干個(gè) 2k4位芯片組成一個(gè)8k8位存儲(chǔ)器，則地址 是（D ）A、0000H B、0600H C、0700H54、 假定變量i, f, d數(shù)據(jù)類(lèi)型分別為int, float和double分別用IEEE754單精度和雙精度浮點(diǎn)數(shù)據(jù)格式表示）若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式， 法和運(yùn)算器（I） i=int floatIA、僅I和II55、下列選項(xiàng)中，A、鍵盤(pán)輸入56、 假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成。某程序執(zhí)行過(guò)程中訪(fǎng)存1000

22、次，其中訪(fǎng)問(wèn)Cache缺失（未命中）50次，貝U Cache的命中率是（D） 2009年原題、第三章：存儲(chǔ) 系統(tǒng)A、 OOOOHB、 0600H，已知?jiǎng)t結(jié)果為真是（ B（II） f=float int fB、僅I和III能引起外部中斷的事件是（B、除數(shù)為0僅 II，III，IV0B1FH所在芯片的最小地址D、 0800H（int用補(bǔ)碼表示，float和double i=785 , f=1.5678E3，d=1.5E100、）2010年原題、第二章：運(yùn)算方（m） f=float double f （IV） d+f-d=fC、僅 II 和 III D、僅 III 和 IVA） 2009年原題、第八

23、章：輸入輸出系統(tǒng)C、浮點(diǎn)運(yùn)算下溢D、訪(fǎng)存缺頁(yè)Cache和主存組成。某程序執(zhí)行過(guò)程中訪(fǎng)存A、5% B、9.5%C、50% D、95%57、假設(shè)某系統(tǒng)總線(xiàn)在一個(gè)總線(xiàn)周期中并行傳輸 期，總線(xiàn)時(shí)鐘頻率為 10MHz，則總線(xiàn)帶寬是（A、10MBS B、20MBS C、40MBsD、58、相對(duì)于微程序控制器，硬布線(xiàn)控制器的特點(diǎn)是A、指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易B、指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難C、指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易D、指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難59、某計(jì)算機(jī)的指令流水線(xiàn)由四個(gè)功能段組成，4字節(jié)信息，一個(gè)總線(xiàn)周期占用2個(gè)時(shí)鐘周 B）2009年原題、第六章

24、：總線(xiàn)系統(tǒng)80MBS（D）2009年原題、第五章：中央處理器指令流經(jīng)各功能段的時(shí)間 （忽略各功能段之間的緩存時(shí)間）分別為 90ns、80ns、70ns和60ns,則該計(jì)算機(jī)的 CPU時(shí)鐘周期至少是（A） 2009年原題、第五章：中央處理器A、90nsB、80nsC、70ns D、60ns60、下列關(guān)于RISC的敘述中，錯(cuò)誤的是（A） 2009年原題、第五章：中央處理器A、RISC普遍采用微程序控制器B、RISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成C、 RISC的內(nèi)部通用寄存器數(shù)量相對(duì)CISC多D、 RISC的指令數(shù)、尋址方式和指令格式種類(lèi)相對(duì)CISC少61、某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令

25、采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為2000H，相對(duì)位移量字段的內(nèi)容為06H，則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是（C） 2009年原題、第四章：指令系統(tǒng)A、 2006H B、 2007H C、 2008H D、 2009H62、某計(jì)算機(jī)主存容量為 64KB，其中ROM區(qū)為4KB，其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2K8位的ROM芯片和4K4位的RAM芯片來(lái)設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是（D） 2009年原題、第三章：存儲(chǔ)系統(tǒng)A、1 , 15B、2, l5

26、C、1 , 30D、2, 3063、浮點(diǎn)數(shù)加、減運(yùn)算過(guò)程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號(hào)位）。若有兩個(gè)數(shù)X=272932 , Y=2558，則用浮點(diǎn)加法計(jì)算 X+Y的最終結(jié)果是（D） 2009原題、第二章： 運(yùn)算方法和運(yùn)算器A、00111 1100010 B、00111 0100010 C、01000 0010001 D、發(fā)生溢出第二章：運(yùn)算方法和運(yùn)算器 y=FFF9H ， z=00000076H y=FFF9H ， z=FFFF0076H y=FFF7H ， z=FFFF0076H y=FFF7H ，

27、 z=00000076H（D） 2009 原題、x=0000007FH ,x=0000007FH ,x=0000007FH ,x=0000007FH ,64、 一個(gè)C語(yǔ)言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量 X、y和z,其中x和 z為int型，y為short型。當(dāng)x=127 , y=-9時(shí)，執(zhí)行賦值語(yǔ)句 z=x+y后，x、y和z的值分別 是A、B、C、D、CPU區(qū)分它們的依據(jù)65、馮偌依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中， 是（C） 2009原題、第一章：計(jì)算機(jī)系統(tǒng)概述指令和數(shù)據(jù)的尋址方式 指令和數(shù)據(jù)所在的存儲(chǔ)單元64K X 16位，該芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)數(shù)目為:C、

28、64, 8D、16, 16 （D）A、指令操作碼的譯碼結(jié)果C、指令周期的不同階段66、某SRAM芯片，存儲(chǔ)容量為IA、 64, 16 B、 16, 6467、計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指：A、RAM存貯器B、ROM存貯器C、主存貯器D、內(nèi)存貯器和外存貯器”A ）存儲(chǔ)器，它能執(zhí)行獨(dú)立的讀寫(xiě)操作B、多模塊，串行D、整體式，串行C）進(jìn)行尋址的存儲(chǔ)器B、堆棧存取方式D、地址指定與堆棧存取方式結(jié)合除地址碼指明的一個(gè)操作數(shù)外,68、交叉存儲(chǔ)器實(shí)質(zhì)上是一種（A、多模塊，并行C、整體式，并行69、相聯(lián)存儲(chǔ)器是按（A、地址指定方式C、內(nèi)容指定方式另一個(gè)經(jīng)常70、單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，需采（C）A

29、、堆棧尋址方式B、立即尋址方式 C、隱含尋址方式 D、間接尋址方式71、寄存器間接尋址方式中，操作數(shù)處在（ C）A、通用寄存器 B、堆棧C、主存儲(chǔ)器 D、程序計(jì)數(shù)器72、 計(jì)算機(jī)的外圍設(shè)備是指：（D）A、輸入輸出設(shè)備B、外存設(shè)備73、下列外存中，屬于順序存取存儲(chǔ)器的是：A、U盤(pán)B、硬盤(pán)C、磁帶通信設(shè)備D、除主機(jī)外的其他設(shè)備”（C）D、光盤(pán)”74、顯示器的顏色數(shù)為 256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為:A、256 位B、8 位C、7 位D、16 位75、CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為：A、256 位 B、8 位 C、7 位 D、16 位76、指令的尋址方式有順序

30、和跳躍兩種，采用跳躍尋址方式，可以實(shí)現(xiàn)（A、堆棧尋址C、程序的無(wú)條件轉(zhuǎn)移77、float型數(shù)據(jù)通常用B、程序的條件轉(zhuǎn)移D、程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移IEEE754單精度浮點(diǎn)數(shù)格式表示.若編譯器將(B)float型變量x分配在一個(gè)32位浮點(diǎn)寄存器 FR!中,且 x=-8.25,則FR1的內(nèi)容是（A）A、C1040000H B、C2420000H C、C1840000H D、C1C20000H78、不屬于ALU的部件有（D）A、加法器或乘法器B、移位器 C、邏輯運(yùn)算部件 D、指令寄存器ALU采用來(lái)實(shí)現(xiàn)（B）B、組合邏輯電路 C、控制電路 D、模擬電路A）發(fā)生時(shí)，稱(chēng)為浮點(diǎn)數(shù)溢出上溢B、尾數(shù)上溢 C、

31、尾數(shù)與階碼同時(shí)上溢D、尾數(shù)或階碼上溢79、處理器中的A、時(shí)序電路80、當(dāng)且僅當(dāng)（A、階碼上溢 81、 某浮點(diǎn)數(shù)采用IEEE754單精度格式表示為 C5100000H,則該數(shù)的值是（B）注:選項(xiàng)中 內(nèi)的值為上標(biāo)A、-1.125*210 B、-1.125*211 C、-0.125*210 D、-0.125*21182、 在C程序中，int類(lèi)型的變量x的值為-1088。程序執(zhí)行時(shí)，x先被存放在16位的寄存器 R1中，然后被算術(shù)右移4位。則此時(shí)R1中的內(nèi)容以16進(jìn)制表示是（B）A、FBC0H B、FFBCH C、0FBCH D、87BCH83、補(bǔ)碼表示的8位二進(jìn)制定點(diǎn)小數(shù)所能表示數(shù)值的范圍是（ B）A

32、、-0.1111111B0.1111111B B、-1.0000000B0.1111111BC、-0.1111111B1.0000000BD、-1.0000000B1.0000000B84、 在定點(diǎn)小數(shù)計(jì)算機(jī)中，（A）的原碼與補(bǔ)碼相同.A、-0.5 B、1 C、-0.1 D、-1A、10000000B B、1250 C、10000110BCD 碼 D、55H85、下列數(shù)中最大的是（A）86、 在計(jì)數(shù)器定時(shí)查詢(xún)方式下，若每次計(jì)數(shù)從0開(kāi)始，則（A）A、設(shè)備號(hào)小的優(yōu)先級(jí)高B、設(shè)備號(hào)大的優(yōu)先級(jí)高C、每個(gè)設(shè)備使用總線(xiàn)的機(jī)會(huì)相同D、以上都不對(duì)87、 在集中式總線(xiàn)仲裁中，（B ）方式相應(yīng)最快。A、鏈?zhǔn)讲樵?xún)

33、B、獨(dú)立請(qǐng)求 C、計(jì)數(shù)器定時(shí)查詢(xún) D、不能確定88、系統(tǒng)總線(xiàn)是指（D）A、運(yùn)算器、控制器、寄存器之間的連接部件B、運(yùn)算器、寄存器、主存之間的連接部件C、運(yùn)算器、寄存器、外圍設(shè)備之間的連接部件D、CPU、主存、外圍設(shè)備之間的連接部件89、 某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù) 為：（B）(C)90、若浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是：A、階符與數(shù)符相同為規(guī)格化數(shù)B、階符與數(shù)符相異為規(guī)格化數(shù)C、數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D、 數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)”91、 算術(shù) 邏輯運(yùn)算單元74181ALU可完

34、成：（C）A、16種算術(shù)運(yùn)算功能B、16種邏輯運(yùn)算功能C、16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D、4位乘法運(yùn)算和除法運(yùn)算功能 92、 在主存和 CPU之間增加cache的目的是（C）A、增加內(nèi)存容量B、提高內(nèi)存的可靠性C、解決CPU與內(nèi)存之間的速度匹配問(wèn)題D、增加內(nèi)存容量，同時(shí)加快存取速度93、存儲(chǔ)周期是指（B）A、存儲(chǔ)器的讀出時(shí)間B、存儲(chǔ)器進(jìn)行連續(xù)讀和寫(xiě)操作所允許的最短時(shí)間間隔C、存儲(chǔ)器的寫(xiě)入時(shí)間D、存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作所允許的最短時(shí)間間隔94、浮點(diǎn)數(shù)加、減運(yùn)算過(guò)程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號(hào)位

35、）。若有兩個(gè)數(shù)X=272932 , Y=2558，則用浮點(diǎn)加法計(jì)算 X+Y的最終結(jié)果是（D） 2009原題、第一章： 計(jì)算機(jī)系統(tǒng)概述A、00111 1100010 B、00111 0100010 C、01000 0010001 D、發(fā)生溢出95、 某計(jì)算機(jī)的 Cache共有16塊，采用2路組相聯(lián)映射方式 （即每組2塊）。每個(gè)主存塊大 小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是（C） 2009 原題、第三章：存儲(chǔ)系統(tǒng)A、0 B、2 C、4D、696、下列選項(xiàng)中，能縮短程序執(zhí)行時(shí)間的措施是（ D） 2010年原題、第五章：中央處理器I提高CPU時(shí)鐘頻率，II優(yōu)化

36、數(shù)據(jù)通過(guò)結(jié)構(gòu)，III對(duì)程序進(jìn)行編譯優(yōu)化A、僅 I 和 IIB、僅 I 和 III C、僅 II 和 III D、I , II , III97、假定有4個(gè)整數(shù)用8位補(bǔ)碼分別表示r1=FEH , r2=F2H , r3=90H , r4=F8H，若將運(yùn)算結(jié)果存放在一個(gè)8位寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是（B ） 2010年原題、第二章：運(yùn)算方法和運(yùn)算器A、r1 X r2 B、r2 x r3 C r1 x r498、下列選項(xiàng)中的英文縮寫(xiě)均為總路線(xiàn)標(biāo)準(zhǔn)的是（A、PCI , CRT, USB, EISAC、ISA , SCSI, RAM , MI PS99、float型數(shù)據(jù)通常用 一個(gè)32位浮點(diǎn)寄存器

37、 運(yùn)算方法和運(yùn)算器B、ISA ,D、ISA ,IEEE 754單精度浮點(diǎn)數(shù)格式表示。FR1中，且x=-8.25，貝U FR1的內(nèi)容是D、r2X r4D ） 2010年原題、第六章：總線(xiàn)系統(tǒng)CPI , VESA , EISAEISA , PCI, PCI-Express若編譯器將float型變量x分配在A）2011年原題、第二章:A、C104 0000H100、下列給出的指令系統(tǒng)特點(diǎn)中, 中央處理器I.指令格式規(guī)整且長(zhǎng)度一致能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪(fǎng)問(wèn)B、C242 0000H C C184 0000H有利于實(shí)現(xiàn)指令流水線(xiàn)的是D、(D)C1C2 0000H2011年原題、第五章:n、指令和數(shù)據(jù)按邊界對(duì)齊

38、存放只有Loadstore指令才A、僅i、nB、僅n、川c、僅I、川D、i、n、川101、某計(jì)算機(jī)有五級(jí)中斷L4L0，中斷屏蔽字為級(jí)中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級(jí)從高到低的順序是 序中設(shè)置的中斷屏蔽字是（D） 2011年原題、A、 11110 B、 01101 C、 00011M4M3M2M1M0 ，Mi=1 （ 0i4）表示對(duì) Li L4L0L2L1L3 ，貝U L1的中斷處理程第八章：輸入輸出系統(tǒng)D、 01010填空題:1、在一個(gè)16位的總線(xiàn)系統(tǒng)中，若時(shí)鐘頻率是線(xiàn)帶寬是40MBS2、 一個(gè)較完善的指令系統(tǒng)應(yīng)包含：類(lèi)指令，類(lèi)指令，類(lèi)指令，程序控制類(lèi)指令, 10類(lèi)指令，字符串類(lèi)指令，系統(tǒng)控制類(lèi)

39、指令等。數(shù)據(jù)傳送#算術(shù)運(yùn)算#邏輯運(yùn)算#3、根據(jù)操作數(shù)所在位置，指出其尋址方式：（1）（2）（3）（4）（5）100MHz，總線(xiàn)的周期為5個(gè)時(shí)鐘周期，則總操作數(shù)在寄存器中，為尋址方式。 操作數(shù)地址在寄存器，為尋址方式。 操作數(shù)在指令中，為尋址方式。操作數(shù)地址（主存）在指令中，為尋址方式操作數(shù)的地址，為某一寄存器內(nèi)容與位移量之和可以是、尋址方式。”寄存器直接#寄存器間接#立即#直接#相對(duì)#基值#變址#4、 指令尋址方式主要有（實(shí)現(xiàn)指令逐條順序執(zhí)行，PC+1-PC）和（實(shí)現(xiàn)程序轉(zhuǎn)移）。 順序?qū)ぶ贩绞?跳躍尋址方式#5、從計(jì)算機(jī)指令系統(tǒng)的角度看當(dāng)前的計(jì)算機(jī)指令系統(tǒng)結(jié)構(gòu)分為兩大類(lèi)： 復(fù)雜指令集計(jì)算機(jī)（C

40、ISC） #精簡(jiǎn)指令集計(jì)算機(jī)（RISC） #6、 系統(tǒng)軟件包括：服務(wù)程序、語(yǔ)言程序、操作系統(tǒng)卜數(shù)據(jù)庫(kù)管理系統(tǒng)。7、 DMA技術(shù)的出現(xiàn)使得高速外圍設(shè)備可通過(guò)DMA控制器直接訪(fǎng)問(wèn)8、 PC系統(tǒng)有兩類(lèi)中斷源：由 CPU外部的硬件信號(hào)引發(fā)的稱(chēng)為 , 中斷；由指令引發(fā)的稱(chēng)為 ，其中一種是執(zhí)行引發(fā)的，另一種是 外部中斷#可屏蔽#不可屏蔽#異常#軟件中斷指令#出錯(cuò)或故障#9、 常用的外圍設(shè)備的10控制方式有：、。程序查詢(xún)方式#程序中斷方式#直接內(nèi)存訪(fǎng)問(wèn)（DMA ）方式#通道方式#外圍處理機(jī)方式10、 DRAM存儲(chǔ)器的刷新一般有、和三種方式，之所以刷新是因?yàn)?集中式#分散式#異步式#有電荷泄露、需要定期補(bǔ)充#

41、11、 虛擬存儲(chǔ)器只是一個(gè)容量非常大的存儲(chǔ)器模型，不是任何實(shí)際的存儲(chǔ)器，按照主 存-外存層次的信息傳送單位不同，虛擬存儲(chǔ)器有 式、式和式三類(lèi)。邏輯#物理#段#頁(yè)#段頁(yè)#12、 虛擬存儲(chǔ)器指的是層次，它給用戶(hù)提供了一個(gè)比實(shí)際 主存-外存#主存#虛擬地址#13、主存與 CACHE的地址映射有、三種方式。14、 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于存儲(chǔ)器結(jié)構(gòu)， 技術(shù)。 并行#空間并行#時(shí)間并行#15、 CPU能直接訪(fǎng)問(wèn)由和，但不能直接訪(fǎng)問(wèn)。16、 存儲(chǔ)器的技術(shù)指標(biāo)主要有、和。 存儲(chǔ)容量#存取時(shí)間#存儲(chǔ)周期#存儲(chǔ)器帶寬#、。內(nèi)存儲(chǔ)器。它分為中斷和引發(fā)的。空間大得多的空間。全相聯(lián)#直接#組相聯(lián)# 前者米用

42、技術(shù)，后者米用CACHE#內(nèi)存#外存#17、 對(duì)存儲(chǔ)器的要求是，為了解決這三方面的矛盾，計(jì)算機(jī)采用和體系結(jié)構(gòu)。容量大#速度快#成本低#多級(jí)存儲(chǔ)#;多個(gè)從方的數(shù)據(jù)在總線(xiàn)上完成18、在總線(xiàn)上，由一個(gè)主方向多個(gè)從方進(jìn)行寫(xiě)操作稱(chēng)為AND或OR操作稱(chēng)為。廣播#廣集#19、 單處理器系統(tǒng)中的總線(xiàn)可以分為三類(lèi)，CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線(xiàn)稱(chēng)為；中、低速I(mǎi)O設(shè)備之間互相連接的總線(xiàn)稱(chēng)為;同一臺(tái)計(jì)算機(jī)系統(tǒng)內(nèi)的高速功能 部件之間相互連接的總線(xiàn)稱(chēng)為 。內(nèi)部總線(xiàn)#10總線(xiàn)#系統(tǒng)總線(xiàn)#20、 按照總線(xiàn)仲裁電路的位置不同，總線(xiàn)仲裁分為式仲裁和式仲裁。集中#分布#、和等組成。21、在單機(jī)系統(tǒng)中，三總線(xiàn)結(jié)構(gòu)的計(jì)算

43、機(jī)的總線(xiàn)系統(tǒng)由系統(tǒng)總線(xiàn)#內(nèi)存總線(xiàn)#IO總線(xiàn)#22、目前的CPU包括.、和CACHE。 控制器#運(yùn)算器#23、 設(shè)有七位二進(jìn)制信息碼0110101，則低位增設(shè)偶校驗(yàn)碼后的代碼為。01101010#24、 兩個(gè)BCD碼相加，當(dāng)結(jié)果大于9時(shí)，修正的方法是將結(jié)果加6，并產(chǎn)生進(jìn)位輸出。25、 浮點(diǎn)運(yùn)算器由階碼運(yùn)算器和尾數(shù)運(yùn)算器組成，它們都是定點(diǎn)運(yùn)算器。階碼運(yùn)算器 只要求能執(zhí)行加法和減法運(yùn)算，而尾數(shù)運(yùn)算器要求能進(jìn)行加、減、乘、除運(yùn)算。26、 現(xiàn)代計(jì)算機(jī)的運(yùn)算器一般通過(guò)總線(xiàn)結(jié)構(gòu)來(lái)組織。按其總線(xiàn)數(shù)不同，大體有、和三種形式。單總線(xiàn)結(jié)構(gòu)#雙總線(xiàn)結(jié)構(gòu)#三總線(xiàn)結(jié)構(gòu)#27、 提高加法器運(yùn)算速度的關(guān)鍵是。先行進(jìn)位的含義是

44、。降低進(jìn)位信號(hào)的傳播時(shí)間#低有效位的進(jìn)位信號(hào)可以直接向最高位傳遞#28、對(duì)階時(shí)，使階向階看齊，使階的尾數(shù)向移位，每移一位，其階碼加一，直到兩數(shù)的階碼相等為止。小#大#小#右#右#29、 在進(jìn)行浮點(diǎn)加法運(yùn)算時(shí)，需要完成為、和等步驟。零操作數(shù)檢查#對(duì)階#尾數(shù)求和#結(jié)果規(guī)格化#舍入處理#溢出處理#30、 按IEEE754規(guī)范，一個(gè)浮點(diǎn)數(shù)由、三個(gè)域組成，其中的值等于指數(shù)的 加上一個(gè)固定。符號(hào)位S#階碼E#尾數(shù)M#階碼E#真值e#偏移值#分別是、31、計(jì)算機(jī)系統(tǒng)的發(fā)展按其核心部件采用器件技術(shù)來(lái)看經(jīng)歷了五代的變化， 、 和。電子管#晶體管#集成電路#大規(guī)模集成電路#巨大規(guī)模集成電路#32、 計(jì)算機(jī)系統(tǒng)是一

45、個(gè)由硬件和軟件組成的多級(jí)層次結(jié)構(gòu)，這通常由、和等組成，在每一級(jí)上都可以進(jìn)行。微程序級(jí)#一般機(jī)器級(jí)#操作系統(tǒng)級(jí)#匯編語(yǔ)言級(jí)#高級(jí)語(yǔ)言級(jí)#程序設(shè)計(jì)#33、 計(jì)算機(jī)的軟件一般分為和兩大部分。系統(tǒng)軟件#應(yīng)用軟件#34、 計(jì)算機(jī)的硬件基本組成包括、和五個(gè)部分?？刂破?運(yùn)算器#存儲(chǔ)器#輸入設(shè)備#輸出設(shè)備#35、 請(qǐng)?jiān)诶ㄌ?hào)內(nèi)填入適當(dāng)答案。在CPU中：1保存當(dāng)前正在執(zhí)行的指令的寄存器是；2保存當(dāng)前正要執(zhí)行的指令地址的寄存器是；和。PC#通用寄存器#數(shù)據(jù)緩沖寄存器DR#先畫(huà)出流程圖，再利用寫(xiě)出綜合邏輯表達(dá)式， 然后用3算術(shù)邏輯運(yùn)算結(jié)果通常放在 指令寄存器IR#程序計(jì)數(shù)器36、硬布線(xiàn)器的設(shè)計(jì)方法是：等器件實(shí)現(xiàn)。代

46、數(shù)#門(mén)電路和觸發(fā)器指令（周期）#布爾（邏輯）37、 微程序控制器由、三大部分組成，其中是ROM存儲(chǔ)器，用來(lái)存放。 控制存儲(chǔ)器#微指令寄存器#地址轉(zhuǎn)移邏輯#控制存儲(chǔ)器#微程序#38、 流水CPU中的主要問(wèn)題是：相關(guān)、相關(guān)和相關(guān)。資源#數(shù)據(jù)#控制#39、 并行處理技術(shù)主要有三種形式：并行、并行和并行。時(shí)間#空間#時(shí)間及空間#40、 微程序設(shè)計(jì)技術(shù)是利用方法設(shè)計(jì)的一門(mén)技術(shù)，具有規(guī)整性、可維護(hù)性等一系列優(yōu)點(diǎn)。軟件#控制器#靈活性#41、微指令格式中，微指令的編碼通常采用以下三種方式：直接表示法#編碼表示法#混合表示法#42、43、由于數(shù)據(jù)通路之間的結(jié)構(gòu)關(guān)系，微操作可分為和兩種。 相容性#相斥性#在程序

47、執(zhí)行過(guò)程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于、分析指令和的循環(huán)當(dāng)中。取指令#執(zhí)行指令#44、CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫，它常用若干個(gè)來(lái)表示，而后者又包含若干個(gè)。指令周期#機(jī)器周期#時(shí)鐘周期#45、CPU的四個(gè)主要功能是、和。指令控制#操作控制#時(shí)間控制#數(shù)據(jù)加工目前的 CPU 包括、和 CACHE。移碼表示法主要用于表示 數(shù)的階碼浮點(diǎn)數(shù)#對(duì)階#（26H或63H）異或135O的值為。46、47、#控制器#運(yùn)算器#E,以利于比較兩個(gè)數(shù)指數(shù)的大小和操作。4&49、58D為了提高運(yùn)算器的速度，可以采用進(jìn)位、乘除法、流水線(xiàn)等并行措施。先行#陣列#50、 顯示設(shè)備工作時(shí)，為了不斷提供刷新圖

48、像的信號(hào)，必須把幀圖像信息存儲(chǔ)在 器中。51、 按讀寫(xiě)性質(zhì)劃分，光盤(pán)可以分為型光盤(pán)、型光盤(pán)和型光盤(pán)三種。一次#重寫(xiě)#52、磁盤(pán)上訪(fǎng)問(wèn)信息的最小物理單位是 扇區(qū)。53、 漢字在輸入時(shí)采用，在存儲(chǔ)時(shí)采用，在顯示或打印時(shí)采用。漢字輸入編碼#漢字機(jī)內(nèi)碼#漢字字模編碼#54、顯示器上構(gòu)成圖像的最小單元或圖象中的一個(gè)點(diǎn)稱(chēng)為圓稱(chēng)為。像素#磁道#55、地址碼表示。以其數(shù)量為依據(jù)，可以將指令分為 操作數(shù)的地址#零地址指令#一地址指令#二地址指令56、二地址指令中，操作數(shù)的物理位置有三種型式，分別是刷新存儲(chǔ)只讀#，磁盤(pán)記錄面上的一系列同心、和等幾種。#三地址指令#型、型和型。寄存器-寄存器（RR） #寄存器-存儲(chǔ)

49、器（RS） #存儲(chǔ)器-存儲(chǔ)器（SS） #57、 堆棧是一種特殊的尋址方式，它采用原理。按結(jié)構(gòu)不同分為堆棧和堆棧。 數(shù)據(jù)#先進(jìn)后出#寄存器#存儲(chǔ)器#58、 形成操作數(shù)地址的方式，稱(chēng)為方式。操作數(shù)可以放在寄存器、寄存器、和 中。數(shù)據(jù)尋址#專(zhuān)用#通用#內(nèi)存#指令#59、 形成指令地址的方式，稱(chēng)為方式，有尋址和尋址兩種。指令尋址#順序#跳躍#60、 指令字長(zhǎng)度分為、三種形式。單字長(zhǎng)#半字長(zhǎng)#雙字長(zhǎng)#61、 指令格式是指令用和表示的結(jié)構(gòu)形式，指令格式由字段和兩字段組成。 二進(jìn)制代碼#操作碼#地址碼#62、 指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)的重要因素，它的和不僅直接影響到機(jī)器的硬件 結(jié)構(gòu)，也影響到。性能#格式#功能#系統(tǒng)軟件#63、 設(shè)機(jī)器數(shù)字長(zhǎng)為 8位含1符號(hào)位，若機(jī)器數(shù)為 81H十六進(jìn)制，當(dāng)它分別代表原碼、補(bǔ)