微程序控制的運算器設計

1、山東英才學院 課程設計（論文）設 計 題 目 ： 微程序控制的運算器設計課 程 名 稱 ： 計算機組成原理 院 (系) 部: 計算機電子信息工程學院 學 生 姓 名 : 唐 靖 班 級: 11級計算機本科一班 專 業(yè)： 計算機科學與技術(shù) 成 績： 指 導 教 師 ： 王若成 設 計 時 間 ： 山東英才學院教務處制二o 年 月微程序控制的運算器設計摘要 在進行運算器設計的時候，通過電腦isplsi1032e system軟件來實現(xiàn)虛擬的運算，利用層次化的設計方法 首先設計三個寄存器jcq、一個八位全加器bwqjq、一個計數(shù)器jsq。然后利用寄存器進行存儲數(shù)據(jù)，通過全加器進行運算，計數(shù)器進行輸入

2、計數(shù)脈沖cp信號，在電腦繪制好電路以后，通過對實驗設備的調(diào)試和運行，選擇幾個數(shù)據(jù)進行加法運算，進而驗證其正確性，達到自己的理想效果。abstract when performing arithmetic unit designed by computer isplsi1032e system to implement virtual computing software, the use of hierarchical design method first design three registers jcq, an eight full adder bwqjq, a counter jsq

3、. then use registers to store data for computing through full adder, cp count pulse counter input signal, after drawing a good circuit in the computer, through to commissioning and operation of laboratory equipment, select several data adder, and then verify the correct resistance, to achieve their

4、desired effect.運算器設計目錄一、 isplsi1032e簡介4二、實驗設備的結(jié)構(gòu)5三、設計要求6四、層次化的設計方法8五、實驗步驟12附錄一：微程序控制的運算器設計原理圖16一、 isplsi1032e簡介美國lattice公司是世界上第一片gal的制造者.近年來,該公司在cpld的研制方面也取得了很大進展,特別是1991年率先推出了在系統(tǒng)可編程技術(shù),開拓了新一代的pld.目前,lattice公司生產(chǎn)的cpld主要有: 1000(1000e),2000,3000,5000,6000,8000等六大系列.其中1000系列為基本系列,2000系列為高速系列,6000系列為高密度系列

5、,其規(guī)?？蛇_25000門,同時內(nèi)部帶有寄存器/計數(shù)器模塊和4kbit的先入先出寄存器或ram,208腳的封裝.8000系列是最近推出的高密度高達5萬門.1. lattice公司的isplsi1032eisplsi1000e是isplsi1000的增強型, isplsi1032e系列器件增加了2個新的全局輸出使能(isplsi1016e只增加一個)和可編程的快速率輸出控制.1000系列中isplsi1032e是電可擦寫的cmos器件,其芯片84引腳plcc封裝,其中72個為i/o引腳,集成密度6000門,每片含有192各觸發(fā)器,引教到引腳的延遲時間10納秒.2 . isplsi1032e的主要性

6、能指標與使用環(huán)境性能指標-主要指速度,功耗. isplsi1032e70lj84表示最大工作速度70mhz,低功耗,84腳plcc封裝,商業(yè)級的isplsi1032e芯片.二、實驗設備的結(jié)構(gòu)圖1.實驗平臺的結(jié)構(gòu)框圖如圖1，該實驗平臺主要有兩部分組成：可編程isplsi1032e系統(tǒng)，就其結(jié)構(gòu)上講包括isplsi1032e芯片、開關(guān)、led(發(fā)光二極管)、時鐘及復位鍵等；單片機系統(tǒng)，包括單片機、存儲器、顯示及鍵盤等。 1.可編程isplsi1032e系統(tǒng)輸入裝置開關(guān)：k158和k70 分別接在1032e的3326腳與6053腳。時鐘信號：連續(xù)時鐘發(fā)生器經(jīng)跨接插座j2后連接在1032e的20腳，占

7、空比1:1；單脈沖發(fā)生器接在1032e的73腳，按一下脈沖鍵，便產(chǎn)生一個寬度為20ms的負脈沖。復位鍵ret2：接在1032e的24腳上，按此鍵對1032e內(nèi)部的所有電路進行復位。輸出裝置狀態(tài)指示燈：由l150、led150共32只發(fā)光二極管組成。他們分別連接到1032e的4134,5245和103，8376管腳；在分調(diào)模式下，l150不能使用。2.單片機系統(tǒng)輸入設置數(shù)字鍵：0-f共16個，鍵入代碼16進制；下一單元鍵；上一單元鍵；選體鍵；單脈沖鍵。存儲器：單元位數(shù)8位，容量2568。3#ram用作程序存儲器，分調(diào)時，通過鍵盤寫入、讀出數(shù)據(jù)；統(tǒng)調(diào)時，連入1032e系統(tǒng)。2#rom,1#rom控

8、制存儲器，分調(diào)時，是兩個獨立的隨機存儲器，通過鍵盤寫入、讀出數(shù)據(jù)；統(tǒng)調(diào)時，為只讀存儲器連入1032e系統(tǒng)。數(shù)字顯示 五位數(shù)字鍵：最高位顯示體號，中間兩位某存儲器單元地址；低兩位該地址下單元內(nèi)容。復位鍵ret1該實驗平臺也主要兩種工作模式 ：在計算機組成原理課程中，對于較復雜的課程設計，往往涉及的部件較多，部件與部件之間的連線較多，操作復雜，這給課程設計的調(diào)試及驗證過程帶來了很大的困難。為了便于調(diào)試，在實驗系統(tǒng)平臺上設有一開關(guān)，確定了實驗系統(tǒng)平臺的兩種工作模式。當開關(guān)置于上方時，實驗系統(tǒng)平臺處于統(tǒng)調(diào)狀態(tài)；當開關(guān)置于下方時，實驗系統(tǒng)平臺處于分調(diào)狀態(tài)。當實驗系統(tǒng)處于分調(diào)工作模式時，這時實驗系統(tǒng)平臺被

9、分成獨立的兩部分即可編程isplsi1032e系統(tǒng)和單片機系統(tǒng)，這兩部分在數(shù)據(jù)通路上完全被阻斷，可以獨立進行操作。這時可編程isplsi1032e系統(tǒng)可適用于數(shù)字邏輯系統(tǒng)的所有實驗及課程設計，例如：與計算機組成原理課程設計有關(guān)的部件，計數(shù)器、譯碼器、節(jié)拍發(fā)生器、堆棧、全加器、串行進位加法器、并行進位加法器，多路開關(guān)等都可方便進行設計，并通過下載線接收計算機的下載信息，并固化在isp1032e芯片中，利用外圍電路進行調(diào)試或驗證isp1032e中的邏輯功能。當實驗系統(tǒng)處于統(tǒng)調(diào)工作模式時，單片機系統(tǒng)向課程設計提供兩種存儲器，一種是微指令控制存儲器；一種是指令與數(shù)據(jù)存儲器，可以通過鍵盤方便的將編制好的

10、微程序?qū)懭胛⒅噶羁刂拼鎯ζ?；將編制好的程序?qū)懭胫噶畲鎯ζ?，從而可以進行一些較復雜的組成原理實驗例如微程序控制器、cpu、一個簡單計算機的設計等。在這種課程設計中，可編程isp1032e系統(tǒng)和單片機系統(tǒng)通過數(shù)據(jù)通路有機連接為一個整體，給較復雜的組成原理實驗的設計、調(diào)試及功能測試提供了硬件條件三、設計要求設某計算機運算器，其中alu為8位的加法器，具有加法和加1功能，兩操作數(shù)由八位寄存器r0、r1提供，其結(jié)果放入r2中，具體何種操作可由微命令任意設定。 （1）運算器的結(jié)構(gòu)圖2.運算器的結(jié)構(gòu)圖cpr0cpr1cpr2 r0r1r2c0 (2)微程序控制器的結(jié)構(gòu)圖當模式開關(guān)置于統(tǒng)調(diào)時，控制存儲器rom

11、2#、rom1#、ir15-8、ir7-0、l15-8、l7-0、cpir、a0a7均連入1032e系統(tǒng)中。其中，自行設計的微程序計數(shù)pc向控制存儲器提供8位微地址，在控存讀信號的作用下，讀出一條長16位的微指令代碼，并在打入命令cpir的作用下，送入ir15-8、ir7-0。l15-8、l7-0用于顯示微指令寄存器ir15-8、ir7-0的內(nèi)容。每當按一次脈沖鍵便產(chǎn)生一個負脈沖，該脈沖的作用是：1.作為讀控存的命令。2.負脈沖當作cpir將讀出的微指令打入微指令寄存器ir。3.負脈沖的上升沿使pc1形成下一條微指令的地址。4.負脈沖反相后的上升沿作為寄存器打入脈沖。（3）微指令格式字段分配：

12、mir15-mir8：定義為8位操作數(shù)；mir7：為1，c0=1；為0 c0=0；mir6：為1，產(chǎn)生cpr0；mir5：為1，產(chǎn)生cpr1；mir4：為1，產(chǎn)生cpr2；（4）編寫微指令實驗要求:用二進制代碼寫出下面3 條指令的微程序:例如55+aar2執(zhí)行過程55r0 aar1 r0+r1r2 結(jié)束 0101 0101 0100 00001010 1010 0010 00000000 0000 0001 0000（5）調(diào)試步驟首先，將模式開關(guān)置于統(tǒng)調(diào)，涉及運算器和upc邏輯線路并下載至1032e中；再將模式開關(guān)置于分調(diào)，鍵入微指令十六進制代碼至空存rom2#、rom1#中，微指令從0號單元

13、開始存放。然后，將模式開關(guān)置于統(tǒng)調(diào)，按一次ret2鍵將upc置零，每按一次脈沖鍵讀出一條微指令。當微程序執(zhí)行完時檢查并記錄結(jié)果。四、層次化的設計方法層次化設計是指將整個設計分為頂層電路和底層電路,底層電路也可以包括次底層電路.其方法就是根據(jù)系統(tǒng)中實現(xiàn)的功能不同而將其劃分為多個部分每部分定義一個模塊,描述整個設計中各部分電路(模塊)之間接口的關(guān)系的電路,稱為頂層電路.實現(xiàn)各模塊中邏輯關(guān)系的電路稱為底層電路.上一層的模塊還可以由下一層的模塊來描述.（1）底層電路一-八位全加器的設計 在項目管理器窗口中，打開菜單中的source項，選擇new命令，在彈出對話框中選擇schematic，并按ok隨即彈

14、出一個對話框，要求輸入原理圖名稱，只要在文件名欄輸入如：add8.sch并按保存按鈕即進入原理圖編輯窗口。將如下八位全加器原理圖輸入即可。圖4. 全加器原理圖當將八位全加器原理圖編輯完成并確認沒有錯誤之后，在原理圖編輯窗口中，打開file菜單，點擊其中的matching symbol菜單項，此時，便生成了新的add8元器件，出現(xiàn)在local庫中。如圖所示：圖5. 全加器add8電子元器件 （2）底層電路二-八位計數(shù)器的設計在數(shù)字電路中，把記憶輸入cp脈沖個數(shù)的操作叫做計數(shù)，能實現(xiàn)技術(shù)操作的電子電路稱為計數(shù)器。主要特點：1.一般的說，計數(shù)器除了輸入計數(shù)脈沖cp信號之外，很少有另外的輸入信號，其輸

15、出通常也都實現(xiàn)態(tài)的函數(shù)，而輸入計數(shù)脈沖cp是當作觸發(fā)器的時鐘信號對待的。2.從電路組成看，其主要組成單元是時鐘觸發(fā)器。計數(shù)就是計cp脈沖的個數(shù),每來一個cp脈沖,計數(shù)器就加一個1,隨著輸入計數(shù)脈沖個數(shù)的增加,計數(shù)器中的數(shù)值也增大,當計數(shù)器計滿時再來cp脈沖,計數(shù)器歸零的同時給高位進位.根據(jù)二進制遞增計數(shù)規(guī)律。以三位二進制加法計數(shù)器為例，如其狀態(tài)圖如圖6所示.100110/1/1/1/11011111/1/1000000110100011/1/1q2q1q0 /c 圖6. 三位二進制加法計數(shù)器狀態(tài)圖a)選擇觸發(fā)器d觸發(fā)器,凡是具有置0 置1功能的電路,都叫d觸發(fā)器d觸發(fā)器的特性表特性方程:qn+

16、1=dcp上升沿時刻有效b)求時鐘方程由于要求構(gòu)成的是異步計數(shù)器,顯然各個觸發(fā)器的時鐘信號都應使用輸入計數(shù)脈沖cp.c)求輸出方程c=q2nq1nq0nd)求狀態(tài)方程 cp 根據(jù)狀態(tài)圖的規(guī)定，可畫出異步三位二進制計數(shù)器的原理圖，圖7.異步三位二進制計數(shù)器的原理圖同理，八位二進制計數(shù)器原理圖如下：圖8. 八位二進制計數(shù)器原理圖八位二進制計數(shù)器電子元器件生成，如圖9：圖9. 八位二進制計數(shù)器電子元器件 （3）底層電路二-八位寄存器的設計待添加的隱藏文字內(nèi)容3寄存器：具有寄存功能的電路。寄存器是一種基本的時序電路，在各種數(shù)字系統(tǒng)中幾乎無所不在，因為任何數(shù)字系統(tǒng)，都必須把需要處理的數(shù)據(jù)，代碼寄存器來，

17、以便隨時取用。特點：（1）具有存儲功能的觸發(fā)器組合構(gòu)成。（2）任務是暫時存儲二進制數(shù)據(jù)或代碼，部隊存儲內(nèi)容進行處理，邏輯功能比較單一。本實驗要求設計一個8位的寄存器，其中d7d0、q7q0分別為寄存器的輸入和輸出，cp為寄存器的時鐘脈沖。圖電路為8位寄存器的線路原理圖。圖10. 八位寄存器的線路原理圖八位寄存器電子元器件生成，如圖11：圖11. 八位寄存器的電子元器件五、實驗步驟1創(chuàng)建新項目；（1）啟動ispexpert system；在windows98下，選lattice semiconductor項的ispexpert system，單擊后進入ispexpert system proje

18、ct navigator 窗口。（2）建立新項目，建立新項目的方法是：選擇項目管理其窗口中上排的菜單選項用鼠標單擊file菜單下的new project，彈出create new project對話框，首先從最上部的小窗口選擇驅(qū)動器（假設使用d盤），然后用鼠標左鍵單擊建“新文件夾”按鈕，在對話框的提示欄中鍵入user，并選擇ok，這樣就在d盤的根目錄下建立了一個“user”文件夾.（3）在“文件名”窗口鍵入項目名“wcxkzysq.syn”以取代原來默認的new.syn，按“打開”確認，新項目建立完畢并自動進入項目管理器。2選擇虛擬器件；進入項目管理器之后，在其左邊窗口可以看到虛擬器件：vir

19、tual device?，F(xiàn)在需要選擇使用的具體目標器件，雙擊virtual device，彈出choose device對話框。我們的實驗平臺所用的器件為isplsi1032e，則可在device family窗口中選擇isplsi1000（1000系列），再在device窗口中按動device器件目錄中滾動條找到isplsi1032e-70lj84并選擇ok即可。如下圖所示：3.設計原理圖輸入；在ispexpert中如何使用原理圖輸入的方法進行設計，主要步驟如下：（1）原理圖命名在項目管理器窗口下，選擇總菜單source項下的new選項，此時將出現(xiàn)new source對話框。選擇其中的sch

20、ematic(原理圖)，并單擊ok確認。接著在隨后彈出的對話框的“文件名（n）”項下鍵入原圖名wcxkzysq.sch以取代原來的*.sch，并選擇保存，即進入原理圖編輯窗口。（2）在原理圖編輯器的圖紙上添加器件，如附錄一。選擇器件的方法：在塊接工具條中，點擊符號打開器件庫（或選擇add菜單下的symbol），器件庫的上部窗口library表示器件的類別，下部窗口symbol表示該類別所對應的器件。本設計中先從library中找到add8，count8，register8等電子元器件。（3）添加連線；在快捷工具條中點擊畫線按鈕（或選擇add菜單中的wire項），進入畫線狀態(tài)，單擊左鍵定義連線的

21、始端，將光標移至縣的另一端，單擊左鍵便可定義這根線。在連完一根線之后，單擊右鍵就可以結(jié)束這一連線，開始下一根線，依次完成全部的連線。（4）為信號命名；單擊快捷工具欄中的信號命名按鈕（或選擇add菜單下的net name項），這時窗口的下方出現(xiàn)命令：net name-enter name=，在此鍵入“uir8”并按回車鍵，連線名“uir8”會粘在鼠標的光標上，將十字光標的中心點移至該信號線的連線頭上，單擊鼠標即可。用同樣的方法在其余連線上加上信號名。（5）添加i/o markers；單擊快捷工具按鈕（或選擇菜單下的i/o markers項），在彈出的對話框中選擇“input”，在將鼠標的光標移至

22、輸入信號的連線末端（位于連線和連線名之間），并單擊左鍵，這是會出現(xiàn)一個輸入i/o markers框，標記里面是連線名，用同樣的方法分別為其它加上輸入i/o markers。至此，原理圖就全部輸入完畢。存盤退出即可。（6）引腳所定鎖定isplsi器件引腳方法：單擊快捷工具按鈕（或在菜單條上選擇add 項中的symbol attribute 命令），這是會出現(xiàn)一個symbol attribute editor對話框。單擊需要定義屬性的輸出i/o pad，對話框里會出現(xiàn)一系列可供選擇的屬性，選中“synariopin”屬性，并且把文本框中的“*”替換成所需要的管腳號如34，然后用鼠標在圖紙的任意位置

23、單擊一下，i/o pad小方框中的“*”便被34代替，（注意：不同的器件，其各引腳的標號定義和功能都是不一樣的，在定義管腳時請查閱isplsi1032e的引腳標號和功能）。單擊其余需要鎖定引腳的i/o pad，重復上述步驟，完成全部引腳鎖定工作，最后選擇file菜單下的save選項存盤。4 源文件編譯；源文件建立完畢之后，下一步是執(zhí)行每一個源文件所對應的處理過程。在主項目管理器中選擇不同的源文件分別進行編譯。編譯結(jié)束后如果出現(xiàn)兩個綠色的勾，說明你的設計完全正確。如果出現(xiàn)的是黃色的！，說明設計中有“warnings”出現(xiàn)，一般情況下不會有問題。如果出現(xiàn)的是紅色的“”，則說明設計中存在著嚴重的錯誤

24、，必須對照automake.log報告仔細分析，找出設計中的錯誤予以排除，然后重新編譯。5 設計項目適配；所謂適配就是將以上完成的邏輯設計針對以選定的器件，在eda軟件的幫助下，形成能寫進芯片的熔絲圖文件（*.jed），本例中也就是將設計項目適配到isp1032e中去。這是一個將邏輯設計轉(zhuǎn)化成為適合于具體isp器件的設計過程。通過適配，將生成標準的jed熔絲圖文件，以供編程到具體的芯片中之用。適配的具體步驟是：（1）基本參數(shù)設定；對于以選擇的器件isplsi1032e。選用鼠標左鍵單擊右窗欄的(wcxkzq.sch)項，使其變深色，再單擊右邊欄的compiler schematic。此時，欄下

25、部的properties按鈕會變?yōu)樯钌?，單擊此按鈕后會跳出一窗口，其中的各有關(guān)項設定如下：“isp”設為true，即在系統(tǒng)可編程的3條編程下載線定義為專用下載口線，不可用為第二功能?！癷sp except y2”設為false，其功能同上。“pullup”設為true，其功能可從“help”鍵中得到。“security” 設為true，即加密允許。點擊close退出。（2）適配控制屬性參數(shù)設定。用鼠標單擊右窗欄的isplsi1032e-70lj84項，使其變深色，再單擊右邊欄的fit design。與上相同，欄下部的properties按鈕會變?yōu)樯钌?，單擊此按鈕后會跳出一窗口。請根據(jù)其中的有關(guān)的內(nèi)容，對properties窗口中的各有關(guān)項目進行設定，為方便設計，在這里也可點擊defaults鍵使各項取默認項。點擊close退出。用鼠標單擊左邊窗口的isplsi1032e-70lj84項，使其變深色，然后雙擊右邊欄的fit design，使項目管理器完成對源文件的編譯、連接、和邏輯分割，最后將所有設計的邏輯進行適配或者說映射到所選擇的pld器件中去。適配結(jié)束后，如果通不過，在有關(guān)項目上會出現(xiàn)紅色的叉，并彈出automake.log報告，找出問題的所在，重新進行適配運行，直到成功。如