改良的高性能時(shí)實(shí)圖像處理硬件系統(tǒng)

1、改良的高性能時(shí)實(shí)圖像處理硬件系統(tǒng)  摘要：為獲得高性能實(shí)時(shí)圖像處理而是用兩個(gè)多-dsp和fpga得以中新穎改進(jìn)的硬件系統(tǒng)被提出。主處理多-dsp和擴(kuò)展-多-dsp電路的系統(tǒng)結(jié)構(gòu)和工作原理將作分析。此系統(tǒng)的突出優(yōu)點(diǎn)是通過高速連接口和串口來完成系統(tǒng)不同部分的通信，以次提高系統(tǒng)性能和計(jì)算能力。然而，嵌入式的實(shí)時(shí)操作系統(tǒng)(rtos)將作詳細(xì)介紹。在這個(gè)系統(tǒng)中，為實(shí)現(xiàn)并行處理算法，我們通過(rtos)采用并行控制結(jié)構(gòu)。實(shí)驗(yàn)結(jié)果表明，系統(tǒng)的開發(fā)周期短，并且維護(hù)方便。因此，它適合實(shí)時(shí)圖像處理，并能得到滿意的圖像識(shí)別效果。關(guān)鍵詞：多-dsp；fpga（現(xiàn)場可編程門陣列）；時(shí)是圖像處理；實(shí)時(shí)操作系統(tǒng)；

2、并聯(lián)結(jié)構(gòu)1 簡介 最近，實(shí)時(shí)圖像處理系統(tǒng)已廣泛應(yīng)用在軍事、醫(yī)學(xué)、工業(yè)農(nóng)業(yè)、實(shí)物和科研等領(lǐng)域。許多要求實(shí)時(shí)處理的應(yīng)用領(lǐng)域要求盡量減小尺寸，降低功耗，降低價(jià)位等，另外要求能夠現(xiàn)場修改。要滿足現(xiàn)場修改中要求需要專用的硬件來解決，這種硬件可選擇可編程數(shù)字信號(hào)處理器（dsp）及現(xiàn)場可編程門陣列(fpgas)。dsps和fpgass不僅地功耗高性能，而且包括邏輯單元能直接與系統(tǒng)的其它部分相聯(lián)接。 動(dòng)態(tài)的可重復(fù)變成硬件提供可接受低價(jià)位高性能的可能性，當(dāng)然它的應(yīng)用領(lǐng)域包括圖像處理。一個(gè)實(shí)際圖像處理分析過程包括圖像的預(yù)處理、檢測、跟蹤及識(shí)別。因此實(shí)時(shí)圖像處理通常要求巨大的數(shù)據(jù)傳輸率和巨大的數(shù)

3、據(jù)運(yùn)算量。對(duì)于一般的cpu很難滿足實(shí)時(shí)性的要求，因此我們用基于多-dsp和fpda的并行處理系統(tǒng)來完成實(shí)時(shí)圖像處理。這個(gè)系統(tǒng)在復(fù)雜的紅外線背景下可以自動(dòng)捕捉多個(gè)目標(biāo)。 在這篇論文中，基于ad14060和flex10k50的高性能改進(jìn)硬件系統(tǒng)將被介紹。此系統(tǒng)用雙-dsp和fpga作為核心的數(shù)字信號(hào)處理電路板。這個(gè)系統(tǒng)用多處理器連接高速連接口和串行接口來提高計(jì)算能力。根據(jù)我們的硬件系統(tǒng)操作系統(tǒng)提供核心能力促進(jìn)可測量性，此系統(tǒng)在以后的發(fā)展循環(huán)中依據(jù)功能或性能要求來適應(yīng)變化是重要的。 這個(gè)系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)是由ad14060構(gòu)造的基于分層體系結(jié)構(gòu)的嵌入式實(shí)時(shí)圖像處理系統(tǒng)，它具有小尺寸

4、，輕便和可升級(jí)特點(diǎn)。rtos不僅包括了任務(wù)管理、資源管理、芯片內(nèi)部通信的功能，而且有芯片間的通信功能。實(shí)驗(yàn)性的結(jié)果表明此系統(tǒng)具有高的實(shí)時(shí)性和強(qiáng)的可靠性，因此在并行圖像處理上獲得令人滿意的效果。 2 多-dsp和fpga的介紹2.1 多-dsp ad14060 ad14060是一個(gè)高性能32位浮點(diǎn)處理器，它采用擴(kuò)展內(nèi)部總線和流水線操作結(jié)構(gòu)，執(zhí)行速度高達(dá)每秒鐘480million浮點(diǎn)操作。 在這款高性能dsp系列模塊中，ad14060是最高檔的，這款微處理器的核心也就是adsp21060 dsp微機(jī)。ad14060的優(yōu)勢(shì)特點(diǎn)就是adsp21060,一塊ad14060包

5、括sharc-a、sharc-b、sharc-c、sharc-d四部分。ad14060片內(nèi)sram提供了16mbit存儲(chǔ)空間，及4gigwords片外尋址空間。sharcs的統(tǒng)一地址空間可以通過每一個(gè)sharc內(nèi)部存儲(chǔ)器直接內(nèi)部處理，換句話說，每一個(gè)sharc通過簡單的讀或?qū)懚嗵幚砥鞯拇鎯?chǔ)器合適的地址來訪問其他的sharc的存儲(chǔ)器和i/o口。 ad14060接口是相互連接，因此4塊sharc之間可以直接通。在內(nèi)部，每一塊sharc有一個(gè)接口相連，在外部，每一塊sharc總共有120mbytes/s連接口帶寬。 ad14060一同步串口特點(diǎn)提供低廉的接口對(duì)各種各樣數(shù)字和外圍設(shè)

6、備。處理器在滿時(shí)鐘頻率下，串口最大傳輸率40mbit/s。2.2 fpga芯片    這篇論文中，我們用epf10k50作為預(yù)處理fpga，它是工業(yè)上第一臺(tái)嵌入式可編程邏輯單元，并且可組合成片上系統(tǒng)。在epf10k50內(nèi)部，有28880個(gè)邏輯單元，360個(gè)邏輯列陣快和10個(gè)嵌入式列陣快及包括20480位ram，310個(gè)可用i/o口，5000個(gè)典型門。這些資源足夠可以完成許多復(fù)雜的操作。 epf10k50配置在有altera并行配置設(shè)備或由系統(tǒng)控制提供的數(shù)據(jù)存儲(chǔ)器。我們用epci配置設(shè)備來配置epf10k50并行數(shù)據(jù)流。在實(shí)時(shí)調(diào)試中，數(shù)據(jù)能從alteras

7、 bitblaster 串行下載線上下載。epf10k50可以通過設(shè)備重新設(shè)置和下載新數(shù)據(jù)來配置。因?yàn)橹匦屡渲靡蟛簧儆?20ms所以實(shí)時(shí)變化在系統(tǒng)操作期間能夠完成。 3 系統(tǒng)結(jié)構(gòu)和工作原理3.1 要求 在實(shí)時(shí)紅外線圖像處理系統(tǒng)中，電路板的體積是非常重要的方面，因此，電路板應(yīng)盡可能的小。有時(shí)，要求印制特殊形狀的電路板來滿足特殊類型。系統(tǒng)的另一個(gè)要求實(shí)低的能耗。 對(duì)于有自動(dòng)目標(biāo)索取的算法要求有很高的處理能力，處理這種算法的系統(tǒng)的實(shí)時(shí)性要求系統(tǒng)有必要的運(yùn)算能力。為了提高電路板的性能，另外增加一個(gè)多-dsp板是很容易的，因此，系統(tǒng)的計(jì)算能力很快的提高了，另外，系統(tǒng)的體積

8、功耗也能滿足硬件的要求。 通常實(shí)時(shí)圖像處理有大量的操作和高的處理速度的特點(diǎn)。我們需要不同的處理方法來滿足不同的應(yīng)用場合。然而處理單元的結(jié)構(gòu)依賴于特殊的應(yīng)用場合。結(jié)合價(jià)錢和處理速度每一種應(yīng)用要求不同的處理結(jié)構(gòu)。所以具有可編程功能強(qiáng)大的硬件是令人滿意的選擇。在fpga和dsp中，可編程的可能性將被完成。在這篇論文中，我們論述了基于alterafpga flex10k50和一片模擬設(shè)備多-dsp ad14060應(yīng)用改進(jìn)后，模塊及高平行技術(shù)完成圖像處理的硬件結(jié)構(gòu)。3.2 系統(tǒng)結(jié)構(gòu) 這種要求將導(dǎo)致主處理器多-dsp模塊的設(shè)計(jì)由ad14060和flex10k50組成。在這個(gè)設(shè)計(jì)中增加了包括一片ad14060的外部多-dsp是比較容易的，以次來提高系統(tǒng)性能和計(jì)算能力。由于使用了fpga,主處理器多-dsp模塊能容易的適應(yīng)不同的圖像采集設(shè)備接口。硬件方框圖如圖1，它表明基本結(jié)構(gòu)是由主處理器多-dsp模塊和幾塊外部多-dsp模塊組成。