電子技術(shù)數(shù)字部分ch5

1、1 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 1 2 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 2 一、時(shí)序電路的特點(diǎn)一、時(shí)序電路的特點(diǎn) 1. 定義定義 任何時(shí)刻電路的任何時(shí)刻電路的 輸出，不僅和該時(shí)刻輸出，不僅和該時(shí)刻 的輸入信號(hào)有關(guān)，而的輸入信號(hào)有關(guān)，而 且還取決于電路原來且還取決于電路原來 的狀態(tài)。的狀態(tài)。 2. 電路特點(diǎn)電路特點(diǎn) (1) 與時(shí)間因素與時(shí)間因素 (CP) 有關(guān)；有關(guān)； (2) 含有記憶性的元件含有記憶性的元件( (觸發(fā)器觸發(fā)器) )。 組合邏輯組合邏輯 電電 路路 存儲(chǔ)電路存儲(chǔ)電路 x1 xi y1 yj w1 wk

2、 q1 ql 輸輸 入入 輸輸 出出 3 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 3 二、時(shí)序電路邏輯功能表示方法二、時(shí)序電路邏輯功能表示方法 1. 邏輯表達(dá)式邏輯表達(dá)式 (1) 輸出方程輸出方程 )(),( )( nnn tQtXFtY (3) 狀態(tài)方程狀態(tài)方程 )(),( )( 1nnn tQtWHtQ (2) 驅(qū)動(dòng)方程驅(qū)動(dòng)方程 )(),( )( nnn tQtXGtW 2. 狀態(tài)表、卡諾圖、狀態(tài)圖和時(shí)序圖狀態(tài)表、卡諾圖、狀態(tài)圖和時(shí)序圖 組合邏輯組合邏輯 電電 路路 存儲(chǔ)電路存儲(chǔ)電路 x1 xi y1 yj w1 wk q1 ql x1y1 y2 J K Q1

3、 Q2 x2 1J 1K C1 CP 4 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 4 三、時(shí)序邏輯電路分類三、時(shí)序邏輯電路分類 1. 按邏輯功能劃分：按邏輯功能劃分： 計(jì)數(shù)器、寄存器、讀計(jì)數(shù)器、寄存器、讀/寫存儲(chǔ)器、寫存儲(chǔ)器、 順序脈沖發(fā)生器等。順序脈沖發(fā)生器等。 2. 按時(shí)鐘控制方式劃分：按時(shí)鐘控制方式劃分： 同步時(shí)序電路同步時(shí)序電路觸發(fā)器共用一個(gè)時(shí)鐘觸發(fā)器共用一個(gè)時(shí)鐘 CP，要更新要更新 狀態(tài)的觸發(fā)器同時(shí)翻轉(zhuǎn)。狀態(tài)的觸發(fā)器同時(shí)翻轉(zhuǎn)。 異步時(shí)序電路異步時(shí)序電路 電路中所有觸發(fā)器沒有共用一個(gè)電路中所有觸發(fā)器沒有共用一個(gè) CP。 3. 按輸出信號(hào)的特性劃分：按輸出信

4、號(hào)的特性劃分： )( )( nn tQFtY )(),( )( nnn tQtXFtY 存儲(chǔ)存儲(chǔ) 電路電路 Y(tn) 輸輸 出出 W Q X(tn) 輸輸 入入 組合組合 電路電路 C P Y(tn) 輸出輸出 C P X(tn) 輸入輸入 存儲(chǔ)存儲(chǔ) 電路電路 組合組合 電路電路 組合組合 電路電路 5 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 5 5.1.1 時(shí)序電路的基本分析方法時(shí)序電路的基本分析方法 1. 分析步驟分析步驟 時(shí)序電路時(shí)序電路 時(shí)鐘方程時(shí)鐘方程 驅(qū)動(dòng)方程驅(qū)動(dòng)方程 狀態(tài)表狀態(tài)表 狀態(tài)圖狀態(tài)圖 時(shí)序圖時(shí)序圖 CP 觸觸 發(fā)發(fā) 沿沿 特性方程特性方程

5、 輸出方程輸出方程 狀態(tài)方程狀態(tài)方程 計(jì)算計(jì)算 6 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 6 2. 分析舉例分析舉例 時(shí)鐘方程時(shí)鐘方程 CPCPCPCP 210 輸出方程輸出方程 nnn QQQY 012 驅(qū)動(dòng)方程驅(qū)動(dòng)方程 nn QK,QJ 2020 nn QK,QJ 0101 nn QK,QJ 1212 狀態(tài)方程狀態(tài)方程 特性方程特性方程 nnnnnn QQQQQQ 20202 1 0 nnnnnn QQQQQQ 01010 1 1 nnnnnn QQQQQQ 12121 1 2 例例 5.1.1 解解 1J 1K C1 0 Q 0 Q 1J 1K C1 1J

6、 1K C1 1 Q 2 Q 1 Q2 Q 集電極開路輸出集電極開路輸出 每個(gè)字有每個(gè)字有4位：位： 33 30 23 20 13 10 03 00 QQQQ QQQQ 、 、 67 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 67 5.3.3 移位寄存器移位寄存器 一、單向移位寄存器一、單向移位寄存器 右移寄存器右移寄存器 Q0Q1Q2Q3 C1 1D FF0 C1 1D FF1 C1 1D FF2 C1 1D FF3 時(shí)鐘方程時(shí)鐘方程CPCPCPCPCP 3210 驅(qū)動(dòng)方程驅(qū)動(dòng)方程 nnn i QDQDQDDD 2312010 、 狀態(tài)方程狀態(tài)方程 nnnnnn

7、i n QQQQQQDQ 2 1 31 1 20 1 1 1 0 , Di 0000 00001011 1000 0000011 1100 000001 0110 00001 1011 0000 0101 000 0010 00 0001 0 0000 68 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 68 左移寄存器左移寄存器 Di 左移左移 輸入輸入 左移左移 輸出輸出 驅(qū)動(dòng)方程驅(qū)動(dòng)方程 i nnn DDQDQDQD 3322110 、 狀態(tài)方程狀態(tài)方程 i nnnnnnn DQQQQQQQ 1 33 1 22 1 11 1 0 , 主要特點(diǎn)：主要特點(diǎn)： 1. 輸

8、入數(shù)碼在輸入數(shù)碼在 CP 控制下，依次右移或左移；控制下，依次右移或左移； 2. 寄存寄存 n 位二進(jìn)制數(shù)碼。位二進(jìn)制數(shù)碼。N 個(gè)個(gè)CP完成完成串行輸入串行輸入，并可從，并可從 Q0 Q3 端獲得端獲得并行并行輸出，再經(jīng)輸出，再經(jīng) n 個(gè)個(gè)CP又獲得又獲得串行輸出串行輸出。 3. 若串行數(shù)據(jù)輸入端為若串行數(shù)據(jù)輸入端為 0，則，則 n 個(gè)個(gè)CP后寄存器被清零。后寄存器被清零。 Q3Q0Q1Q2 C1 1D FF0 C1 1D FF1 C1 1D FF2 C1 1D FF3 69 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 69 二、雙向移位寄存器二、雙向移位寄存器( (

9、自學(xué)自學(xué)) ) 三、集成移位寄存器三、集成移位寄存器 (一一) 8 位單向移位寄存器位單向移位寄存器 74164 DSA DSB Q0 Q1 Q2 Q3 地地 1 2 3 4 5 6 7 14 13 12 11 10 9 8 VCC Q7 Q6 Q5 Q4 CR CP Q7Q6Q5Q4Q3Q2Q1Q0 CP CR DSA DSB 異步異步 清零清零 0 0 0 0 0 0 0 0保持保持 不變不變 （二）（二）4 位雙向移位寄存器位雙向移位寄存器 74LS194( (略略) ) 710SBSA QQQDDDS 送數(shù)送數(shù) 70 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22

10、 70 5.3.4 移位寄存器型計(jì)數(shù)器移位寄存器型計(jì)數(shù)器 結(jié)結(jié) 構(gòu)構(gòu) 示示 意意 圖圖 Q0Q1 Qn1 C1 1D FF0 C1 1D FF1 C1 1D FFn1 反饋邏輯電路反饋邏輯電路 Dn1 D0D1 ），（ n n nn QQQFD 1100 特點(diǎn)：特點(diǎn)：電路結(jié)構(gòu)簡單，計(jì)數(shù)順序一般為非自然態(tài)序， 電路結(jié)構(gòu)簡單，計(jì)數(shù)順序一般為非自然態(tài)序， 用途極為廣泛。用途極為廣泛。 71 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 71 一、環(huán)形計(jì)數(shù)器一、環(huán)形計(jì)數(shù)器 (一一) 電路組成電路組成 Q0Q1Q2Q3 C1 1D FF0 C1 1D FF1 C1 1D FF2

11、C1 1D FF3 (二二) 工作原理工作原理 n n QD 10 1000 0100 00100001 有效循環(huán)有效循環(huán) 0000 1111 0101 1010 11000110 00111001 11011110 01111011 無無 效效 循循 環(huán)環(huán) 72 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 72 ( (三三) ) 能自啟動(dòng)的環(huán)型計(jì)數(shù)器能自啟動(dòng)的環(huán)型計(jì)數(shù)器 Q0Q1 Q2Q3 C1 1D FF0 C1 1D FF1 C1 1D FF2 C1 1D FF3 2. OC門和門和 OD門門 可以輸出端并聯(lián)可以輸出端并聯(lián)(線線)后連接總線后連接總線; 3. 三

12、態(tài)邏輯器件的輸出端可以連接同一根總線三態(tài)邏輯器件的輸出端可以連接同一根總線; (一一) 三態(tài)器件三態(tài)器件三態(tài)三態(tài): 高電平、低電平高電平、低電平、高阻態(tài)高阻態(tài) 三態(tài)緩沖器的邏輯符號(hào)三態(tài)緩沖器的邏輯符號(hào) 曾用曾用 國標(biāo)國標(biāo) 美國美國 原碼原碼輸出高電平使能輸出高電平使能 EN 1 原碼原碼輸出低電平使能輸出低電平使能 EN 1 反碼輸出高電平使能反碼輸出高電平使能 EN 1 反碼輸出低電平使能反碼輸出低電平使能 EN 1 93 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 93 (二二) 總線設(shè)計(jì)總線設(shè)計(jì) 例例 1 利用譯碼器實(shí)現(xiàn)利用譯碼器實(shí)現(xiàn) 8 個(gè)數(shù)據(jù)共享一根總線個(gè)數(shù)

13、據(jù)共享一根總線 74LS138 STA STB STC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 EN 1 EN 1 . . . 總總 線線 1 0 0 94 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 94 設(shè)備設(shè)備 2 設(shè)備設(shè)備 4設(shè)備設(shè)備 3 三三態(tài)態(tài) 鎖存鎖存 譯譯 碼碼 EN EN 輸出信號(hào)輸出信號(hào)輸出信號(hào)輸出信號(hào) 輸入信號(hào)輸入信號(hào)輸入信號(hào)輸入信號(hào) 三三態(tài)態(tài) 鎖存鎖存 設(shè)備設(shè)備 選擇選擇 EN EN 設(shè)備設(shè)備 1 CP 選通選通 例例 2 典型微型計(jì)算機(jī)總線電路典型微型計(jì)算機(jī)總線電路 高阻態(tài)高阻態(tài) 95 河北工程大學(xué) 信電學(xué)院 電子技

14、術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 95 雙向總線雙向總線 寄存器寄存器 AE A / B A / S P / S DS BUS 1 BUS 2 例例3 兩總線間數(shù)據(jù)雙向傳送電路兩總線間數(shù)據(jù)雙向傳送電路 CC4034：帶有總線結(jié)構(gòu)的通用寄存器帶有總線結(jié)構(gòu)的通用寄存器 高阻態(tài)高阻態(tài) A組數(shù)據(jù)組數(shù)據(jù)選通選通 傳輸方向控制傳輸方向控制 異步異步同步同步控制控制 并行并行串行串行控制控制 串行數(shù)據(jù)輸入串行數(shù)據(jù)輸入 數(shù)據(jù)傳輸數(shù)據(jù)傳輸 與與CP無關(guān)無關(guān) CP選通數(shù)據(jù)選通數(shù)據(jù) 同步傳輸同步傳輸 96 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 96 0 1 一、可編程同步加法計(jì)

15、數(shù)器一、可編程同步加法計(jì)數(shù)器 A0B0A1B1A2B2A3B3 CC14585 A B A0 A1 A2 A3 74161 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR 1 1 A B 若若 N = 11 97 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 97 可編程同步減法計(jì)數(shù)器可編程同步減法計(jì)數(shù)器 利用集成減法或可逆計(jì)數(shù)器的預(yù)置數(shù)功能實(shí)現(xiàn)。利用集成減法或可逆計(jì)數(shù)器的預(yù)置數(shù)功能實(shí)現(xiàn)。 如如二進(jìn)制減法計(jì)數(shù)器二進(jìn)制減法計(jì)數(shù)器 CC14526 ： CC14526 Q0 Q1 Q2 Q3 CP BO CP CF D0 D1 D2 D

16、3 1 EN CR LD CR 1 D0 D1 D2 D3 LD B EN 異步異步清零清零 異步異步置數(shù)置數(shù) CF 級(jí)聯(lián)反饋輸入級(jí)聯(lián)反饋輸入 nnnn QQQQCFBO 0123 (一一) N 16 1 CC14526 Q0 Q1 Q2 Q3 CP BO CP CF D0 D1 D2 D3 EN CR LD B0 EN CC14526 Q0 Q1 Q2 Q3 CP BOCF D0 D1 D2 D3 EN CR LD B1 級(jí)聯(lián)級(jí)聯(lián) 原則原則: 1. 最高一級(jí)的最高一級(jí)的 CF 接接 1； 2. BO接低一級(jí)的接低一級(jí)的CF ； 3. 低一級(jí)的低一級(jí)的Q3接高一級(jí)的接高一級(jí)的CP ； 4. 最

17、低一級(jí)的最低一級(jí)的BO接接本級(jí)的本級(jí)的EN； 5. 其余各級(jí)的其余各級(jí)的 EN = 0 ； 6. 各級(jí)的各級(jí)的CR接在一起接在一起、 LD 接在一起由接在一起由 S 控制?？刂?。 CR VDD S 99 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 99 1 CC14526 Q0 Q1 Q2 Q3 CP BO CP CF D0 D1 D2 D3 EN CR LD B0 EN CC14526 Q0 Q1 Q2 Q3 CP BOCF D0 D1 D2 D3 EN CR LD B1 CR VDD S CF CF0 N0 工作工作 原理原理: N1 1. 將預(yù)置數(shù)送入計(jì)數(shù)器，使

18、將預(yù)置數(shù)送入計(jì)數(shù)器，使 N = N0 + 16N1； ； 2. 因因 CF0 = B1 = 0，一直按減法規(guī)律計(jì)數(shù)；一直按減法規(guī)律計(jì)數(shù)； 3. 當(dāng)高一級(jí)減至當(dāng)高一級(jí)減至0， CF0 = B1 = 1，待低一級(jí)也減待低一級(jí)也減 至至0，EN = B0 = 0，禁止禁止CP 輸入，計(jì)數(shù)完成。輸入，計(jì)數(shù)完成。 10 0 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 100 (Programmable Logic Device) 一、一、PLD的基本結(jié)構(gòu)和分類的基本結(jié)構(gòu)和分類 (一一) 基本結(jié)構(gòu)基本結(jié)構(gòu) 輸輸 入入 電電 路路 與與 門門 陣陣 列列 或或 門門 陣陣 列列 輸

19、輸 出出 電電 路路 輸輸 入入 或項(xiàng)或項(xiàng)輸入項(xiàng)輸入項(xiàng)積項(xiàng)積項(xiàng) 輸輸 出出 1 A A A A A A PLD的的輸入緩沖電路輸入緩沖電路 10 1 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 101 (二二) 分類分類 1. 按可編程情況分按可編程情況分 分分 類類與與陣列陣列或陣列或陣列輸出電路輸出電路出現(xiàn)年代出現(xiàn)年代 PROM固定固定可編程可編程固定固定70年代初年代初 PLA可編程可編程可編程可編程固定固定70年代中年代中 PAL可編程可編程固定固定固定固定70年代末年代末 GAL可編程可編程固定固定可可組態(tài)組態(tài)80年代初年代初 10 2 河北工程大學(xué) 信電學(xué)

20、院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 102 (1) PROM 可編程只讀存儲(chǔ)器可編程只讀存儲(chǔ)器 I2 I1 I0 O2 O1 O 0 與與陣列陣列 (固定固定) 或或陣列陣列 (可編程可編程) 缺點(diǎn)：缺點(diǎn)： 只能實(shí)現(xiàn)標(biāo)準(zhǔn)只能實(shí)現(xiàn)標(biāo)準(zhǔn) 與或式與或式 芯片面積大芯片面積大 利用率低利用率低,不經(jīng)濟(jì)不經(jīng)濟(jì) 用途：用途： 存儲(chǔ)器存儲(chǔ)器 函數(shù)表函數(shù)表 顯示譯碼電路顯示譯碼電路 (Programmable Read Only Memory） 10 3 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 103 (2) PLA 可編程邏輯陣列可編程邏輯陣列 I2 I1 I0

21、O2 O1 O 0 與與陣列陣列 (可編程可編程) 或或陣列陣列 (可編程可編程) 優(yōu)點(diǎn)：優(yōu)點(diǎn)： 與陣列、或陣列與陣列、或陣列 都可編程都可編程 能實(shí)現(xiàn)最簡與或式能實(shí)現(xiàn)最簡與或式 缺點(diǎn)：缺點(diǎn)： 價(jià)格較高價(jià)格較高 門的利用率不高門的利用率不高 (Programmable Logic Array) 10 4 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 104 (3) PAL 可編程陣列邏輯可編程陣列邏輯 I2 I1 I0 O2 O1 O 0 與與陣列陣列 (可編程可編程) 或或陣列陣列 (固定固定) 優(yōu)點(diǎn)：優(yōu)點(diǎn)： 速度高速度高 價(jià)格低價(jià)格低 采用編程器現(xiàn)場采用編程器現(xiàn)場

22、編程編程 缺點(diǎn)：缺點(diǎn)： 輸出方式固定輸出方式固定 一次編程一次編程 (Programmable Array Logic) 10 5 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 105 (4) GAL 通用陣列邏輯通用陣列邏輯 I2 I1 I0 O2 O1 O 0 與與陣列陣列 (可編程可編程) 或或陣列陣列 (固定固定) 優(yōu)點(diǎn)：優(yōu)點(diǎn)： 具有具有 PAL 的功能的功能 采用邏輯宏單元采用邏輯宏單元 使輸出自行組態(tài)使輸出自行組態(tài) 功能更強(qiáng)，使用功能更強(qiáng)，使用 靈活，應(yīng)用廣泛靈活，應(yīng)用廣泛 (Generic Array Logic) 10 6 河北工程大學(xué) 信電學(xué)院 電子技

23、術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 106 2. 按可編程和改寫方法分按可編程和改寫方法分 PLD編程方式編程方式改寫方法改寫方法特點(diǎn)、用途特點(diǎn)、用途 第一代第一代一次性掩模一次性掩模 （廠家）（廠家） 不能改寫不能改寫固定程序、數(shù)據(jù)、函固定程序、數(shù)據(jù)、函 數(shù)表、字符發(fā)生器數(shù)表、字符發(fā)生器 第二代第二代編程器編程器(用戶用戶)紫外光擦除紫外光擦除 先先擦除，后編程擦除，后編程 第三代第三代編程器編程器(用戶用戶)電擦除電擦除擦除、編程同時(shí)進(jìn)行擦除、編程同時(shí)進(jìn)行 第四代第四代在系統(tǒng)可編程在系統(tǒng)可編程軟件軟件直接在目標(biāo)系統(tǒng)或線直接在目標(biāo)系統(tǒng)或線 路板上編程路板上編程 3. 按組合、時(shí)序分按組合

24、、時(shí)序分 組合型組合型 PAL 組合組合 電路電路 PROM、 PLA 時(shí)序時(shí)序 電路電路 時(shí)序型時(shí)序型 PAL GAL (也可實(shí)現(xiàn)組合電路也可實(shí)現(xiàn)組合電路) 10 7 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 107 二、二、PLD的基本原理的基本原理 PROM的原理已在第三章介紹，不贅述的原理已在第三章介紹，不贅述 (一一) PAL的基本原理的基本原理 1. 基本門陣列結(jié)構(gòu)基本門陣列結(jié)構(gòu) 0 1 2 3 4 5 6 7 31 0 1 2 3 4 5 6 7 O I1 輸輸 入入 項(xiàng)項(xiàng) 第一乘積第一乘積 項(xiàng)控制三項(xiàng)控制三 態(tài)輸出態(tài)輸出 可編程與陣列可編程與陣列 固

25、定或門固定或門 10 8 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 108 2. PAL的異步的異步I/O輸出結(jié)構(gòu)輸出結(jié)構(gòu) IOi1 Ii 0 1 3. PAL的寄存器輸出結(jié)構(gòu)的寄存器輸出結(jié)構(gòu) Oi CP Ii D Q Q OE D 觸發(fā)器的輸出端引入反饋觸發(fā)器的輸出端引入反饋, 能實(shí)現(xiàn)計(jì)數(shù)、移位等。能實(shí)現(xiàn)計(jì)數(shù)、移位等。 10 9 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 109 4. 組合型組合型 PAL 0 1 2 3 4 5 6 7 31 0 1 2 3 4 5 6 7 O1 I1 IO2 I2 I3 (PAL 16L8) 輸入變量

26、：輸入變量：I1 I10， IO2 IO7 輸出變量：輸出變量：O1、 IO2 IO7、O8 11 0 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 110 5. 時(shí)序型時(shí)序型 PAL 0 1 2 3 4 5 6 7 31 0 1 2 3 4 5 6 7 O2 CP IO1 I1 I2 D Q Q OE CP 控制控制 6個(gè)個(gè)D 觸發(fā)器接受相應(yīng)或門輸出觸發(fā)器接受相應(yīng)或門輸出 Q 經(jīng)緩沖反饋回與陣列，實(shí)現(xiàn)寄存功能。經(jīng)緩沖反饋回與陣列，實(shí)現(xiàn)寄存功能。 11 1 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 111 (二二) GAL的基本原理的基本原理

27、 在在PAL結(jié)構(gòu)的基礎(chǔ)上，采用輸出邏輯宏單元結(jié)結(jié)構(gòu)的基礎(chǔ)上，采用輸出邏輯宏單元結(jié) 構(gòu)構(gòu)成構(gòu)構(gòu)成GAL。 輸出邏輯宏單元輸出邏輯宏單元 (OLMC Out Logic Cell) OLMC 有有 5 種種不同的不同的輸出組態(tài)輸出組態(tài) 5種輸出組態(tài)由種輸出組態(tài)由結(jié)構(gòu)控制字結(jié)構(gòu)控制字來決定來決定 通過通過編程編程對(duì)對(duì)GAL芯片內(nèi)部的芯片內(nèi)部的結(jié)構(gòu)控制字寄存器結(jié)構(gòu)控制字寄存器 進(jìn)行設(shè)置進(jìn)行設(shè)置 11 2 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 112 1. 輸出邏輯宏單元輸出邏輯宏單元 OLMC OE CK I /O(n) 0 1 P T M U X D Q Q 0 1

28、O M U X F M U X 10 11 01 00 AC0 AC1(n) 11 10 01 00 T S M U X CKOE XOR(n) 接鄰近單元接鄰近單元 輸出輸出I /O(m) VCC AC0 AC1(n) AC1(m) 接接與與 陣列陣列 0 1 兩個(gè)兩個(gè)2選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器 兩兩 個(gè)個(gè) 4 選選 1 數(shù)數(shù) 據(jù)據(jù) 選選 擇擇 器器 乘積項(xiàng)數(shù)乘積項(xiàng)數(shù) 據(jù)選擇器據(jù)選擇器 輸出數(shù)據(jù)輸出數(shù)據(jù) 選擇器選擇器 0 組合輸出組合輸出 1 寄存器輸出寄存器輸出 三態(tài)數(shù)據(jù)三態(tài)數(shù)據(jù) 選擇器選擇器 反饋數(shù)據(jù)反饋數(shù)據(jù) 選擇器選擇器 反饋反饋 11 3 河北工程大學(xué) 信電學(xué)院 電子技術(shù)基礎(chǔ)電子技術(shù)基礎(chǔ) 2021-6-22 113 2. FMUX的輸出與三個(gè)結(jié)構(gòu)控制字的關(guān)系的輸出與三個(gè)結(jié)構(gòu)控制字的關(guān)系 OE I /O(n) 0 1 P T M U X D Q Q 0 1 O M U X F M U X 10 11 01 00 AC0 AC1(n) CKOE XOR(n) 接鄰近單元接鄰近單元 輸出輸出I /O(m) AC0 AC1(n) AC1(m) AC0 AC1