工藝集成PPT學(xué)習(xí)教案

1、會計學(xué)1 工藝集成工藝集成 2 第1頁/共25頁 3 第2頁/共25頁 4 MOS MOS集成電路中的隔離主要是防止形成寄生的導(dǎo)電溝道，集成電路中的隔離主要是防止形成寄生的導(dǎo)電溝道， 即防止場區(qū)的寄生場效應(yīng)晶體管開啟。即防止場區(qū)的寄生場效應(yīng)晶體管開啟。 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離 第3頁/共25頁 5 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離 第4頁/共25頁 6 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離 第5頁/共25頁 7 工藝步驟：工藝步驟： 1 1）SiNSiN淀積與光刻淀積與

2、光刻;2;2）局部）局部 熱氧化熱氧化(LOCOS(LOCOS）;3;3）去除）去除SiNSiN 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離 第6頁/共25頁 8 缺點缺點 ： 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離 第7頁/共25頁 9 6 6對對LOCOSLOCOS隔離工藝的改進隔離工藝的改進 鳥嘴更小的代價是鳥嘴更小的代價是：（：（1 1 ）工藝的復(fù)雜性增加；（）工藝的復(fù)雜性增加；（2 2 ）腐蝕的難度增大）腐蝕的難度增大 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離 第8頁/共25頁 10 2

3、2）、多晶硅鑲嵌（封蓋）、多晶硅鑲嵌（封蓋）LOCOSLOCOS（PELOX PELOX ） 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離 第9頁/共25頁 11 10.1.1 MOS10.1.1 MOS集成電路中的隔離集成電路中的隔離 第10頁/共25頁 12 10.1.2 10.1.2 雙極集成電路中的隔離雙極集成電路中的隔離 n標(biāo)準(zhǔn)埋層收集極雙極標(biāo)準(zhǔn)埋層收集極雙極ICIC工藝的隔離方法工藝的隔離方法 n優(yōu)點：工藝簡單優(yōu)點：工藝簡單 n缺點：隔離區(qū)較寬，使缺點：隔離區(qū)較寬，使ICIC的有效面積減少；隔離擴散的有效面積減少；隔離擴散 引入了較大的收集區(qū)引入了較大的

4、收集區(qū)- -襯底和收集區(qū)襯底和收集區(qū)- -基區(qū)電容，不利基區(qū)電容，不利 于集成電路速度的提高。于集成電路速度的提高。 第11頁/共25頁 13 10.1.2 10.1.2 雙極集成電路中的隔離雙極集成電路中的隔離 n先進的隔離技術(shù)先進的隔離技術(shù) n工藝：與工藝：與STISTI相同，在器件間刻出深度大于相同，在器件間刻出深度大于3 3m m的溝槽的溝槽 ，采用二氧化硅或多晶硅回填，采用二氧化硅或多晶硅回填，CMPCMP使之平坦化。使之平坦化。 n優(yōu)點：大大減少了器件面積和發(fā)射極優(yōu)點：大大減少了器件面積和發(fā)射極- -襯底間的寄生電襯底間的寄生電 容，可顯著提高集成度和速度；可增大收集極之間的擊容，

5、可顯著提高集成度和速度；可增大收集極之間的擊 穿電壓穿電壓 n缺點：工藝復(fù)雜、成本較高。缺點：工藝復(fù)雜、成本較高。 第12頁/共25頁 14 1 1）阱（）阱（wellwell） ：硅襯底上形成硅襯底上形成 的、摻雜類型與硅襯底相反的、摻雜類型與硅襯底相反 的區(qū)域的區(qū)域 。 2 2）阱工藝：）阱工藝：n n阱、阱、p p阱和雙阱（阱和雙阱（ twin-welltwin-well） 第13頁/共25頁 15 2 2）阱工藝）阱工藝 p p阱工藝：阱工藝：n n- -襯底，局部襯底，局部p p+ +摻雜；摻雜；早期的早期的CMOSCMOS集成工藝集成工藝。 優(yōu)點：可實現(xiàn)優(yōu)點：可實現(xiàn)CMOSCMOS

6、的性能匹配；適于制備靜態(tài)邏輯電路。的性能匹配；適于制備靜態(tài)邏輯電路。 n n阱工藝：阱工藝：p p- -襯底，局部襯底，局部n n+ +摻雜；摻雜； 優(yōu)點：易獲得高性能的優(yōu)點：易獲得高性能的nMOSnMOS；適于微處理器、；適于微處理器、DRAMDRAM等。等。 雙阱工藝：在極輕摻雜的雙阱工藝：在極輕摻雜的SiSi襯底上分別形成襯底上分別形成n n阱和阱和p p阱；阱； 現(xiàn)在的現(xiàn)在的CMOSCMOS集成工藝。集成工藝。 第14頁/共25頁 16 雙阱雙阱CMOSCMOS工藝在極輕摻工藝在極輕摻 雜的硅襯底上分別形成雜的硅襯底上分別形成 n n阱和阱和p p阱。阱。 雙阱制備工藝往往是在雙阱制備

7、工藝往往是在 同一次光刻中完成的。同一次光刻中完成的。 10.2 CMOS10.2 CMOS集成電路的工藝集成集成電路的工藝集成 第15頁/共25頁 17 1 1）、硅片：）、硅片：一般采用輕摻雜一般采用輕摻雜p p型硅片，晶向型硅片，晶向。 3 3）、場區(qū)隔離）、場區(qū)隔離: :（c c） 第16頁/共25頁 18 第17頁/共25頁 19 （4 4）形成側(cè)墻）形成側(cè)墻：（：（i i） （5 5）非晶化注入：）非晶化注入：注入注入SiSi 或或GeGe，以利于淺結(jié)的形，以利于淺結(jié)的形 成成 第18頁/共25頁 20 （7 7）形成源漏接觸。）形成源漏接觸。 第19頁/共25頁 21 6 6）、

8、后部封裝工藝）、后部封裝工藝 雙阱雙阱CMOS ICCMOS IC工藝流程工藝流程 第20頁/共25頁 22 第21頁/共25頁 23 1 1）、襯底：輕摻雜的）、襯底：輕摻雜的p p型硅。型硅。 2 2）、埋層（第一次光刻）、埋層（第一次光刻） 3 3）、外延層生長）、外延層生長 4 4）、隔離區(qū)的形成（第二次光刻）、隔離區(qū)的形成（第二次光刻） 10.3 10.3 雙極集成電路的工藝集雙極集成電路的工藝集 成成 第22頁/共25頁 24 8 8）、金屬接觸和互聯(lián)（第六、七次）、金屬接觸和互聯(lián)（第六、七次 光刻）光刻） 9 9）、后續(xù)封裝工藝）、后續(xù)封裝工藝 第23頁/共25頁 25 分類：分類： 一類是以一類是以CMOSCMOS工藝為基礎(chǔ)的工藝為基礎(chǔ)的BiCMOSBiCMOS