數(shù)字電子技術基礎 第四章

1、Pan Pan HongbingHongbingVLSI Design InstituteVLSI Design Institute of Nanjing University of Nanjing University數(shù)字電子技術基礎第四章 組合邏輯電路4.1 概述l數(shù)字電路分兩類：一類為組合邏輯電路，另一類為時序邏輯電路。l一、組合邏輯電路的特點l任何時刻的輸出僅僅取決于該時刻的輸入，與電路原來的狀態(tài)無關。l電路中不能包含存儲單元。二、邏輯功能的描述二、邏輯功能的描述n邏輯圖，邏輯函數(shù)表達邏輯圖，邏輯函數(shù)表達式或邏輯真值表。式或邏輯真值表。圖圖4.1.1 組合邏輯電路舉例組合邏輯電路舉例圖

2、圖4.1.2 組合邏輯電路的框圖組合邏輯電路的框圖ABCIBACOCIBAS)()(),.,(.),.,(),.,(2121222111nmmnnaaafyaaafyaaafyY=F(A)4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法n4.2.1 組合邏輯電路的分析方法組合邏輯電路的分析方法n通過分析找出電路的邏輯功能。通過分析找出電路的邏輯功能。n通常的分析方法：通常的分析方法：從電路的輸入到輸出逐級寫出邏輯函數(shù)式從電路的輸入到輸出逐級寫出邏輯函數(shù)式,得到邏輯函數(shù)式，得到邏輯函數(shù)式，然后用公式化簡法或卡諾圖化簡法將得到的函數(shù)式化然后用公式化簡法或卡諾圖化簡法將得到的

3、函數(shù)式化簡或變換，使邏輯關系簡單明了。簡或變換，使邏輯關系簡單明了。有時還可將有時還可將 邏輯函數(shù)式轉(zhuǎn)換為真值表的形式。邏輯函數(shù)式轉(zhuǎn)換為真值表的形式。例4.2.1 P162圖4.2.1 例3.2.1的電路4.2.2 組合邏輯電路的設計方法組合邏輯電路的設計方法n最簡單邏輯電路：器件數(shù)最少，器件種類最少，最簡單邏輯電路：器件數(shù)最少，器件種類最少，器件之間的連線最少。器件之間的連線最少。n步驟：步驟：1、進行邏輯抽象、進行邏輯抽象2、寫出邏輯函數(shù)式、寫出邏輯函數(shù)式3、選定器件的類型、選定器件的類型4、將邏輯函數(shù)化簡或變換成適當?shù)男问?、將邏輯函?shù)化簡或變換成適當?shù)男问?、根據(jù)化簡或變換后的邏輯函數(shù)式

4、，畫出邏輯電路、根據(jù)化簡或變換后的邏輯函數(shù)式，畫出邏輯電路的連接圖的連接圖6、工藝設計、工藝設計4.2.2 組合邏輯電路的設計方法組合邏輯電路的設計方法圖圖4.2.2 組合邏輯電路的設計過程組合邏輯電路的設計過程工藝設計：設計印刷電路板、機箱、面板、電源、顯工藝設計：設計印刷電路板、機箱、面板、電源、顯示、控制開關等，最后是組裝、調(diào)試、老化、檢驗等。示、控制開關等，最后是組裝、調(diào)試、老化、檢驗等。例例4.2.2 紅綠燈故障狀態(tài)檢測紅綠燈故障狀態(tài)檢測圖圖4.2.3 交通信號燈的正常工作狀態(tài)與故障狀態(tài)交通信號燈的正常工作狀態(tài)與故障狀態(tài)解的過程：解的過程：1）邏輯抽象。）邏輯抽象。2）寫出邏輯函數(shù)式

5、。）寫出邏輯函數(shù)式。3）選定器）選定器件。件。4）將邏輯函數(shù)式簡化。）將邏輯函數(shù)式簡化。5）根據(jù)簡化后的邏輯函數(shù)式畫）根據(jù)簡化后的邏輯函數(shù)式畫出邏輯電路圖。出邏輯電路圖。6）得到電路。）得到電路。對于復雜的組合邏輯，通常采用對于復雜的組合邏輯，通常采用”自頂向下自頂向下”與與“自底向上自底向上”相相結合的設計方法。結合的設計方法。4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路n4.3.1 編碼器編碼器Encodern一、普通編碼器一、普通編碼器圖圖4.3.1 3位二進制（位二進制（8線線3線）編碼器的框圖線）編碼器的框圖圖圖4.3.2 3位二進制編碼器位二進制編碼器二、優(yōu)先編碼器二、優(yōu)先

6、編碼器圖圖4.3.3 8線線3線優(yōu)先編碼器線優(yōu)先編碼器74LS148的邏輯圖的邏輯圖例例4.3.1 用兩片用兩片74HC148接成接成16線線-4線優(yōu)線優(yōu)先編碼器先編碼器圖圖4.3.4 用兩片用兩片74LS148接成的接成的16線線4線優(yōu)先編碼器線優(yōu)先編碼器1、芯片、芯片1的的Ys連接芯片連接芯片2的的S。2、芯片、芯片1的的YEX作為編碼作為編碼輸出最高位。輸出最高位。圖圖4.3.5 二十進制優(yōu)先編碼器二十進制優(yōu)先編碼器74LS147的邏輯圖的邏輯圖4.3.2 譯碼器譯碼器n一、二進制譯碼器一、二進制譯碼器圖圖4.3.6 3位二進制（位二進制（3線線8線）譯碼器的框圖線）譯碼器的框圖 圖圖4

7、.3.7 用二極管與門陣列組成的用二極管與門陣列組成的3線線8線譯碼器線譯碼器優(yōu)點：結構簡單。優(yōu)點：結構簡單。兩個嚴重的缺點：兩個嚴重的缺點：1、電路輸入電阻較低而、電路輸入電阻較低而輸出電阻較高。輸出電阻較高。2、輸出的高、低電平信、輸出的高、低電平信號發(fā)生偏移。號發(fā)生偏移。通常僅在大規(guī)模集成電通常僅在大規(guī)模集成電路內(nèi)部采用這種結構。路內(nèi)部采用這種結構。圖圖4.3.8 用與非門組成的用與非門組成的3線線8線譯碼器線譯碼器74LS138最小項譯碼器。最小項譯碼器。例例4.3.2 P177圖圖4.3.10 用兩片用兩片74LS138接成的接成的4線線16線譯碼器線譯碼器二、二二、二-十進制譯碼器

8、十進制譯碼器圖圖4.3.11 二十進制譯碼器二十進制譯碼器74LC42拒絕偽碼功能。拒絕偽碼功能。三、顯示譯碼器三、顯示譯碼器n1、七段字符顯示器、七段字符顯示器nLED,LCD圖圖4.3.12 半導體數(shù)碼管半導體數(shù)碼管BS201A （a）外形圖外形圖 b）等效電路等效電路圖圖4.3.13 液晶顯示器的結構及符號液晶顯示器的結構及符號（a）未加電場時未加電場時 （b）加電場以后加電場以后 （c）符號符號工作電壓低、體積小、工作電壓低、體積小、壽命長、可靠性高、響壽命長、可靠性高、響應時間短、亮度較高。應時間短、亮度較高。但工作電流較大。但工作電流較大。圖圖4.3.14 用異或門驅(qū)動液晶顯示器用

9、異或門驅(qū)動液晶顯示器 （a）電路電路 （b）電壓波形電壓波形液晶優(yōu)點：功耗極小。液晶優(yōu)點：功耗極小。缺點：亮度差，響應速度低。缺點：亮度差，響應速度低。A=0, 不工作不工作A=1，工作，工作2. BCD 七段顯示譯碼器七段顯示譯碼器圖圖4.3.15 BCD七段七段顯示譯碼器的卡諾圖顯示譯碼器的卡諾圖圖圖4.3.16 BCD七段七段顯示譯碼器顯示譯碼器7448的邏輯圖的邏輯圖LT：燈測試輸入：燈測試輸入RBI：滅零輸入：滅零輸入BI/RBO滅燈輸入滅燈輸入/滅零輸出滅零輸出圖圖3.3.16 7448的輸入、輸出電路的輸入、輸出電路（a） 端（端（b）輸入端輸入端 （c）輸）輸出出端端RBOBI

10、/圖圖4.3.18 用用7448驅(qū)動驅(qū)動BS201的連接方法的連接方法圖圖4.3.19 有滅零控制的有滅零控制的8位數(shù)碼顯示系統(tǒng)位數(shù)碼顯示系統(tǒng)四、用譯碼器設計組合邏輯電路四、用譯碼器設計組合邏輯電路n例例4.3.3 P186-1894.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器n一、數(shù)據(jù)選擇器的工作原理一、數(shù)據(jù)選擇器的工作原理nP188圖圖4.3.21 雙雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS153例例4.3.4 用兩個帶附加控制端的用兩個帶附加控制端的4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器組成一個組成一個8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器二、用數(shù)據(jù)選擇器設計組合邏輯電路二、用數(shù)據(jù)選擇器設計組合邏輯電路n例例4.3.5 用

11、用4選選1數(shù)據(jù)選擇數(shù)據(jù)選擇器實現(xiàn)例器實現(xiàn)例4.2.2的交通信的交通信號燈監(jiān)視電路。號燈監(jiān)視電路。例例4.3.6 P190圖圖4.3.24 例例4.3.6的電路的電路4.3.4 加法器加法器n兩個二進值數(shù)之間的算術運算無論是加、減、乘、除，兩個二進值數(shù)之間的算術運算無論是加、減、乘、除，在數(shù)字計算機中都是化做若干步加法運算進行的。加法在數(shù)字計算機中都是化做若干步加法運算進行的。加法器是構成算術運算器的基本單元。器是構成算術運算器的基本單元。n一、一、1位加法器位加法器n1、半加器、半加器不考慮來自低位的進位將兩個不考慮來自低位的進位將兩個1位二進制數(shù)相加。位二進制數(shù)相加。圖圖4.3.25 半加器

12、半加器（a）邏輯圖邏輯圖 （b）符號符號2. 全加器全加器n在將兩個多位二進制數(shù)相加時，除了最低位以外，每一在將兩個多位二進制數(shù)相加時，除了最低位以外，每一位都應該考慮來自低位的進位，即將兩個對應位的加數(shù)位都應該考慮來自低位的進位，即將兩個對應位的加數(shù)和來自低位的進位和來自低位的進位3個數(shù)相加。這種運算稱為全加，所個數(shù)相加。這種運算稱為全加，所用的電路稱為全加器。用的電路稱為全加器。圖圖4.3.26 全加器的卡諾圖全加器的卡諾圖圖圖4.3.27 雙全加器雙全加器74LS183 （a）1/2邏輯圖邏輯圖 （b）圖形圖形符號符號二、多位加法器二、多位加法器n1、串行進位加法器（速度慢）、串行進位加

13、法器（速度慢）圖圖4.3.28 4位串行進位加法器位串行進位加法器2. 超前進位（快速進位）加法器超前進位（快速進位）加法器n目的：為了目的：為了提高運算速度提高運算速度，需要在相加開始就知，需要在相加開始就知道高位的進位輸入信號。方法是通過邏輯電路事道高位的進位輸入信號。方法是通過邏輯電路事先得出每一位全加器的進位輸入信號，無需從低先得出每一位全加器的進位輸入信號，無需從低位向高位傳遞。位向高位傳遞。圖圖4.3.29 4位超前進位加法器位超前進位加法器74LS283 的的邏輯圖邏輯圖三、用加法器設計組合邏輯電路三、用加法器設計組合邏輯電路圖圖4.3.30 例例3.3.7的代碼轉(zhuǎn)換電路的代碼轉(zhuǎn)

14、換電路4.3.5 數(shù)值比較器數(shù)值比較器n一、一、1位數(shù)值比較器位數(shù)值比較器圖圖4.3.31 1位數(shù)值比較器位數(shù)值比較器二、多位數(shù)值比較器二、多位數(shù)值比較器圖圖4.3.32 4位數(shù)值比較器位數(shù)值比較器CC14585的邏輯圖的邏輯圖例例 4.3.8 用兩片用兩片74LS85組成一個組成一個8位數(shù)位數(shù)值比較器值比較器圖圖4.3.33 將兩片將兩片CC14585 接成接成8位數(shù)值比較器位數(shù)值比較器4.4 組合邏輯電路中的競爭組合邏輯電路中的競爭-冒險現(xiàn)象冒險現(xiàn)象n4.4.1 競爭-冒險現(xiàn)象及其成因?qū)㈤T電路的兩個輸入將門電路的兩個輸入信號同時向相反的邏信號同時向相反的邏輯電平跳變的現(xiàn)象稱輯電平跳變的現(xiàn)象

15、稱為競爭。為競爭。由于競爭而在電路輸由于競爭而在電路輸出端可能產(chǎn)生尖峰脈出端可能產(chǎn)生尖峰脈沖的現(xiàn)象稱為競爭沖的現(xiàn)象稱為競爭-冒冒險。險。圖圖4.4.1 由于競爭而產(chǎn)生的尖峰脈沖由于競爭而產(chǎn)生的尖峰脈沖圖圖4.4.2 2線線4線譯碼器中的競爭冒險現(xiàn)象線譯碼器中的競爭冒險現(xiàn)象 （a）電路圖電路圖 （b）電壓波形圖電壓波形圖4.4.2 檢查競爭檢查競爭-冒險現(xiàn)象的方法冒險現(xiàn)象的方法圖圖4.4.3 同一輸入變量經(jīng)不同途徑到達輸出門的情況（同一輸入變量經(jīng)不同途徑到達輸出門的情況（m、n 均為均為正整數(shù)）正整數(shù)）輸出端的邏輯輸出端的邏輯函數(shù)在一定條函數(shù)在一定條件下能化簡為：件下能化簡為：Y=A+A或或Y=

16、A.A則可判定存在則可判定存在競爭競爭-冒險現(xiàn)象。冒險現(xiàn)象。例例 4.4.1 判斷如下兩電路是否存在判斷如下兩電路是否存在競爭競爭-冒險現(xiàn)象冒險現(xiàn)象邏輯函數(shù)式：邏輯函數(shù)式：Y=AB+AC當當B=C=1時，上式成為時，上式成為Y=A+A故存在競爭故存在競爭-冒險現(xiàn)象冒險現(xiàn)象邏輯函數(shù)式：邏輯函數(shù)式：Y=（A+B）.(B+C)當當A=C=0時，上式成為時，上式成為Y=B.B故存在競爭故存在競爭-冒險現(xiàn)象冒險現(xiàn)象4.4.3 消除競爭消除競爭-冒險現(xiàn)象的方法冒險現(xiàn)象的方法n一、接入濾波電容一、接入濾波電容幾十到幾百幾十到幾百pF的電容即可。的電容即可。n二、引入選通脈沖二、引入選通脈沖圖圖4.4.5 消

17、除競爭冒險現(xiàn)象的幾種方法消除競爭冒險現(xiàn)象的幾種方法（a）電路接法電路接法 （b）電壓波形電壓波形三、修改邏輯設計三、修改邏輯設計圖圖4.4.6 用增加冗余項消除競爭冒險用增加冗余項消除競爭冒險例例4.4.4(a) 的輸出邏的輸出邏輯函數(shù)式為：輯函數(shù)式為：Y=AB+AC存在競爭存在競爭-冒險現(xiàn)象冒險現(xiàn)象增加增加BC項項得到：得到：Y=AB+AC+BC消除競爭消除競爭-冒險現(xiàn)象冒險現(xiàn)象4.5 用用Multisim 7分析組合邏輯電路分析組合邏輯電路n利用利用EDA工具。工具。復習思考題復習思考題nR4.2.1 什么是什么是“邏輯抽象邏輯抽象”？它包含哪些內(nèi)容？它包含哪些內(nèi)容？nR4.2.2 對于同

18、一個實際的邏輯問題，兩個同學對于同一個實際的邏輯問題，兩個同學經(jīng)過邏輯抽象得到的邏輯函數(shù)不完全相同，這是經(jīng)過邏輯抽象得到的邏輯函數(shù)不完全相同，這是為什么？為什么？nR4.3.1 在需要使用普通編碼器的場合能否用優(yōu)在需要使用普通編碼器的場合能否用優(yōu)先編碼器取代普通編碼器？在需要使用優(yōu)先編碼先編碼器取代普通編碼器？在需要使用優(yōu)先編碼器的場合能否用普通編碼器取代優(yōu)先編碼器？器的場合能否用普通編碼器取代優(yōu)先編碼器？nR4.3.2 用二用二-十進制譯碼器附加門電路（如圖十進制譯碼器附加門電路（如圖4.3.20所示的結構形式）能否得到任何形式的四所示的結構形式）能否得到任何形式的四變量邏輯函數(shù)？為什么？變量邏輯函數(shù)？為什么？復習思考題復習思考題nR4.3.3 用用4線線-16線譯碼器（輸入為線譯碼器（輸入為A3、A2、A1、A0，輸出為，輸出為Y0Y15）能否取代圖）能否取代圖4.3.20中的中的3線線-8線譯碼器？如果可以取代，那么電路應如何線譯碼器？如果可以取代，那么電路應如何連接？連接？nR4.3.4 數(shù)據(jù)選擇器輸入數(shù)據(jù)的位數(shù)和輸入地址數(shù)據(jù)選擇器輸入數(shù)據(jù)的位數(shù)和輸入地址的位數(shù)之間應滿足怎樣的定量關系？的位數(shù)之間應滿足怎樣的定量關系？nR4.3.5 如果用同樣的一個如果用同樣的一個4選選1數(shù)據(jù)選擇器產(chǎn)生數(shù)據(jù)選擇器產(chǎn)生同樣的一個三變量邏輯函數(shù)，電路接法是否是唯同樣的一個三變量邏輯函數(shù)