4bits超前加法進(jìn)位器的全定制設(shè)計(jì)微電子卓越班數(shù)字集成電路課程設(shè)計(jì)報(bào)告

1、 數(shù)字集成電路課程設(shè)計(jì)數(shù)字集成電路課程設(shè)計(jì)題 目：4 bits 超前加法進(jìn)位器的全定制設(shè)計(jì) 姓 名： 席高照 學(xué) 號(hào)： 111000833 學(xué) 院： 物理與信息工程學(xué)院 專 業(yè)： 微電子（卓越班） 年 級(jí)： 2010 級(jí) 指導(dǎo)教師： 陳群超 （簽名） 2013 年 6 月 3 日目 錄第第 1 1 章章 概概 述述 .1 11.1 課程設(shè)計(jì)目的 .1 1.2 課程設(shè)計(jì)的主要內(nèi)容 .1 1.2.1 設(shè)計(jì)題目 .1 1.2.2 設(shè)計(jì)內(nèi)容 .1 第第 2 2 章章 功能分析及邏輯分析功能分析及邏輯分析 .2 22.1 功能分析 .22.2 推薦工作條件 .32.3 電性能 .32.4 真值表 .62

2、.5 表達(dá)式 .62.6 電路圖 .7第第 3 3 章章 電路設(shè)計(jì)與器件參數(shù)設(shè)計(jì)電路設(shè)計(jì)與器件參數(shù)設(shè)計(jì) .8 83.1 性能指標(biāo)： .83.2 模塊劃分 .83.2.1 輸出級(jí)電路設(shè)計(jì) .83.2.2 內(nèi)部反相器 .93.2.3 內(nèi)部電路等效 .93.2.4 輸入級(jí)電路 .103.2.5 輸出緩沖級(jí)電路 .103.2.6 輸入、輸出保護(hù)電路 .103.3 本章小結(jié) .11第第 4 4 章章電路模擬與仿真電路模擬與仿真 .1 12 24.1 電路搭建 .124.1.1 建立新庫(kù) .124.1.2 建立schematic view.134.1.3 建立symbol.144.1.4 建立總體電路sc

3、hematic view.144.1.5 建立總體symbol.154.1.6 測(cè)試電路 .164.2 功能仿真 .164.3 功耗仿真 .184.4 仿真結(jié)果分析.18 4.5 本章小結(jié) .18第第 5 5 章章版圖設(shè)計(jì)版圖設(shè)計(jì) .1 19 95.1 原理 .195.2 反相器版圖 .195.3 輸入級(jí) .205.4 輸出級(jí) .205.5 輸出緩沖 .205.6 異或門 .215.7 或非門 .235.8 與非門 .245.9 整體版圖 .255.10 本章小結(jié) .25心心 得得 .2 26 6參考文獻(xiàn)參考文獻(xiàn) .2 27 7附附 錄錄 .2 28 8附錄 1 74ls283 中文資料 .2

4、8福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）0第 1 章 概 述1.1 課程設(shè)計(jì)目的 綜合應(yīng)用已掌握的知識(shí) 熟悉集成電路設(shè)計(jì)流程 熟悉集成電路設(shè)計(jì)主流工具 強(qiáng)化學(xué)生的實(shí)際動(dòng)手能力 培養(yǎng)學(xué)生的工程意識(shí)和系統(tǒng)觀念 培養(yǎng)學(xué)生的團(tuán)隊(duì)協(xié)作能力1.2 課程設(shè)計(jì)的主要內(nèi)容1.2.1 設(shè)計(jì)題目4bits 超前進(jìn)位加法器全定制設(shè)計(jì) 1.2.2 設(shè)計(jì)要求vdd=1.8v,voh=4.6v,vol=0.4v可驅(qū)動(dòng) 10 個(gè) lsttl 電路（相對(duì)于 15pf 電容負(fù)載）1rfttns/6tlh thltns/10plh phliiitabccons/12plh phliiiitabcsns32,25disworkpmw

5、fmhz 1.2.3 設(shè)計(jì)內(nèi)容 功能分析及邏輯分析 電路設(shè)計(jì)及器件參數(shù)設(shè)計(jì) 估算功耗與延時(shí) 電路模擬與仿真 版圖設(shè)計(jì)版圖數(shù)據(jù)提交及考核，課程設(shè)計(jì)總結(jié)4bit 超前進(jìn)位加法器的全定制設(shè)計(jì)1第 2 章 功能分析及邏輯分析2.1 功能分析74283 為 4 為超前進(jìn)位加法器，不同于普通串行進(jìn)位加法器由低到高逐級(jí)進(jìn)位，超前進(jìn)位加法器所有位數(shù)的進(jìn)位大多數(shù)情況下同時(shí)產(chǎn)生，運(yùn)算速度快，電路結(jié)構(gòu)復(fù)雜。其管腳圖如下：圖圖 2-174283 芯片的引腳功能表：表表 2-1 74283 引腳功能引腳位符號(hào)名稱及功能4,1,13,101234和輸出端5，3,14,12a1，a2，a3，a4運(yùn)算輸入端6，2,15,11

6、b1，b2，b3，b4運(yùn)算輸入端7c0進(jìn)位輸入端9c4進(jìn)位輸出端8gnd接地（0v）16vcc正電壓電源福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）22.2 推薦工作條件表表 2-2 smic 0.18 工藝工作條件2.3 電特性表表 2-3-1 直流工作規(guī)格symbolparameter conditionsmintyp(note 1)maxunitsviinput clamp voltageccv=min ii=-18ma-1.5vdm542.53.4ohvhigh lever output voltage,ccohvmin imax,ilihvmax vmindm742.73.4vdm540.2

7、50.4,ccolvmin imax,ilihvmax vmindm740.350.4olvlow lever output voltage4,olccima vmindm740.250.4va b0.5iiinput currentmax input voltageccvmax7ivvco0.1maa b40ihihigh lever input currentccvmax2.7ivvco20ua4bit 超前進(jìn)位加法器的全定制設(shè)計(jì)3a b-0.8ililow lever input currentccvmax0.4ivvco-0.4madn54-100osishort circuit ou

8、tput ccvmax(note 2)dm74-100ma1ccisupply currentccvmax(note 3)1934ma2ccisupply currentccvmax(note 4)2239ma表表 2-3-2 交流特性 2lkr 15lcpf50lcpfsymbolparameterfrom(input)to(output)minmaxminmaxunitsplhtpropagation delay time low to high lever outputco to1,21011nsphltpropagation delay time high to low lever o

9、utputco to1,21012nsplhtpropagation delay time low to high lever outputco to31011ns福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）4phltpropagation delay time high to low lever outputco to31012nsplhtpropagation delay time low to high lever outputco to41011nsphltpropagation delay time high to low lever outputco to41012nsplhtpropag

10、ation delay time low to high lever outputiiorba to i1011nsphltpropagation delay time high to low lever outputiiorba to i1012nsplhtpropagation delay time low to high lever outputco to c4810nsphltpropagation delay time high to low lever outputco to c4811nsplhtpropagation delay time low to high lever o

11、utputiiorba to c4810nsphltpropagation delay time high to low lever outputiiorba to c4811ns基于 vc+實(shí)現(xiàn)單片機(jī)和 pc 機(jī)的串行通信52.4 真值表表表 2-4 真值表2.5 表達(dá)式定義兩個(gè)中間變量 gi 和 pi： 所以： 進(jìn)而可得各位進(jìn)位信號(hào)的羅輯表達(dá)如下 福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）62.6 電路圖圖圖 2-2福州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）7第 3 章 電路設(shè)計(jì)及器件參數(shù)設(shè)計(jì)3.1 性能指標(biāo)vdd=1.8v,voh=4.6v,vol=0.4v可驅(qū)動(dòng) 10 個(gè) lsttl 電路（相對(duì)于 15

12、pf 電容負(fù)載）1rfttns/6tlh thltns/10plh phliiitabccons/12plh phliiiitabcsns32,25disworkpmw fmhz3.2 模塊劃分根據(jù)電路原理，可以將加法器的電路分為五級(jí)：輸入級(jí)、內(nèi)部反相器、內(nèi)部邏輯門、輸出級(jí)和輸出緩沖級(jí)。3.2.1 輸出級(jí)電路設(shè)計(jì)其中 15lcpfvdd=1.8v 聯(lián)立可求得 wn=18.7u19u wp=3.93wn=73.9u74ul=0.18u福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）83.2.2 內(nèi)部反相器其中 tr=tf=1ns，為負(fù)載電容 一般來說，內(nèi)部反相器的負(fù)載由三個(gè)部分電容構(gòu)成，分別是：本級(jí)漏極的

13、pn 結(jié)電容 cpn下級(jí)的柵電容 cg連線雜散電容 cs()(2 )pnjjswccwbcwbcj 是單位面積的結(jié)電容，cjsw 是單位長(zhǎng)度的周邊電容，b 為有源區(qū)寬度，這里取0.3um。所以 9162.02 101.0704 10pnncwcg=(wn+wp)lcox= 150.7pf這里的 wn 和 wp 近似取輸出級(jí)的 wn 和 wp 的值一般情況下，連線雜散電容遠(yuǎn)小于柵電容，故本次設(shè)計(jì)忽略 cs 的影響綜合上述三部分的電容量，可以得到內(nèi)部反相器的負(fù)載9132.02 101.508 10lncw由于 tr=tf，由公式可近似認(rèn)為3.93npnnpuwwwlull故由 tr=tf=1ns，

14、可得wn=0.1887um，取 wn=0.22um，則 wp=0.75um3.2.3 內(nèi)部電路等效內(nèi)部邏輯門的設(shè)計(jì)采用與非門的等效反相器設(shè)計(jì)，也就是根據(jù)晶體管的串并聯(lián)關(guān)系，再根據(jù)等效反相器中相應(yīng)晶體管的尺寸，直接獲得與非門的各晶體管的尺寸的方法。以兩輸入與非門為例： p 管的 w/l 的計(jì)算將兩輸入與非門的兩個(gè)并聯(lián) p 管等效為內(nèi)部反相器的 p 管，為保證在只有一個(gè)福州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）9pmos 管導(dǎo)通的情況下，仍能獲得所需要的上升時(shí)間，要求各 pmos 管的寬長(zhǎng)比與反相器中的 pmos 管相同，即 wp=0.75um n 管的 w/l 的計(jì)算考慮到 n 管的串聯(lián)結(jié)構(gòu)，為保持下降時(shí)間

15、不變，各 n 管的等效電阻必須縮小 3 倍，也就是它們的寬長(zhǎng)比必須是反相器中的管的寬長(zhǎng)比的 3 倍，即 wn=0.66um同理可得其他門的管子的尺寸。3.2.4 輸入級(jí)電路 提拉管 pm1 的(w/l)的計(jì)算為了節(jié)省面積，同時(shí)又能使較快上升，取(w/l)=3，此處的 l=0.18um，即w=0.54um。 cmos 反相器 pm0 管(w/l)的計(jì)算這個(gè)管的(w/l)可以參考內(nèi)部反相器的計(jì)算過程，這里取(w/l)=0.75um/0.18um。 cmos 反相器 n 管(w/l)的計(jì)算由于要與兼容，而的輸出電平在 0.2v 到 2v 之間，因此要選取反相器的轉(zhuǎn)換電平為,max,min1.12it

16、ititvvvv另外，由半導(dǎo)體器件物理知識(shí)可知： 算出 05.68pnkk 所以6.24wl所以1.13/0.18wumuml3.2.5 輸出緩沖級(jí)電路由于輸出級(jí)要驅(qū)動(dòng) ttl 電路，故輸出級(jí)部分要在輸出級(jí)前加入一級(jí)緩沖級(jí)電路。如圖所示，將與輸出級(jí)的異或門和或非門等效為一個(gè)反相器，與中間級(jí)緩沖級(jí)電路計(jì)算相類似，可以算得緩沖級(jí) n、p 管的尺寸。n=(43+92)/(2.5+5)=18 (w/l)n=18=0.77um/0.18um (w/l)p=3.9318=3um/0.18um3.2.6 輸入、輸出保護(hù)電路因?yàn)?mos 器件的柵極有極高的絕緣電阻，當(dāng)柵極處于浮置狀態(tài)時(shí)，由于某種原因，感應(yīng)的電

17、荷無法很快地泄放掉。而 mos 器件的柵氧化層極薄，這些感應(yīng)的電荷使得mos 器件的柵與襯底之間產(chǎn)生非常高的電場(chǎng)。該電場(chǎng)強(qiáng)度如果超過柵氧化層的集成極限，則發(fā)生柵擊穿，使 mos 器件失效，因此要設(shè)置保護(hù)電路。保護(hù)電路，采用標(biāo)準(zhǔn)形式，可從工藝文件中直接調(diào)用標(biāo)準(zhǔn)焊盤電路。福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）103.3 本章小結(jié)通過本次實(shí)驗(yàn)，我了解了集成電路設(shè)計(jì)時(shí)候的電路劃分，了解了在不同位置需要有什么樣的管子，如輸入輸出要有保護(hù)電路，驅(qū)動(dòng)較大的負(fù)載需要設(shè)計(jì)較大尺寸的管子。同時(shí)我還掌握了不同管子的尺寸的計(jì)算方法，以及電容的計(jì)算方法。福州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）11第 4 章 電路模擬與仿真4.1

18、電路搭建 4.1.1 建立新庫(kù) 圖圖 4-1福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）124.1.2 建立 schematic view圖圖 4-2圖圖 4-3福州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）134.1.3 建立 symbol圖圖 4-4其它邏輯門電路同樣過程建立 schematic view 和 symbol view。4.1.4 建立總體電路 schematic view圖圖 4-5福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）144.1.5 建立總體 symbol圖圖 4-6福州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）154.1.6 測(cè)試電路圖圖 4-74.2 功能仿真圖圖 4-8福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）1

19、6圖圖 4-9圖圖 4-10圖中從上到下依次是 a1 a2 a3 a4 ,b1 b2(圖 4-8）b3 b4 ,cin（圖 4-9）,c4 s1 s2 s3 s4（圖 4-10） 。福州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）174.3 功耗仿真圖圖 4-114.4 仿真結(jié)果分析通過仿真結(jié)果可以看出電路邏輯功能正確，能實(shí)現(xiàn)加法及進(jìn)位。從 a4 到 z4 的延時(shí)滿足，功耗為 6.63mw。仿真的頻率為 50mhz。4.5 本章小結(jié)通過本次實(shí)驗(yàn)，我了解了 cadence 的使用，學(xué)會(huì)了畫原理圖及仿真，并對(duì)仿真結(jié)果進(jìn)行分析。福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）18第 5 章 版圖設(shè)計(jì)5.1 原理版圖設(shè)計(jì)時(shí)采用層次

20、化，全手工的形式設(shè)計(jì)版圖。整個(gè)版圖設(shè)計(jì)的思想是先小后大，即先畫出各級(jí)的版圖，并進(jìn)行 drc 檢查，檢查無誤后進(jìn)行保存，最后調(diào)用這些單元進(jìn)行最后的版圖設(shè)計(jì)。另外，本次設(shè)計(jì)的 coms 尺寸有些比較大，故畫版圖時(shí)多以梳狀形式來設(shè)計(jì)，這樣可以減小版圖的面積，而又能保持其原來的性能。工具 virtuso 的使用。5.2 反相器版圖 圖圖 5-1 圖圖 5-2福州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）195.3 輸入級(jí)圖圖 5-35.4 輸出級(jí)圖圖 5-45.5 輸出緩沖福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）20圖圖 5-55.6 異或門福州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）21圖圖 5-6福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）225.7 或非門圖圖 5-7福州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）235.8 與非門圖圖 5-8福州大學(xué)數(shù)字集成電路課程設(shè)計(jì)（報(bào)告）245.9 整體版圖圖圖 5-95.10 本章小結(jié)通過本次實(shí)驗(yàn)，我了解了工具 virtuso 的使用，學(xué)會(huì)了畫版圖及仿真及在繪制版圖過程中規(guī)則的定義。福州大學(xué)本科生畢業(yè)設(shè)計(jì)（論文）25心 得本次課程設(shè)計(jì)我選擇了 4bit 超前進(jìn)位加法器。相比于其他加法器，超前進(jìn)位加法器最大優(yōu)點(diǎn)在于減少了進(jìn)位等