Layout(集成電路版圖)注意事項(xiàng)及技巧總結(jié)(共18頁)

1、Layout主要工作注意事項(xiàng)l 畫之前的準(zhǔn)備工作l 與電路設(shè)計(jì)者的溝通l Layout 的金屬線尤其是電源線、地線l 保護(hù)環(huán)l 襯底噪聲l 管子的匹配精度一、 layout 之前的準(zhǔn)備工作1、 先估算芯片面積先分別計(jì)算各個(gè)電路模塊的面積，然后再加上模塊之間走線以及端口引出等的面積，即得到芯片總的面積。2、 Top-Down 設(shè)計(jì)流程先根據(jù)電路規(guī)模對版圖進(jìn)行整體布局，整體布局包括：主要單元的大小形狀以及位置安排；電源和地線的布局；輸入輸出引腳的放置等；統(tǒng)計(jì)整個(gè)芯片的引腳個(gè)數(shù)，包括測試點(diǎn)也要確定好，嚴(yán)格確定每個(gè)模塊的引腳屬性，位置。3、 模塊的方向應(yīng)該與信號的流向一致每個(gè)模塊一定按照確定好的引腳位

2、置引出之間的連線4、 保證主信號通道簡單流暢，連線盡量短，少拐彎等。5、 不同模塊的電源，地線分開，以防干擾，電源線的寄生電阻盡可能較小，避免各模塊的電源電壓不一致。6、 盡可能把電容電阻和大管子放在側(cè)旁，利于提高電路的抗干擾能力。二、 與電路設(shè)計(jì)者的溝通搞清楚電路的結(jié)構(gòu)和工作原理明確電路設(shè)計(jì)中對版圖有特殊要求的地方包含內(nèi)容：（1）確保金屬線的寬度和引線孔的數(shù)目能夠滿足要求（各通路在典型情況和最壞情況的大小）尤其是電源線盒地線。（2）差分對管，有源負(fù)載，電流鏡，電容陣列等要求匹配良好的子模塊。（3）電路中MOS管，電阻電容對精度的要求。（4）易受干擾的電壓傳輸線，高頻信號傳輸線。三、layou

3、t 的金屬線尤其是電源線，地線1、根據(jù)電路在最壞情況下的電流值來確定金屬線的寬度以及接觸孔的排列方式和數(shù)目，以避免電遷移。電遷移效應(yīng)：是指當(dāng)傳輸電流過大時(shí)，電子碰撞金屬原子，導(dǎo)致原子移位而使金屬斷線。在接觸孔周圍，電流比較集中，電遷移更容易產(chǎn)生。2、避免天線效應(yīng)長金屬（面積較大的金屬）在刻蝕的時(shí)候，會吸引大量的電荷，這時(shí)如果該金屬與管子?xùn)畔噙B，可能會在柵極形成高壓，影響柵養(yǎng)化層質(zhì)量，降低電路的可靠性和壽命。解決方案：（1）插一個(gè)金屬跳線來消除（在低層金屬上的天線效應(yīng)可以通過在頂層金屬層插入短的跳線來消除）。（2）把低層金屬導(dǎo)線連接到擴(kuò)散區(qū)來避免損害。3、芯片金屬線存在寄生電阻和寄生電容效應(yīng)寄生

4、電阻會使電壓產(chǎn)生漂移，導(dǎo)致額外的噪聲的產(chǎn)生寄生電容耦合會使信號之間互相干擾關(guān)于寄生電阻：（1）鏡像電流鏡內(nèi)部的晶體管在版圖上放在一起，然后通過連線引到各個(gè)需要供電的版圖。（2）加粗金屬線（3）存在對稱關(guān)系的信號的連線也應(yīng)該保持對稱，使得信號線的寄生電阻保持相等。關(guān)于寄生電容：（1） 避免時(shí)鐘線和信號線的重疊（2） 兩條信號線應(yīng)避免長距離平行，信號線之間交叉對彼此的影響比二者平行要小（3） 輸入信號線和輸出信號線應(yīng)該避免交叉（4） 對于易受干擾的信號線，在兩側(cè)加地線保護(hù)（5） 模擬電路的數(shù)字部分需要嚴(yán)格的隔離開四、保護(hù)環(huán)1、避免閂鎖效應(yīng)最常見的latch up 誘因是電源，地的瞬態(tài)脈沖。這種瞬態(tài)

5、脈沖可能產(chǎn)生原因是瞬態(tài)電源中斷等。它可能會使引腳電位高于VDD或低于VSS，容易發(fā)生latch-up，因此，對于電路中有連接到電源和地的MOS管，周圍需要加保護(hù)環(huán)。2、容易發(fā)生latch-up的地方：任何不與power, supply, substrate 相連的引腳都有可能，所以精度要求高時(shí)，要查看是否有引腳引線既不連power，supply，也不連substrate ，凡是和這樣的引線相連的源區(qū)，漏區(qū)都要接保護(hù)環(huán)。3、保護(hù)環(huán)要起到有效的作用就應(yīng)該使保護(hù)環(huán)寬度較寬，電阻較低而且用深擴(kuò)散材料。4、N管的周圍應(yīng)該加吸引少子電子的N型保護(hù)環(huán)（n-sub），n-sub連接vdd P管的周圍應(yīng)該加吸收

6、少子空穴的P型保護(hù)環(huán)（p-sub），p-sub連接vss 雙環(huán)對少子的吸收效果比單環(huán)好五、襯底噪聲1、襯底噪聲產(chǎn)生原因源漏襯底pn結(jié)正向?qū)ǎ蛘唠娫催B接節(jié)點(diǎn)引入的串?dāng)_，使得襯底電位會產(chǎn)生抖動偏差。2、解決方法：（1）對于輕摻雜的襯底要用保護(hù)環(huán)把敏感電路包圍起來（2）把gnd和襯底在片內(nèi)連在一起，然后由一條線連到片外的全局地線使得gnd 和襯底的跳動一致，也可以消除襯底噪聲。（3）場屏蔽作用：每個(gè)block 外圍一層金屬，使每單元模塊同電勢而且模塊之間不相互影響。3、襯底可靠電位的連接（1）盡量把襯底與電源的接觸孔的位置和該位置管子的襯底注入極的距離縮小，距離越近越好，因?yàn)檫@種距離的大小襯底電

7、位偏差影響非常大。（2）把襯底接觸孔的位置增多，盡量多打孔，保證襯底與電源的接觸電阻較小。六、管子的匹配精度1、電流成比例的MOS管，應(yīng)使電流方向一致，版圖中晶體管方向相同。2、配置dummy器件，使版圖周圍環(huán)境一致，結(jié)構(gòu)更加對稱。3、在處理匹配性要求高的對管時(shí)，采用交叉對稱的結(jié)構(gòu)比較好。4、MOS管的匹配主要有四方面影響因素 柵面積：匹配度與有源區(qū)面積（s=w*l）成反比關(guān)系 柵氧化層厚度：一般柵氧化層的管子匹配度較高 溝道長度調(diào)制：管子的不匹配與Vgs的不匹配成正比與溝道長度成反比。 方向：沿晶體管不同軸向制作的管子的遷移率不同，這就影響管子跨導(dǎo)的匹配度，把需要匹配的管子放在一個(gè)cell

8、中，避免因旋轉(zhuǎn)cell 而產(chǎn)生方向不一致。5、dummy器件的詳細(xì)描述如果周邊環(huán)境不同，會使工藝中的刻蝕率不同。比如，線寬大，刻蝕率大，刻蝕的快慢會影響電阻等電學(xué)參數(shù)。例子：尺寸較大的管子被拆成小管子并聯(lián)時(shí)，要在兩端的小管子的柵旁加上dummy gate，這樣可以保證比較精確的電流匹配，而且這種dummy gate 的寬度可以比實(shí)際的柵寬小，各個(gè)小管子的gate 最好用metal 聯(lián)起來，如果用poly 連會引起刻蝕率的偏差。6、主要單元電路的匹配差分對管位置和連線長短都要對稱，能合為一條線的連線就要合。差分對主要使Vgs匹配，而電流鏡主要使ID匹配。7、 MOS管匹配的幾點(diǎn)主要事項(xiàng)：（1）

9、接觸孔，metal走線不要放在有源區(qū)內(nèi)，如果metal一定要跨過有源區(qū)的話應(yīng)加入dummy走線。（2） 最好把匹配管放在遠(yuǎn)離深擴(kuò)散邊緣的地方，至少兩倍結(jié)深，N-well屬深擴(kuò)散，pmos 要放在阱內(nèi)距阱邊較遠(yuǎn)處。（3） 盡量使用nmos管來做匹配管，因?yàn)閚mos 管比pmos 管更易達(dá)到匹配。（4） 為避免由梯度引起的mismatch，采用common-centroid layout 同心結(jié)構(gòu)，且盡量緊密，差分對采用cross-coupled pairs（交叉耦合）結(jié)構(gòu)。（5） 匹配器件要遠(yuǎn)離功率器件擺放，功率大于50mw就屬于功率器件。8、 大功率供電的版圖及寬長比較大的器件的版圖（1） w

10、較大的管子應(yīng)折成小單元并聯(lián)，原則是每個(gè)單元的電阻應(yīng)小于所有單元連接起來的總和。（2） 如果折成的單元數(shù)過多，應(yīng)分兩排擺放。（3） 大功率供電一般出現(xiàn)在有大電流的地方，避免電遷移。9、 電源線，地線，信號線的布線（1） 不同電路的電源線和地線之間會有一些噪聲影響。模擬電路和數(shù)字電路的電源和地，還有一些敏感電路的電源線和地線都需要把它們保護(hù)起來，保證它們不相互影響。（2） 模擬電路和數(shù)字電路的gnd要分開。（3） 電源線，地線上盡量多打孔，以保證Nwell的良好接觸和p型襯底良好接地。（4） 信號線的布線：如果兩條信號線的走向平行，平行線間的寄生電容會把兩個(gè)信號耦合，產(chǎn)生噪聲。 兩臨近信號線上的信

11、號相互影響成為串?dāng)_，較少crosstalk方法：采用差分結(jié)構(gòu)把crosstalk 化為公模擾動。 對敏感信號進(jìn)行保護(hù)：把敏感信號屏蔽起來 將敏感電路部分與易產(chǎn)生噪聲的地方間距增大。Cadence 快捷鍵Ctrl+A：全選Shift+B：升到上一級試圖B：去某一級Ctrl+C：中斷某個(gè)指令，一般用ESCShift+C：裁切；首先調(diào)用命令，選中要裁切的圖形，后畫矩形裁切Ctrl+D：取消選擇Shift+E和E：是控制用戶預(yù)設(shè)的一些選項(xiàng)Ctrl+F：顯示上層等級HierarchyShift+F：顯示所有等級Ctrl+G：Zoom to GridG：開關(guān)引力吸附到某些節(jié)點(diǎn)I：插入Shift+K：清除標(biāo)

12、尺K：標(biāo)尺L：標(biāo)簽工具M(jìn)：移動工具Shift+M：合并工具Ctrl+N，Shift+N，N：控制線走向的Ctrl+N：先橫后豎Shift+N：直角正交N：斜45+正交Shift+O：旋轉(zhuǎn)工具O：插入接觸孔P：畫金屬線Q：打開設(shè)置屬性對話框Ctrl+R：重畫R：矩形工具Ctrl+S：添加拐點(diǎn)，值的path線打彎Shift+S：search 查找Shift+T：Hierachy TreeT：層切換U：撤銷V：關(guān)聯(lián)，將一個(gè)圖像關(guān)聯(lián)到另一個(gè)圖形Ctrl+W：關(guān)閉窗口W：前一試圖Ctrl+X：適合編輯Shift+X：下降一等級X：在Hierarchy 菜單中Y：區(qū)域復(fù)制，可以復(fù)制一部分cellShift

13、+Y：粘貼Ctrl+Z：放大Shift+Z：縮小 四版圖技巧1對敏感線的處理 對敏感線來說，至少要做到的是在它的走線過程中盡量沒有其他走線和它交叉。因?yàn)樽呔€上的信號必然會帶來噪聲，交錯(cuò)糾纏的走線會影響敏感線的信號。 對于要求比較高的敏感線，則需要做屏蔽。具體的方法是，在它的上下左右都連金屬線，這些線接地。比如我用M3做敏感線，則上下用M2和M4重疊一層，左右用M3走，這些線均接地。等于把它像電纜一樣包起來。2匹配問題的解決 電路中如果需要匹配，則要考慮對稱性問題。比如1：8的匹配，則可以做成33的矩陣，“1”的放在正中間，“8”的放在四周。這樣就是中心對稱。如果是2：5的匹配，則可以安排成AA

14、BABAA的矩陣。 需要匹配和對稱的電路器件，擺放方向必須一致。周圍環(huán)境盡量一致。3噪聲問題的處理 噪聲問題處理的最常用方法是在器件周圍加保護(hù)環(huán)。 Nmos管子做在襯底上 因此周圍的guardring是Pdiff，在版圖上是一層PPLUS,上面加一層DIFF，用CONTACT連M1。Pdiff接低電位。Pmos管子做在NWELL里面 因此周圍的GUARDING是Ndiff，在版圖上先一層NPLUS，上面加一層DIFF，用CONTACT連M1。Ndiff接高電位。在一個(gè)模塊周圍為了和其他模塊隔離加的保護(hù)環(huán)，用一圈NWELL，里面加NDIFF，接高電位。電阻看類型而定，做在P襯底上的周圍接PDIF

15、F型guarding接地；做在NWELL里面的則周圍接NDIFF型guarding接高電位。各種器件，包括管子，電容，電感，電阻都要接體電位。如果不是RF型的MOS管，則一般盡量一排N管一排P管排列，每排或者一堆靠近的同類型管子做一圈GUARDING，在P管和N管之間有走線不方便打孔的可以空出來不打。4版圖對稱性當(dāng)電路需要對稱的時(shí)候，需要從走線復(fù)雜度，面積等方面綜合考慮。常見的對稱實(shí)現(xiàn)方式： 一般的，畫好一半，折到另一半去，復(fù)制實(shí)現(xiàn)兩邊的對稱。 如果對稱性要求高的，可以用質(zhì)心對稱的方式，把管子拆分成兩個(gè)，四個(gè)甚至更多。 如把一個(gè)管子拆成兩個(gè) 可以AB BA的方式 如果有四個(gè)管子，可以各拆成三個(gè)

16、，用ABCDABCDABCD的方式 五布局布線布局布線是一個(gè)全局問題。在畫較大的電路時(shí)候是很重要的。首先確定各模塊的位置，在確定位置的時(shí)候需要考慮的問題主要有：各輸入輸出之間的連線最短，最方便；各模塊接出去連PAD的各端口方便；高頻線距離盡量短；輸入輸出之間相隔比較遠(yuǎn)等。這些問題需要在著手畫各模塊之前先有個(gè)安排。在畫好各模塊后擺放時(shí)會做調(diào)整，但大局不變。連線一般的規(guī)則是單數(shù)層金屬和雙數(shù)層金屬垂直，比如一三五層連水平；二四六層連垂直。但這樣的主要目的是各層能方便走線，排得密集。所以也不是死規(guī)則，在布線較稀疏的情況下可以做適量變通。在布線時(shí)最重要的問題是考慮電路的各支路電流問題。首先要明確各支路電

17、路的峰值，這樣就能確定金屬線的最小寬度。確保整條支路不會被電流過大而燒斷。當(dāng)然連線也不能太寬，這樣的話電容會大。電路中如果畫到電流源可以離得較遠(yuǎn)，因?yàn)殡娏髟蠢硐氲臅r(shí)候電阻無窮大，這就意味著電流源連出來的線可以長一些，因?yàn)椴恍杩紤]連線太長電阻太大的問題。 六版圖流程 整體布局各模塊布局模塊布線各模塊通過DRC，LVS整體布線整體通過DRC,LVS，通過天線效應(yīng)DRC提取后仿參數(shù)DRC：在線的有DIVA 只需把.rul文件放在相應(yīng)目錄下 直接在線跑 Dracula：非在線LVS：也有DIVA,DRACULA等。本次使用calibre進(jìn)行l(wèi)vs。具體流程如下：1 版圖生成GDS文件。在icfb窗口的

18、“file”中選“export”的“stream”2 生成netlist。在ADS中的“tool”里export網(wǎng)表3 用LVS文件，修改其中對應(yīng)的layyout和netlist文件名稱。把以上三個(gè)文件放在同一目錄下。EDA中在該目錄下跑CALIBRE命令： calibre（空格）lvs（空格）做lvs的文件名在生成的lvs.rep中找錯(cuò)誤。注意：layout中，gnd和vdd作為pin。Pin只用.txt對應(yīng)的metal標(biāo)識。在跑好LVS后，要在版圖上對應(yīng)的地方找到可能的錯(cuò)誤，需要以下步驟：在icfb窗口： load“/calivre.skl”CalibreSetupSocket在lvs路徑

19、 caliber rve svdb&在【svdb】窗口 setuplayout viewer 七ELLA的心得1關(guān)于電路的問題畫模擬版圖首先要注意的是線寬問題。每條支路上的電流是多少要問清電路設(shè)計(jì)者。對于比較大電流的支路，線寬一定要滿足電流，但也不能太寬，否則寄生電容肯定會大?？梢圆捎脦讞l金屬線上下重疊并聯(lián)的方式，這樣的話寬度小了電流又能滿足。畫版圖的時(shí)候也不能一味埋頭苦畫，遠(yuǎn)抱著質(zhì)疑的態(tài)度。比如判斷設(shè)計(jì)者給出的電流是否正確可信，給出的結(jié)構(gòu)和器件尺寸是否合理等。這就需要對電路知識有很好的了解，懂電路來畫版圖才有意思。2關(guān)于ESD的問題 一般的工藝模型里可能會提供ESD模型。但是本次流片并沒有。ESD需要自己畫。參考文件中給出ESD的設(shè)計(jì)規(guī)則，有些是DRC做不出來的，需要自己注意。ESD需要在輸入輸出口，電源和地之間，不同的電源之間等都做，而且結(jié)構(gòu)不同。對于柵直接接到PAD的電路，需要特別注意。在柵往外接的時(shí)候接一個(gè)200歐姆的電阻，這樣電流進(jìn)來的時(shí)候不容易將柵極擊穿。在該P(yáng)AD兩邊最好放GND和VDD的pad，這樣電流容易往兩邊走。3關(guān)于濾波電容問題在電路的空隙地方填入濾波電容。具體