微電子制造概論-第5章-互連與封裝

1、1.保護使其免于外界環(huán)境與人工操作的破壞。2.信號進(jìn)入芯片、從芯片輸出的之內(nèi)連線。3.對芯片實質(zhì)上之固持。4.散熱。 晶圓Wafer測試與分類 引線鍵合（wire Bounding） 晶粒分離 塑膠封裝Packaging 成品封裝與測試貼片圖 20.1 四方扁平封裝 (QFP)無管腳芯片載體(LCC)塑料電極芯片載體(PLCC)雙列直插式封裝 (DIP)薄小外形輪廓封裝 (TSOP)單列直插式封裝 (SIP)圖 20.2 設(shè)計參數(shù) 設(shè)計限制 性能 RC 時間延遲 信號輸出入腳數(shù)(IOs) 焊線接合對凸塊接著之比較 信號上升時間 交換暫態(tài) 熱 功率散逸 輸出入阻抗 頻率響應(yīng) 尺寸重量形體 晶片尺

2、寸 封裝體尺寸 接合墊尺寸及間距 封裝引腳尺寸及間距 基板載器墊尺寸及間距 散熱器之設(shè)計 材料 晶片基板(塑膠、陶瓷或金屬) 載器 (有機、陶瓷) 熱膨脹不匹配 引腳冶金 成本 與現(xiàn)有製程之整合 封裝材料 良率 裝配 晶粒接著之方法 封裝體接著(透過孔洞、表面固著或凸塊) 散熱器裝配 密封 表 20.1 第二層級封裝：第二層級封裝：印刷電路板裝配 第一層級封裝：第一層級封裝：IC封裝 最后的產(chǎn)品裝配：最后的產(chǎn)品裝配：電路板組入系統(tǒng)之成品裝配 用以固著于印刷電路板的金屬引腳 針腳針腳被插入針孔，繼之焊著在PCB背面表面固著芯片被焊著在PCB上的銅墊頂端邊緣的連接器插入主系統(tǒng)PCB副配件主電子裝配

3、板引腳 圖 20.3 背面研磨分片裝架引線鍵合 旋轉(zhuǎn)及振蕩軸在旋轉(zhuǎn)平盤上之晶圓下壓力工作臺僅在指示有晶圓期間才旋轉(zhuǎn)圖 20.4 晶圓 工作臺刀刃 圖 20.5 芯片 引腳 導(dǎo)線架 塑膠式DIP圖 20.6 芯片環(huán)氧基樹脂導(dǎo)線架圖 20.7 芯片導(dǎo)線架連接帶連接帶移除線圖 20.15 Si 金膜金/硅低共熔性合金Al2O3圖 20.8 模塑化合物導(dǎo)線架接合墊芯片引線針尖腳圖 20.9 照片 20.1 柱 元件接合墊圖 20.10 焊線楔形工具(1)工具向上移 更多焊線饋入工具 (3)超聲波能量 壓力導(dǎo)線架(4)工具向上移 焊線在接合墊處切斷(5)(2)鋁接合墊超聲波能量 壓力 晶粒圖 20.11

4、 (2)氫火源球(1)金線毛細(xì)管工具(5)壓力與熱形成墊導(dǎo)線架(6)工具往上移金線在接合墊處切斷墊上之接合球壓力與超聲波能量晶粒(3)工具向上移并饋入更多的金線晶粒(4)圖 20.12 柱元件 受測試芯片勾物品夾具圖 20.13 塑膠封裝陶瓷封裝 圖 20.14 圖 20.16A 圖 20.16B 圖 20.16C 圖 20.16D 圖 20.16E 圖 20.16F 圖 20.16G 陶瓷性內(nèi)連接層4層電路板圖 20.17 (Photo courtesy of Advanced Micro Devices) 照片 20.2 陶瓷蓋板玻璃密封物陶瓷基板金屬引腳在樹脂及導(dǎo)線架上之芯片 橫切面 指

5、示性刻痕橫切面之平面圖 20.18 圖 20.19 倒裝芯片F(xiàn)lipChip球柵陣列 (BGA)板上芯片 (COB) 卷帶式自動接合 (TAB) 多芯片模塊 (MCM) 芯片尺寸級封裝 (CSP) 晶圓級封裝 在接合墊上之焊錫凸塊硅芯片基板連接用針腳金屬內(nèi)連線介質(zhì)孔圖 20.20 圖 20.21 再回流制程金屬沈積與蝕刻2層金屬沈積(3)焊接凸塊形成于再回流期間(4)氧化物氮化物Al接合墊(1)3層金屬積層銅-錫鉻+銅鉻(2)錫鉛圖 20.22 焊接凸塊芯片環(huán)氧基樹脂基板接合墊周邊陣列覆晶凸塊面積陣列圖 20.23 照片 20.3 圖 20.24 模塑遮蓋芯片接合墊環(huán)氧基樹脂熱介質(zhì)孔焊線基板金

6、屬介質(zhì)孔焊接球IC芯片印刷電路板圖 20.25 高分子帶銅引腳圖 20.26 MCM基板個別晶粒圖 20.27 199620011997 1998 1999 20000180060090012001500300芯片直接接著直接組于電路板之覆晶卷帶式自動接合其他 年代Redrawn from S. Winkler, “Advanced IC Packaging Markets and Trends,” Solid State Technology (June 1998): p. 63.圖 20.28 單位 (百萬)一 般 CSP 方 式 CSP 封 裝 名 稱 公 司 廠 商 Area arra

7、y, bumped CSP Amkor/Anam Small outline no-lead/C-lead (SON/SOC) Fujitsu Bump chip carrier (BCC) Fujitsu Micro-stud-array (MSA) Hitachi Bottom leaded plastic (BLP) LG Semicon Quad flat no-lead (QFN) Matsushita Memory CSP TI Japan 定 製 導(dǎo) 線 架 Quad outline non-leaded Toshiba Enhanced flex CSP 3M FleXBGA

8、Amkor/Anam FBGA Fujitsu Chip-on-flex CSP GE Multi chip scale package (MCSP) Hightec MC AG CSP for memory devices Hitachi IZM flexPAC Fraunhofer Institute Molded Ball Grid Array Mitsubishi Electric Chip-on-flex Chip Size Package Motorola Singapore Fine-pitch BGA (FPBGA) NEC 晶 粒 與 基 板 間插 入 物 (具 內(nèi) 連線 之

9、 彈 性 材 料 ) MicroBGA Tessera Chip Array Package (CABGA) Amkor/Anam CSP Cypress Semiconductor Ceramic mini-BGA IBM Molded array process CSP Motorola Plastic chip carrier National CSP Oki Electric Transformed grid array package Sony 剛 性 基 板 Ceramic/plastic fine-pitch BGA Toshiba 表 20.2 具C4凸塊之單晶片圖 20.29

10、 (Photo courtesy of Advanced Micro Devices) 照片 20.4 Redrawn from V. DiCaprio, M. Liebhard, and L. Smith, “The Evolution of a New Wafer-Level Chip-Size Package,” Chip Scale Review (May/June 1999).芯片 接合線焊接凸塊圖 20.30 WLP制作晶圓級原處預(yù)燒晶圓級功能測試切割 在配件板處之晶圓級拾取晶圓級封裝之測試流程晶圓級封裝之測試流程裝載入自動帶與卷軸晶圓探測晶圓切割封裝個別之IC在封裝級之插座預(yù)燒在

11、封裝級之功能測試標(biāo)準(zhǔn)測試流程標(biāo)準(zhǔn)測試流程 圖 20.31 參數(shù) 優(yōu)點 封裝尺寸 封裝體在 x 及 y 方向與晶片尺寸相同，其可能為最小的 IC 封裝體並可減輕封裝體重量。 固著後之封裝高度 該封裝體極薄，在第二層級裝配後，從電路板表面可測得一具小於 1mm 之整體高度。 組件可靠性 測試結(jié)果顯示晶圓級封裝的組件可通過現(xiàn)有之可靠性測試，以作為已受保護的組件。 焊接連結(jié)點可靠性 測試結(jié)果顯示焊接連結(jié)點可靠性滿足標(biāo)準(zhǔn)熱循環(huán) (65 到 125oC) 可靠性測試。 電特性 電性模擬測試顯示晶粒面朝下 (覆晶) 架構(gòu)的晶圓級封裝因具有短電路路徑而減少電感與寄生電容損失並產(chǎn)生良好電特性。 與現(xiàn)有 SMT

12、基本架構(gòu)的積體化 晶圓級封裝可匹配於現(xiàn)行之表面固著技術(shù)，並且可利用標(biāo)準(zhǔn)的焊錫球及球間距。 -粒子保護 自然發(fā)生於封裝材料的放射性元素會發(fā)射出 -粒子以致造成記憶胞的電壓損失，高分子帶及薄膜膠帶可提供記憶胞 - 粒子防護。 低系統(tǒng)成本 現(xiàn)行材料之使用結(jié)合晶圓積體化以減少操作處理與晶圓測試策略來減少重複的測試等可提供一低的整體系統(tǒng)成本。 表 20.3 什么是引線鍵合？引線鍵合有哪兩種類型，分別適合什么線？ 什么是TAB？TAB相對引線鍵合的優(yōu)缺點是什么？ 什么是FlipChip？FC相對引線鍵合的優(yōu)缺點是什么？ LED結(jié)構(gòu) LED芯片生產(chǎn) LED封裝 LED應(yīng)用 LED（Light Emittin

13、g Diode，發(fā)光二極）芯片是一種固態(tài)的半導(dǎo)體器件，它可以直接把電轉(zhuǎn)化為光。LED的心臟是一個半導(dǎo)體的芯片，芯片的一端附在一個支架上，一端是負(fù)極，另一端連接電源的正極，使整個芯片被環(huán)氧樹脂封裝起來。LED芯片：是led燈的核心組件，也就是指的P-N結(jié)。其主要功能是：把電能轉(zhuǎn)化為光能。半導(dǎo)體芯片由兩部分組成，一部分是P型半導(dǎo)體，在它里面空穴占主導(dǎo)地位，另一端是N型半導(dǎo)體，在這邊主要是電子。但這兩種半導(dǎo)體連接起來的時候，它們之間就形成一個P-N結(jié)。當(dāng)電流通過導(dǎo)線作用于這個芯片的時候，電子就會被推向P區(qū)，在P區(qū)里電子跟空穴復(fù)合，然后就會以光子的形式發(fā)出能量，這就是LED發(fā)光的原理。而光的波長也就是

14、光的顏色，是由形成P-N結(jié)的材料決定的。 用途：根據(jù)用途分為大功率led芯片、小功率led芯片兩種； 顏色：主要分為三種：紅色、綠色、藍(lán)色（制作白光的原料）； 形狀：一般分為方片、圓片兩種； 大?。盒」β实男酒话惴譃?mil、9mil、12mil、14mil等 傳統(tǒng)正裝的LED 藍(lán)寶石襯底的藍(lán)光芯片電極在芯片出光面上的位置如圖1所示。由于p型GaN摻雜困難，當(dāng)前普遍采用p型GaN上制備金屬透明電極的方法，從而使電流擴散，以達(dá)到均勻發(fā)光的目的。 首先在襯底上制作氮化鎵（GaN）基的外延片(外延片)，外延片所需的材料源(碳化硅SiC)和各種高純的氣體如氫氣H2或氬氣Ar等惰性氣體作為載體之后，按

15、照工藝的要求就可以逐步把外延片做好。接下來是對LED-PN結(jié)的兩個電極進(jìn)行加工，并對LED毛片進(jìn)行減薄，劃片。然后對毛片進(jìn)行測試和分選，就可以得到所需的LED芯片 MOCVD是利用氣相反應(yīng)物（前驅(qū)物）及族的有機金屬和族的NH3在襯底表面進(jìn)行反應(yīng)，將所需的產(chǎn)物沉積在襯底表面。通過控制溫度、壓力、反應(yīng)物濃度和種類比例，從而控制鍍膜成分、晶相等品質(zhì)。MOCVD外延爐是制作LED外延片最常用的設(shè)備。 然后是對LED PN結(jié)的兩個電極進(jìn)行加工，電極加工也是制作LED芯片的關(guān)鍵工序，包括清洗、蒸鍍、黃光、化學(xué)蝕刻、熔合、研磨；然后對LED毛片進(jìn)行劃片、測試和分選，就可以得到所需的LED芯片。如果芯片清洗不

16、夠干凈，蒸鍍系統(tǒng)不正常，會導(dǎo)致蒸鍍出來的金屬層（指蝕刻后的電極）會有脫落，金屬層外觀變色，金泡等異常。1. LED的封裝的任務(wù) 是將外引線連接到LED芯片的電極上，同時保護好LED芯片，并且起到提高光取出效率的作用。關(guān)鍵工序有裝架、壓焊、封裝。 2. LED封裝形式 LED封裝形式可以說是五花八門，主要根據(jù)不同的應(yīng)用場合采用相應(yīng)的外形尺寸，散熱對策和出光效果。LED按封裝形式分類有Lamp-LED、TOP-LED、Side-LED、SMD-LED、High-Power-LED等。1.芯片檢驗 鏡檢：材料表面是否有機械損傷及麻點麻坑（lockhill） 芯片尺寸及電極大小是否符合工藝要求 電極圖

17、案是否完整 2擴片 由于LED芯片在劃片后依然排列緊密間距很?。s0.1mm），不利于后工序的操作。我們采用擴片機對黏結(jié)芯片的膜進(jìn)行擴張，是LED芯片的間距拉伸到約0.6mm。也可以采用手工擴張，但很容易造成芯片掉落浪費等不良問題。3.點膠 在LED支架的相應(yīng)位置點上銀膠或絕緣膠。（對于GaAs、SiC導(dǎo)電襯底，具有背面電極的紅光、黃光、黃綠芯片，采用銀膠。對于藍(lán)寶石絕緣襯底的藍(lán)光、綠光LED芯片，采用絕緣膠來固定芯片。） 工藝難點在于點膠量的控制，在膠體高度、點膠位置均有詳細(xì)的工藝要求。 由于銀膠和絕緣膠在貯存和使用均有嚴(yán)格的要求，銀膠的醒料、攪拌、使用時間都是工藝上必須注意的事項。 4.備

18、膠 和點膠相反，備膠是用備膠機先把銀膠涂在LED背面電極上，然后把背部帶銀膠的LED安裝在LED支架上。備膠的效率遠(yuǎn)高于點膠，但不是所有產(chǎn)品均適用備膠工藝。 5.手工刺片 將擴張后LED芯片（備膠或未備膠）安置在刺片臺的夾具上，LED支架放在夾具底下，在顯微鏡下用針將LED芯片一個一個刺到相應(yīng)的位置上。手工刺片和自動裝架相比有一個好處，便于隨時更換不同的芯片，適用于需要安裝多種芯片的產(chǎn)品. 6.自動裝架 自動裝架其實是結(jié)合了沾膠（點膠）和安裝芯片兩大步驟，先在LED支架上點上銀膠（絕緣膠），然后用真空吸嘴將LED芯片吸起移動位置，再安置在相應(yīng)的支架位置上。 自動裝架在工藝上主要要熟悉設(shè)備操作編

19、程，同時對設(shè)備的沾膠及安裝精度進(jìn)行調(diào)整。在吸嘴的選用上盡量選用膠木吸嘴，防止對LED芯片表面的損傷，特別是蘭、綠色芯片必須用膠木的。因為鋼嘴會劃傷芯片表面的電流擴散層。 7.燒結(jié) 燒結(jié)的目的是使銀膠固化，燒結(jié)要求對溫度進(jìn)行監(jiān)控，防止批次性不良。 銀膠燒結(jié)的溫度一般控制在150，燒結(jié)時間2小時。根據(jù)實際情況可以調(diào)整到170，1小時。 絕緣膠一般150，1小時。 銀膠燒結(jié)烘箱的必須按工藝要求隔2小時（或1小時）打開更換燒結(jié)的產(chǎn)品，中間不得隨意打開。燒結(jié)烘箱不得再其他用途，防止污染。8.壓焊 壓焊的目的將電極引到LED芯片上，完成產(chǎn)品內(nèi)外引線的連接工作。 LED的壓焊工藝有金絲球焊和鋁絲壓焊兩種。右圖是鋁絲壓焊的過程，先在LED芯片電極上壓上第一點，再將鋁絲拉到相應(yīng)的支架上方，壓上第二點后扯斷鋁絲。金絲球焊過程則在壓第一點前先燒個球，其余過程類似。 9.點膠封裝 LED的封裝主要有點膠、灌封、模壓三種。基