chapter2_電路圖基礎(chǔ)

1、2021-9-271第第2 2章章 電路圖基礎(chǔ)電路圖基礎(chǔ)CMOS集成電路版圖集成電路版圖-概念、方法與工具概念、方法與工具CMOS集成電路版圖集成電路版圖2021-9-272第第2章章 電路圖基礎(chǔ)電路圖基礎(chǔ)2.12.22.32.42.5 MOS晶體管傳輸門邏輯門理解電路圖的連接關(guān)系基本電學定律CMOS集成電路版圖集成電路版圖2021-9-2732.1 MOS 晶體管晶體管CMOS導通條件導通條件閾值損失閾值損失CMOS集成電路版圖集成電路版圖2021-9-2742.1 MOSFET StructureCMOS集成電路版圖集成電路版圖2021-9-275MOSFET StructureCMOS集

2、成電路版圖集成電路版圖2021-9-276NMOS and PMOS with WellCMOS集成電路版圖集成電路版圖2021-9-277導通條件導通條件CMOS集成電路版圖集成電路版圖2021-9-278NMOS單管開關(guān)單管開關(guān)CMOS集成電路版圖集成電路版圖2021-9-279PMOS單管開關(guān)單管開關(guān)CMOS集成電路版圖集成電路版圖2021-9-2710CMOS開關(guān)開關(guān)RETURNCMOS集成電路版圖集成電路版圖2021-9-27112.2 邏輯門（邏輯門（Gate）邏輯門可以直接或者組合形成布爾邏輯邏輯門可以直接或者組合形成布爾邏輯函數(shù)。幾乎任何布爾邏輯都可以由單個邏函數(shù)。幾乎任何布爾

3、邏輯都可以由單個邏輯門實現(xiàn)，但通常并不這樣做。輯門實現(xiàn)，但通常并不這樣做。反相器與非門或非門復合邏輯門大多數(shù)CMOS的邏輯函數(shù)都可以用反相器反相器、兩兩輸入到四輸入與非門（輸入到四輸入與非門（NAND）、兩輸入到四兩輸入到四輸入或非門（輸入或非門（NOR）以及傳輸門來實現(xiàn)。CMOS集成電路版圖集成電路版圖2021-9-27122.2.1 反相器反相器inOut0110CMOS集成電路版圖集成電路版圖2021-9-27132.2.2 兩輸入與非門（兩輸入與非門（NAND2）In1In2Out001011101110CMOS集成電路版圖集成電路版圖2021-9-27142.2.3 兩輸入或非門（兩

4、輸入或非門（NOR2）In1In2Out001010100110CMOS集成電路版圖集成電路版圖2021-9-27152.2.4 CMOS復合邏輯門復合邏輯門同一個組合邏輯可以用不同的電路來實現(xiàn)設(shè)計原則包含的門數(shù)及管數(shù)盡可能的少包含的門數(shù)及管數(shù)盡可能的少門的連接關(guān)系盡量簡單門的連接關(guān)系盡量簡單多用反相門（多用反相門（NAND、NOR等），少用同相門等），少用同相門 （AND、OR等）等）設(shè)計目標減少芯片面積減少芯片面積降低芯片成本降低芯片成本縮短互連線縮短互連線提高傳輸速度提高傳輸速度CMOS集成電路版圖集成電路版圖2021-9-27162.2.4 CMOS復合邏輯門復合邏輯門A and BC

5、 and DYABCDCMOS集成電路版圖集成電路版圖2021-9-27172.2.4 CMOS復合邏輯門復合邏輯門P管：并與串或管：并與串或N管：串與并或管：串與并或S1S2VDDYCMOS集成電路版圖集成電路版圖2021-9-27182.2.4 CMOS復合邏輯門復合邏輯門CMOS集成電路版圖集成電路版圖2021-9-27192.2.4 CMOS復合邏輯門復合邏輯門GabcdeCMOS集成電路版圖集成電路版圖2021-9-27202.2.4 CMOS復合邏輯門復合邏輯門異或門異或門同或門同或門CMOS集成電路版圖集成電路版圖2021-9-27212.3 傳輸門傳輸門ABOUT00弱弱 00

6、1010X11000101110X11弱弱 1IN00001111應(yīng)用多路選擇器多路選擇器異或門、同或門異或門、同或門運算電路（如加法器）運算電路（如加法器）時序部件時序部件CMOS集成電路版圖集成電路版圖2021-9-2722鏡像電路鏡像電路 實現(xiàn)XOR的鏡像電路CMOS集成電路版圖集成電路版圖2021-9-2723準準nMOS電路電路 準nMOS結(jié)構(gòu)VpFETnFETpFETSGpDDDDVV永遠導通陣列截止開關(guān)開路將輸出電平上拉到恨nMOS 邏輯電路用邏輯電路用1個個pFET為負載為負載OLnFETnFETpFETOLVV陣列導通開關(guān)短路將輸出電平下拉到低電平但因?qū)?，較大CMOS集成電

7、路版圖集成電路版圖2021-9-2724準準nMOS電路電路 準nMOS反相器:輸出低電平CMOS集成電路版圖集成電路版圖2021-9-2725準準nMOS電路電路 準nMOS反相器:實例CMOS集成電路版圖集成電路版圖2021-9-2726準準nMOS電路電路 準nMOS NAND2/NOR2CMOS集成電路版圖集成電路版圖2021-9-2727準準nMOS電路電路 準nMOS AOICMOS集成電路版圖集成電路版圖2021-9-2728準準nMOS電路電路 準nMOS特點優(yōu)點優(yōu)點電路簡單，需要電路簡單，需要FET數(shù)少，占用芯片面積少數(shù)少，占用芯片面積少 CMOS門：門：N個輸入需要個輸入需

8、要2N個個FET 準準nMOS門：門：N個輸入需要個輸入需要N+1個個FET適用于版圖面積受限或者扇入很大或者速度要求較快的場合適用于版圖面積受限或者扇入很大或者速度要求較快的場合缺點缺點低電平低電平VOL與與pFET和和nFET的尺寸比有關(guān)（有比邏輯）的尺寸比有關(guān)（有比邏輯）存在靜態(tài)功耗（輸出低電平時，存在靜態(tài)功耗（輸出低電平時，pFET與與PDN形成導電通道）形成導電通道）CMOS集成電路版圖集成電路版圖2021-9-2729動態(tài)動態(tài)CMOS電路電路 基本結(jié)構(gòu)pnp0MMMDDoutoutDDVCVV 預充電：導通，截止，輸出與輸入無關(guān)，通過對充電， 使pnn1MMnFET MVoutDD

9、DDVVV 求值：截止，導通，輸入經(jīng)邏輯陣列運算得到輸出若運算結(jié)果為邏輯1，則輸出為高阻態(tài)，保持；若運算結(jié)果為邏輯0，則輸出通過邏輯陣列和放電，使0f預充電管:提供輸出高電平時鐘信號：控制電路的工作并實現(xiàn)同步求值控制管:保證預充電期間無靜態(tài)功耗實現(xiàn)邏輯操作輸出電容：包括結(jié)電容、扇出門輸入電容和布線電容，保持預充電電平CMOS集成電路版圖集成電路版圖2021-9-2730動態(tài)動態(tài)CMOS電路電路 版圖:NAND3CMOS集成電路版圖集成電路版圖2021-9-2731動態(tài)動態(tài)CMOS電路（存在的問題）電路（存在的問題）1、輸入變量只能在預充電期間變化，在求值階段必須保持穩(wěn)定、輸入變量只能在預充電期

10、間變化，在求值階段必須保持穩(wěn)定 時鐘上升沿前時鐘上升沿前：Ma、Mb均截止，CL上電荷充滿，以保持其高電平 時鐘上升沿后時鐘上升沿后： Ma導通，Mb截止，CL上的電荷在CL和CA間重新分配，使Vout有所下降電荷分享電荷分享（Charge sharing） FET之間的寄生電容與負載電容分享放電電荷和充電電荷，導致輸出電壓衰減2、電荷分享電荷分享（Charge sharing）CMOS集成電路版圖集成電路版圖2021-9-2732動態(tài)動態(tài)CMOS（存在的問題）（存在的問題）012101 M221M2 22DDDDTnTnCLKoutVoutVoutoutVoutoutVoutoutV預充電：

11、，求值：在 之前的延時期內(nèi)，導通；直至截止停止 ，但此時已損失了且無法恢復薤揶D(zhuǎn)動態(tài)CMOS門的輸入若出現(xiàn)10的翻轉(zhuǎn)，就會導致預充電電荷的損失要避免這種損失，應(yīng)使動態(tài)CMOS門在求值時只出現(xiàn)01的翻轉(zhuǎn)，方法是在預充電期間置所有的輸入為0在動態(tài)CMOS單元之間加1個反相器（多米諾單元）3、多級不能直接級聯(lián)、多級不能直接級聯(lián)CMOS集成電路版圖集成電路版圖2021-9-2733多米諾邏輯多米諾邏輯 多米諾邏輯單元構(gòu)成基本動態(tài)邏輯靜態(tài)反相器CMOS集成電路版圖集成電路版圖2021-9-2734多米諾邏輯多米諾邏輯 基本邏輯門多米諾邏輯門實例CMOS集成電路版圖集成電路版圖2021-9-2735多米諾

12、邏輯多米諾邏輯 邏輯鏈構(gòu)成1231230CCCffff 預充電： 、同時進行，使所有的 置01求值： 、 、 依次進行，有如“多米諾骨牌”CMOS集成電路版圖集成電路版圖2021-9-2736多米諾邏輯多米諾邏輯 名稱由來只有當所有前級的電平轉(zhuǎn)換已完成，本級才會有動作。預充電求值CMOS集成電路版圖集成電路版圖2021-9-2737C2MOS電路電路C2MOS: 時鐘控制CMOS電路1M1M20M1M2HiZ時，、導通，輸出靜態(tài)邏輯運算的結(jié)果，與輸入有關(guān)時，、截止，輸出高阻態(tài) ，與輸入無關(guān)ff=nFET靜態(tài)邏輯電路靜態(tài)邏輯電路pFET靜態(tài)邏輯電路靜態(tài)邏輯電路三三態(tài)態(tài)輸輸出出控控制制CMOS集成

13、電路版圖集成電路版圖2021-9-2738C2MOS電路電路 三態(tài)反相器0M1M21M1M2DataCOMSnDDnEfVGNDEf、均截止與、均斷開，輸出為高阻態(tài)、均導通成為以為輸入端、 為輸出端的反相器=揶=揶 ZHi低電平0三態(tài)電路 高電平1， 常用于將電路與公共總線隔開高阻 （Z） CMOS集成電路版圖集成電路版圖2021-9-2739C2MOS電路電路 C2MOS門電路使tr使tfCMOS集成電路版圖集成電路版圖2021-9-2740C2MOS電路電路 C2MOS門:版圖CMOS集成電路版圖集成電路版圖2021-9-2741C2MOS電路電路 C2MOS門:特點C2MOS的作用的作用

14、通過控制邏輯門的內(nèi)部操作，同步通過邏輯鏈的數(shù)據(jù)流C2MOS的不足的不足高阻態(tài)下，電荷泄漏Vout不能永久保持，其保持時間必須時鐘周期 時鐘頻率ffminVout衰減的原因：電荷泄漏、亞閾值電流等CMOS集成電路版圖集成電路版圖2021-9-2742D鎖存器電路鎖存器電路(傳輸門實現(xiàn)二選一傳輸門實現(xiàn)二選一)QDclkclk!clk!clkclkinput sampled(transparent mode)feedback(hold mode)clk01CMOS集成電路版圖集成電路版圖2021-9-2743基于二選一電路的基于二選一電路的D鎖存器鎖存器正時鐘Latch負時鐘LatchQ = !cl

15、k & Q | clk & DQ = clk & Q | !clk & DQDclk01反饋clk為低時輸出等于輸入clk為高時輸出等于輸入QDclk10反饋將反饋環(huán)路斷開實現(xiàn)輸入采樣將反饋環(huán)路斷開實現(xiàn)輸入采樣CMOS集成電路版圖集成電路版圖2021-9-2744主從主從D觸發(fā)器觸發(fā)器MasterQMD01Q10SlaveQMDclk01Qclk10SlaveMasterclkQMQDclkDFFQDclk = 0 transparent holdclk = 01 hold transparentCMOS集成電路版圖集成電路版圖2.4 理解電路圖連接關(guān)系理解電路圖連接關(guān)系2021-9-2745

16、CMOS集成電路版圖集成電路版圖2021-9-2746CMOS集成電路版圖集成電路版圖2021-9-2747RETURNCMOS集成電路版圖集成電路版圖2021-9-27482.5 回顧電學基本定律回顧電學基本定律2.5.1 歐姆定律歐姆定律2.5.2 Kirchhoff定律定律Kirchhoff電流定律Kirchhoff電壓定律2.5.3 電阻電阻2.5.4 電容電容2.5.5 延時計算延時計算CMOS集成電路版圖集成電路版圖2021-9-27492.5.1 歐姆定律歐姆定律V=IRMOS管等效電阻管等效電阻CMOS集成電路版圖集成電路版圖2021-9-27502.5.2 Kirchhoff

17、定律定律Kirchhoff定律定律Kirchhoff電流定律：流入任一電學節(jié)點的電流的代數(shù)和為零； 或者，流入節(jié)點的電流總和等于流出節(jié)點的電流總和。Kirchhoff電壓定律：在一個閉環(huán)回路中的電壓降之和等于該電路外加總電壓，即，輸入電壓總量等于電路中所有的電壓降。1230NIIII+=123=TIIII+123=TVVVV+CMOS集成電路版圖集成電路版圖2021-9-27512.5.3 電阻電阻電阻即導體導電的阻力（能力）。電阻即導體導電的阻力（能力）。在在IC設(shè)計中約定，導電層的電阻值計算用每設(shè)計中約定，導電層的電阻值計算用每“平方面積平方面積”的阻值來表示。的阻值來表示?！捌椒矫娣e平方面積”定義定義為導體長度等于寬度時的面積。為導體長度等于寬度時的面積。是導體層的電阻率，單位是是導體層的電阻率，單位是/，l l是長度，是長度，w w是導體的寬度。是導體的寬度。=lRwrCMOS集成電路版圖集成電路版圖2021-9-27522.5.4 電容電容電容是在指定節(jié)點和參考節(jié)點之間每單電容是在指定節(jié)點和參考節(jié)點之間每單位電壓一個物體或?qū)w所能支持的電荷總位電壓一個物體或?qū)w所能支持的電荷總量。量。 C=A/dCMOS集成電路版圖集成電路版圖2021-9-27532.5.