控制系統(tǒng)中總線板的設(shè)計(jì)原則

1、 控制系統(tǒng)中總線板的設(shè)計(jì)原則 李凱 摘要: 總線板是多電平單元串聯(lián)電壓源型變頻器的控制單元內(nèi)的高速數(shù)據(jù)傳輸背板，CPU單板、IT單板、PWM生成單板、電源單板都連接在總線板上，總線板是各單板間的數(shù)字信號，電源供應(yīng)的共用通道。當(dāng)高頻數(shù)字信號在總線板上傳輸時(shí)，極易出現(xiàn)反射與振鈴現(xiàn)象.。在實(shí)際應(yīng)用中，總線板曾經(jīng)多次不定時(shí)出現(xiàn)超出安全閾值的干擾，產(chǎn)生了不可預(yù)見的邏輯錯(cuò)誤。對總線板應(yīng)用阻抗匹配的方法進(jìn)行抑制反射與振鈴現(xiàn)象的產(chǎn)生。首先對總線板的高速數(shù)字信號的傳輸線效應(yīng)進(jìn)行分析,找出反射和振鈴現(xiàn)象的敏感因素,計(jì)算出進(jìn)行抑制所需的參數(shù),然后對總線板進(jìn)行相應(yīng)的阻抗匹配參數(shù)改進(jìn)。經(jīng)過對總線板阻抗匹配的改進(jìn)，總線上

2、的噪聲大大降低，控制系統(tǒng)長時(shí)間運(yùn)行測試中工作狀態(tài)平穩(wěn)，提高了多電平單元串聯(lián)電壓源型變頻器運(yùn)行的安全性與穩(wěn)定性。關(guān)鍵詞: 總線板 傳輸線效應(yīng) 阻抗匹配The frequency conversion equipment of voltage source of cell mid series of multi-level voltage The resistance matching for the command unit of bus board LiKai BaiDeFang LiuShuang ShuenXingTaoAbstract the bus board is high spee

3、d data transmission backboard in command unit for the frequency conversion equipment of voltage source of cell mid series of multi-level voltage, veneer for CPU , veneer for IT , veneer for PWM create veneer for power source all link on bus board, the bus board is mutual channels for digital signals

4、. In time high digital signal transmission on bus board, reverberation and oscillation of phenomena is very facility appear. When time practice use, the bus board ever time after time appear the over safety threshold interference, engender unpredictable logic error.The use resistance matching not be

5、ing suppression reverberation and oscillation phenomena to bus board. First it is make time analyzed transmission line domino effect for high digital signal on bus board, locate impressible factor of reverberation and oscillation phenomena, reckon parameter for make time restrain request, engender b

6、eing improve on relevant resistance matching parameter for bus board. As it improve resistance matching to bus board, very more fall noise on bus board, command system sun testing work state is tranquilization by long time, pull up security and stability for the frequency conversion equipment of vol

7、tage source of cell mid series of multi-level voltage sun.key word bus board analyzed transmission line domino resistance matching 1、引言：多電平單元串聯(lián)電壓源型變頻的控制單元的總線板是各功能單板的安裝和運(yùn)行的共用電源與數(shù)據(jù)平臺，是高壓變頻器控制系統(tǒng)的神經(jīng)中樞，總線板可靠而穩(wěn)定地進(jìn)行數(shù)據(jù)傳輸，是變頻器進(jìn)行正常的數(shù)據(jù)運(yùn)行和邏輯控制的關(guān)鍵。在高速數(shù)字回路中，其進(jìn)行信號傳遞的總線板一般稱為高速背板。高速背板不同于一般電路板的是,這些背板具有大尺寸、高速率、高密度、重負(fù)載

8、、信號線拓?fù)浣Y(jié)構(gòu)復(fù)雜、連接器密集、加工工藝難度大等特點(diǎn)。因此，高速系統(tǒng)背板的設(shè)計(jì)必須面對互連延遲引起的時(shí)序問題、信號串?dāng)_、傳輸線效應(yīng)、噪聲等信號完整性設(shè)計(jì)問題及電源分 配設(shè)計(jì)、EMC/EMI控制等技術(shù)問題。 要使總線板上的信號傳遞質(zhì)量達(dá)到要求，最直接的辦法就是進(jìn)行阻抗匹配。通過數(shù)字信號在長線上傳輸?shù)臅r(shí)延大小與轉(zhuǎn)輸線的特征阻抗，計(jì)算出匹配值，來有效的抑制由于線路反射或振鈴而導(dǎo)致出現(xiàn)影響邏輯設(shè)的寄生邏輯狀態(tài)。2、傳輸線理論與相關(guān)電磁兼容知識： （1）、傳輸線的概念與長線和短線的區(qū)分：傳輸線定義：傳輸線是一種能在兩點(diǎn)之間高效率地傳輸與信號的器材。當(dāng)電路中導(dǎo)線的長度可以與傳輸信號的波長相比擬，甚至超過

9、波長的很多倍，將這段導(dǎo)線即稱為傳輸線。簡單地說傳輸線即是具有分布參數(shù)的傳輸信號的長線。在總線板上，當(dāng)一條長跡線會產(chǎn)生較大的反射，則這條跡線可以被認(rèn)為是傳輸線。負(fù)載的傳輸線延時(shí)右以作為確定一條跡線是否為傳輸線的一種方法。一條跡線到底是信號線還是傳輸線，比較寬松的規(guī)定認(rèn)為如果一條跡線的傳輸信號時(shí)間小于4倍的延遲時(shí)間的時(shí)候，一條跡線就可以看作一條傳輸線。 長線與短線的區(qū)分：長線和短線的概念是相對于信號本身所對應(yīng)的，當(dāng)信號沿線傳播的延遲時(shí)間比信號變化的時(shí)間（如信號上升時(shí)間或下降時(shí)間）短得多時(shí)，信號在線上的任何反射僅反映在信號的邊沿上，這樣的線就稱為短線。當(dāng)信號沿線傳播的延遲時(shí)間與信號變化可以相比擬時(shí)，

10、由于導(dǎo)線不均勻或負(fù)載不匹配而產(chǎn)生的信號反射將在線上出現(xiàn)“振鈴”，這種較長的傳輸線就叫做長線。所以長線與短線的概念是相對的。（2）傳輸線特征阻抗計(jì)算： 分布參數(shù)電路：必須考慮參數(shù)分布性的電路稱為分布參數(shù)電路，即任何導(dǎo)線的電阻是沿導(dǎo)線全長分布的；任何線圈的電感是分布在它的每一線匝上；任何導(dǎo)線之間不僅有分布電容，且由于絕緣不良還有漏電導(dǎo)的電路。當(dāng)信號頻率或脈沖重復(fù)頻率很高時(shí)，雖然電路尺寸不大，然而電路尺寸與信號波長相比擬，就必須作分布參數(shù)電路來考慮。判別電路是否為分布參數(shù)電路，取決于電路本身的最大線尺寸和電路內(nèi)電流或電壓波長間的關(guān)系。當(dāng)時(shí)，電路可視為集總參數(shù)電路；否則，需看作分布參數(shù)電路。 均勻傳輸

11、線方程：對于分布參數(shù)電路，線上任一無限小線元z上都分布有電阻Rz，電感Lz及線間分布電導(dǎo)Gz和電容Cz。對于距傳輸線始端z處線元z的等效電路如圖： 圖1 傳輸線上線元Z的等效電路應(yīng)用基爾霍夫(Kirchhoff)定律可導(dǎo)出均勻傳輸線方程:式中: Z = R + jL Y = G + jC對于無耗傳輸線,忽略R和G的影響,則得:該式為均勻無耗傳輸線方程。 傳輸線特征阻抗計(jì)算：無耗傳輸線上的特征阻抗是：若已知在始端z=0處的電壓電流，U(0) = U0，I(0) = I0，則線上一點(diǎn)的電壓和電流用三角函數(shù)表示為：得出任一點(diǎn)的等效阻抗為： 傳輸線始端輸入阻抗是： （3）傳輸線的反射和“振鈴”信號在傳

12、輸線的反射：在傳輸線傳輸功率和信號時(shí)，若傳輸線的負(fù)載阻抗與傳輸線特性阻抗不相等，那么傳輸線終端的不連續(xù)性會引起電壓和電流的反射。這時(shí)入射波（從源端傳出）和反射波（從負(fù)載傳出）在線上將同時(shí)存在。兩者在傳輸線上按時(shí)空代數(shù)合成，形成有別于行波的另一種波“駐波”?！榜v波”的定義：在長線上波長為的信號進(jìn)行傳輸，在傳輸線終端反射后，當(dāng)在傳輸線的上位置入射波和反射波相位相同，相加電壓幅度最大。經(jīng)過/4的距離，入射波超前/2，反射波滯后/2，兩者相位相反，合成幅度最小。再經(jīng)過/4的距離，入射波和反射波相位又相同。電壓幅度呈現(xiàn)駐留、波浪式分布，這就是駐波。電壓駐波的波腹與波節(jié)之間在空間相距/4，即電流駐波的波腹

13、與電壓駐波的波節(jié)重合。電流駐波瞬時(shí)值的進(jìn)間相位也與電壓駐波瞬時(shí)值相差/2，表示傳輸線上的駐波能量實(shí)際以電場貯能與磁場貯能的形式在線上反復(fù)振蕩。 “振鈴”現(xiàn)象：系統(tǒng)中信號源與負(fù)載之間存在不匹配現(xiàn)象時(shí)，反射波按正負(fù)反射系數(shù)在線上來回以駐波的形式傳輸，稱之為“振鈴”現(xiàn)象。沒有正向和負(fù)向尖峰以及反射現(xiàn)象出現(xiàn)，這是理論上信號傳輸?shù)淖罴亚闆r。實(shí)際上，完全沒有反射影響的信號只存在于理想設(shè)計(jì)環(huán)境中。因?yàn)椴豢赡苡欣硐氲脑骷嬖?，?shí)際上元器件總會有產(chǎn)生振鈴。當(dāng)振鈴現(xiàn)象中的負(fù)向尖峰達(dá)到一定程度，可以使負(fù)載以為現(xiàn)在為邏輯“0”狀態(tài)而產(chǎn)生錯(cuò)誤的觸發(fā)。采用終端匹配技術(shù)，匹配電阻能夠吸收那些不希望出現(xiàn)的，能夠引起振鈴的能

14、量。 “匹配”概念：簡單地說，總線終端所接負(fù)載阻抗等于總線特性阻抗時(shí)，稱為總線終端是匹配連接的。匹配時(shí)，總線上只存在傳向終端負(fù)載的入射波，而沒有由終端負(fù)載產(chǎn)生的反射波。（4）、線間串?dāng)_：串?dāng)_是指一條線上的信號通過互感和互容被干擾的線上產(chǎn)生不希望的耦合信號。串?dāng)_分近端（異向）串?dāng)_和遠(yuǎn)端（同向）串?dāng)_兩種。近端串?dāng)_是電容串?dāng)_和電感串?dāng)_之和；遠(yuǎn)端串?dāng)_是電感串?dāng)_和電容串?dāng)_之差。在TTL系統(tǒng)中,近端串?dāng)_幅度可達(dá)0.8V左右,應(yīng)該盡量避免產(chǎn)生近端串?dāng)_，將平行傳輸信號的發(fā)送線和接收線分開。（5）共式噪音：當(dāng)兩個(gè)電路的電流流經(jīng)一個(gè)公共阻抗時(shí)，一個(gè)電路的電流在該公共阻抗上形成的電壓就會影響到另一個(gè)電路，這是共阻抗

15、耦合。在線上產(chǎn)生不希望的共阻抗耦合，就是共式噪音。為了減少在傳輸信號時(shí)長線上電流對電源和地的擾動，驅(qū)動器和接收器的接地端應(yīng)該直接與地線相連，同時(shí)它們的電源和地之間要加去耦電容，這樣就保證了信號傳輸時(shí)，線電流回路不對其它電路產(chǎn)生共式干擾。（6）無匹配終端跡線的最大允許長度計(jì)算：當(dāng)回路（信號源負(fù)載信號源）的傳輸延時(shí)等于信號上升時(shí)間時(shí)，利用以下公式計(jì)算： Lmqx 最大允許長度（cm）；tr 脈沖邊沿時(shí)間(ns)；tpd 傳播延遲時(shí)間(ns)經(jīng)驗(yàn)公式可以簡化為：(cm) 微波傳輸線(cm) 帶狀線如果一條跡線長度大于Lmqx ，那么應(yīng)該對這條跡線設(shè)計(jì)終端匹配阻抗。因?yàn)楝F(xiàn)在這條長線電路上就可能會出現(xiàn)反

16、射現(xiàn)象了。長線電路內(nèi)由于阻抗不區(qū)配產(chǎn)生的反射也會使電路不能實(shí)現(xiàn)相應(yīng)的功能，并且能夠產(chǎn)生射頻電流，甚至在有匹配終端的情況下，這條跡線也會存在射頻電流。3、總線板的設(shè)計(jì)原則及匹配方式的介紹：（1）總線板的定義：總線板是安裝在模塊插框背面的印制板，它通過板內(nèi)的聯(lián)接器使得每個(gè)電路板相互聯(lián)接，單板間信號的傳遞，電源的供給，均由母板上的跡線來實(shí)現(xiàn)，免了電路板間的電纜纏接，從則使整個(gè)系統(tǒng)具有很高的可靠性與易維護(hù)性，也保證整機(jī)連線的條理性。（2）總線板的設(shè)計(jì)原則： 研究在不同介質(zhì)上的信號傳輸特性，如趨膚效應(yīng)、介質(zhì)損耗等，決定選用合適的PCB材料。選擇合適的總線結(jié)構(gòu)和信號驅(qū)動/接收方式。解決電磁輻射及共模抑制問

17、題,降低設(shè)備EMC/EMI控制成本。確定高速連接器的選型。研究過孔(via)的特性及其對高速信號傳輸?shù)挠绊?。?guī)劃好電源分配設(shè)計(jì)方案，減小地平面的噪聲。規(guī)劃好互連設(shè)計(jì)規(guī)則,解決信號完整性問題,提高背板的可靠性。充分考慮背板的加工制造工藝,降低生產(chǎn)成本。（3）總線板的設(shè)計(jì)技術(shù)：阻抗控制技術(shù)阻抗控制是高速背板PCB設(shè)計(jì)中非常重要的一環(huán)，阻抗不匹配會產(chǎn)生信號反射，增加共模噪聲和共模輻射。20H規(guī)則：要求PCB版圖中的電源/地平面滿足20H規(guī)則要求。平面分割規(guī)則：地平面一般不要分割，提供最短的信號回流路徑。匹配元件位置規(guī)則：源端匹配元件應(yīng)該盡量靠近驅(qū)動器，末端匹配元件應(yīng)該盡量靠近接收端。如果網(wǎng)絡(luò)不是簡單

18、的菊花鏈，那么匹配元件的位置和匹配值應(yīng)該通過SI分析確定。差分信號長度匹配規(guī)則：高速差分信號長度應(yīng)匹配，減小環(huán)路面積。電源分配設(shè)計(jì)采用電源/地平面方式，保證地平面的完整性。電源和地之間的緊耦合是極好的高頻旁路電容。規(guī)則約束驅(qū)動布線對于特定的拓?fù)浣Y(jié)構(gòu)（如菊花鏈）、分支（stub）長度、延時(shí)要求、過孔數(shù)限制、走線長度匹配等, 采用規(guī)則約束驅(qū)動布線,充分發(fā)揮布線器的高效性和嚴(yán)密性。將不同信號電平的CMOS/TTL信號與高速LVDS信號隔離，避免這些含有噪聲的單端CMOS/TTL信號交叉耦合到LVDS信號上。當(dāng)差分線對離開IC或連接器時(shí)，應(yīng)盡可能盡早靠近在一起走線，這有助于消除反射并保證噪聲是以共模方

19、式耦合。將過孔數(shù)量減到最少。（4）總線板不同拓樸結(jié)構(gòu)采用的不同類型的匹配技術(shù)方式：“點(diǎn)點(diǎn)”結(jié)構(gòu)：DR 圖2 總線板“點(diǎn)點(diǎn)”拓樸 常見的一種驅(qū)動端接一個(gè)負(fù)載端，可在驅(qū)動端串小阻值電阻或并聯(lián)一個(gè)阻值為Z0（跡線的特征阻抗）的電阻在終端。星形結(jié)構(gòu)：DRRRR 圖3 總線板“星形結(jié)構(gòu)”拓樸對于星形結(jié)構(gòu)來說，其負(fù)載分散，各負(fù)載之間影響小，但需提高驅(qū)動能力，減小驅(qū)動端的輸出阻抗，可采用始端串阻方式實(shí)現(xiàn)。需要注意的是，這各種方法改善有限。遠(yuǎn)端簇族形結(jié)構(gòu)：DRRRT圖4 總線板“遠(yuǎn)端竹簇族形結(jié)構(gòu)”拓樸遠(yuǎn)端簇族形結(jié)構(gòu)是星形結(jié)構(gòu)的一種變化，當(dāng)各負(fù)載接近時(shí)，需考慮相互之間影響。在布線時(shí)應(yīng)減小接頭T到各負(fù)載端的距離。

20、這種結(jié)構(gòu)可在各負(fù)載終端處加電阻并聯(lián)匹配。H型結(jié)構(gòu)DRRRR圖5 總線板“H型結(jié)構(gòu)”拓樸H型結(jié)構(gòu)也是星形結(jié)構(gòu)的一種變化，各負(fù)載干擾小，比星形結(jié)構(gòu)易驅(qū)動，在負(fù)載端加上拉與下拉電阻進(jìn)行匹配或者用并聯(lián)RC網(wǎng)絡(luò)方式進(jìn)行匹配。菊花鏈結(jié)構(gòu)DRRRR圖6 總線板“菊花鏈結(jié)構(gòu)”拓樸菊花鏈結(jié)構(gòu)中負(fù)載相互有一定影響，但總線傳輸較穩(wěn)定，常在最后一個(gè)終端，根據(jù)阻抗加上拉與下拉電阻進(jìn)行匹配或者用并聯(lián)RC網(wǎng)絡(luò)方式進(jìn)行匹配。不能用串阻方式解決反射問題。在工程應(yīng)用中推薦使用這種拓樸結(jié)構(gòu)。4、變頻器控制單元介紹及總線板阻抗匹配結(jié)構(gòu)：(1)、變頻器控制單元的功能：變頻器的控制單元是高壓變頻器的控制核心，全部的程序均在其上運(yùn)行，是變

21、頻器的大腦和神經(jīng)中樞，是變頻器運(yùn)行的基礎(chǔ)。其主要的功能是： 變頻器程序的存儲與運(yùn)行的平臺，其操作系統(tǒng)程序直接寫入在DSP中，其操作參數(shù)存入EERAM中，當(dāng)每次加電進(jìn)，DSP自動運(yùn)行引導(dǎo)程序，并對所有信號進(jìn)行復(fù)位。 變頻器程序運(yùn)行后，首先對控制單元本身進(jìn)行自檢，在自檢過程中，所有輸出/輸出均被禁止。當(dāng)自檢一切正常，運(yùn)行指示標(biāo)志發(fā)出，若有異常，保持變頻器在封鎖狀態(tài)，同時(shí)報(bào)出在自檢中所發(fā)現(xiàn)的異常。 使用通訊接口和狀態(tài)接口，將變頻器的運(yùn)行狀態(tài)傳送到人機(jī)界面，同時(shí)從人機(jī)界面接收指令，完成操作人員對變頻器的控制要求。 具有完善的保護(hù)功能，變頻器發(fā)生短路、接地、過流、過載、過壓、欠壓、過熱等故障時(shí)，系統(tǒng)均能

22、及時(shí)告警或保護(hù)。 功率單元的控制信號的輸出，并接收控制單元運(yùn)行狀態(tài)的信號。 采用優(yōu)化空間矢量PWM運(yùn)算方法，通過控制信號輸出，使功率單元輸出波形接近正弦波。 內(nèi)置PID調(diào)節(jié)器，可以實(shí)現(xiàn)閉環(huán)控制。（2）、控制單元硬件結(jié)構(gòu):控制單元器件：控制單元共有六塊PCB板和一個(gè)箱體組成，其分類如下：總線板 1塊電源供應(yīng)單板 1塊中央處理器單板 1塊信號接口單板 1塊標(biāo)準(zhǔn)PWM信號驅(qū)動單板 3塊鋁制控制單元小箱 1個(gè) 控制單元的結(jié)構(gòu)型式：控制單元的拓樸結(jié)構(gòu)是總線板做為背板，安裝于鋁制控制單元小箱的底部，上背板上依次插入電源供應(yīng)單板、中央處理器單板、信號接口單板、A相標(biāo)準(zhǔn)PMW信號驅(qū)動單板、B相標(biāo)準(zhǔn)PMW信號驅(qū)

23、動單板、C相標(biāo)準(zhǔn)PMW信號驅(qū)動單板?？刂茊卧M裝完成后如圖所示：總線板電源供應(yīng)插板中央處理器插板信號接口插板標(biāo)準(zhǔn)PWM信號驅(qū)動插板 圖7 變頻器控制單元外觀圖（3）、總線板的結(jié)構(gòu)介紹：總線板的應(yīng)用環(huán)境： 總線板是各單板的信號相互傳輸和電源供應(yīng)的公共通道和接口的載體，同時(shí)具備有電源接入，數(shù)字量信號的輸入、輸出節(jié)點(diǎn)?？刂茊卧娜啃盘柵c能量供應(yīng)都從總線板進(jìn)行連接，其應(yīng)用環(huán)境如圖： 電源供應(yīng)插板中央處理器插板信號按口按板標(biāo)準(zhǔn)PWM信號驅(qū)動插板(A相）標(biāo)準(zhǔn)PWM信號驅(qū)動插板(B相）標(biāo)準(zhǔn)PWM信號驅(qū)動插板(C相） 總 線 板內(nèi)部外部交流電源直流電源狀態(tài)輸出控制輸入 圖8 總線板應(yīng)用環(huán)境示意圖總線板的布局

24、：總線板是屬于高速綜合性背板，根據(jù)應(yīng)用的需要，在上布置有電源接口插座一個(gè)，數(shù)據(jù)信號插座8個(gè)，電源與狀態(tài)通訊插座8個(gè)。其整體的布局從各方面的環(huán)境與工作要求，采用菊花鏈結(jié)構(gòu)的拓樸進(jìn)行布局，其結(jié)構(gòu)如圖： 圖9 控制單元總線板外觀圖(4)、總線板電路圖及應(yīng)用器件：總線板電路圖: 總線板共計(jì)17個(gè)插座接口，其余為匹配電阻和濾波電容，其電路如圖： 圖10 總線板線路原理圖總線板插座引腳說明： 在總線板上，信號回路采用64孔插座，電源和控制回路采用32孔插座。信號回路插座其中地址總數(shù)16個(gè)引腳，數(shù)據(jù)總線16個(gè)引腳，電源4個(gè)引腳，有無插板2個(gè)引腳，狀態(tài)控制信號26個(gè)引腳。電源和控制回路插座電源24個(gè)引腳，控制

25、節(jié)點(diǎn)端口8個(gè)引腳。 總線板結(jié)構(gòu)說明： 總線板是長309mm,寬316mm的雙層PCB板。信號插座接口的距離是30.5mm,電源插座接口的距離是30.5mm,布局結(jié)構(gòu)均為菊花鏈結(jié)構(gòu)。在信號插座接口的左右二側(cè)加匹配電阻，在每個(gè)電源插座附近加濾波電容。(5)、總線板匹配電阻參數(shù)：每根數(shù)字總線的電阻匹配：每根數(shù)字總線采用1.1K上拉電阻值和1.1K下拉電阻值進(jìn)行阻抗匹配，在總線板上，采用222網(wǎng)絡(luò)電阻，在電源處進(jìn)行并聯(lián)后接到數(shù)字總線，如圖： 圖12 數(shù)字總線匹配電阻 每根地址總線的電阻匹配： 每根數(shù)字總線采用2.2K上拉電阻值和2.2K下拉電阻值進(jìn)行阻抗匹配，在總線板上，采用222網(wǎng)絡(luò)電阻，直接在電源

26、處接線聯(lián)接。如圖： 圖13 地址總線匹配電阻 控制指令引腳電阻匹配：每根控制指令總線采用1.1K上拉電阻值進(jìn)行阻抗匹配，在總線板上，采用222網(wǎng)絡(luò)電阻，直接在電源處并聯(lián)接線聯(lián)接。BR.1、HOLD.1、INT2.1、INH、TRIP、RST、BIO共計(jì)8根。如圖： 圖14 控制指令總線匹配電阻 接收幀同步脈沖引腳電阻匹配：接收幀同步脈沖的引腳是4個(gè)，分別是RES1、RES2、RES3、RES4。具有相同匹配的是FINH（禁止信號反相）引腳。均1.1K上拉電阻值和1.1K下拉電阻值進(jìn)行阻抗匹配。 選通、時(shí)鐘等信號引腳電阻匹配：其余的13個(gè)控制信號引腳，采用2.2K上拉電阻值和2.2K下拉電阻值進(jìn)

27、行阻抗匹配。 不加電阻匹配的總線引腳：電源引腳4個(gè)，插板測定信號總線引腳2個(gè)，在其上沒有數(shù)字開關(guān)信號傳輸，故不加電阻匹配。5、高壓變頻器先期研發(fā)中出現(xiàn)的不確定故障及對原因的查找：（1）、高壓變頻器總線板的研發(fā)： 在研發(fā)初期,由于總線上元件少,且跡線相對簡單,對于總線上的電磁兼容性未作深入的分析，按照統(tǒng)一的規(guī)格進(jìn)行了設(shè)計(jì)總線的匹配參數(shù)。在模擬測試運(yùn)行和各種保護(hù)試驗(yàn)時(shí)均符合設(shè)計(jì)要求。當(dāng)多電平單元串聯(lián)電壓源型變頻器的第一臺概念設(shè)備完成后,在進(jìn)行連續(xù)運(yùn)行的測試經(jīng)過一個(gè)月后,相繼出現(xiàn)了各種類型不確定的故障,嚴(yán)重影響高壓變頻器的研發(fā)正常進(jìn)度。（2）、變頻器運(yùn)行時(shí)出現(xiàn)的不確定性故障介紹：故障現(xiàn)象： 高壓變頻

28、器通過72小時(shí)帶載測試通過后，進(jìn)行長時(shí)間帶電空載運(yùn)行穩(wěn)定性測試。當(dāng)測試經(jīng)過二個(gè)多月后，高壓變頻器在正常運(yùn)行中，出現(xiàn)不確定性的跳閘、停機(jī)、封鎖、程序飛車，等故障現(xiàn)象。 在二次故障出現(xiàn)間隔期間，變頻器運(yùn)行穩(wěn)定，無異常，調(diào)節(jié)時(shí)各種參數(shù)穩(wěn)定。故障后，其器件未出現(xiàn)損壞，單體檢測均合格。 規(guī)律總結(jié)： 在長時(shí)間的測試中，其規(guī)律是初次上電時(shí)，偶爾出現(xiàn)故障。如未報(bào)故障，即可正常運(yùn)行測試一星期以上無問題。 控制單元中，裝有三塊標(biāo)準(zhǔn)的PWM輸出板。故障中經(jīng)常報(bào)出PWM3單板故障，但是將PWM3插槽上的單板放到別的插槽上，卻又工作正常，而換過來的標(biāo)準(zhǔn)PWM輸出單板開始報(bào)故障。 在運(yùn)行測試環(huán)境安裝完成后，在一個(gè)月內(nèi)運(yùn)行

29、正常，其后開始不確定性地出現(xiàn)故障。從最初的三個(gè)星期一次，升至一個(gè)星期，三天，最后達(dá)到一天次。在后期，在測試現(xiàn)場，曾在一天中出現(xiàn)二次故障停機(jī)。在將高壓變頻器停用一個(gè)月后，重新加電，則仍可穩(wěn)定運(yùn)行半個(gè)月，其后又開始頻繁跳閘。（3）、艱難的故障原因查找過程：故障原因查找方案：由于故障是屬于離散性的故障，具有隨機(jī)，不確定性。且無元件損壞，數(shù)據(jù)丟失等硬性故障特征。所有分系統(tǒng)，器件單獨(dú)測試均符合要求，在沒有此類故障解決的經(jīng)驗(yàn)情況下，只好采用最復(fù)雜，最耗時(shí)，同時(shí)也是最準(zhǔn)確的排除法進(jìn)行故障原因的查找。對電容類器件進(jìn)行升級：由于故障是隨著時(shí)間加長，而報(bào)出次數(shù)增多，首先對于所有控制系統(tǒng)中的濾波電容的耐壓等級進(jìn)行升

30、級，將全部小濾波電容全部更換。在更換完成后，故障現(xiàn)象依然出現(xiàn)。提高信號傳輸效率：將全部的信號光纖全部重新打磨，提高光信號的傳輸效率。并對從控制單元到功率單元的通迅協(xié)議進(jìn)行調(diào)整，著重于數(shù)據(jù)包校驗(yàn)位，加強(qiáng)數(shù)據(jù)傳輸?shù)姆€(wěn)定性，優(yōu)化光信號轉(zhuǎn)換為數(shù)字信的時(shí)序同步性。并專組裝出一套通訊分系統(tǒng)在試驗(yàn)臺上進(jìn)行測試,保證其無誤碼和漏碼的現(xiàn)象。高壓變頻器當(dāng)按照光信號的優(yōu)化方案改造完成后,故障現(xiàn)象依舊出現(xiàn)。 保持單元個(gè)體參數(shù)的一致性：將出現(xiàn)報(bào)警的功率單元用備用功率單元進(jìn)行更換，在將6只備用功率單元全部更換完畢后，故障依然出現(xiàn)。后將原報(bào)過故障的功率單元換上，出現(xiàn)故障時(shí)，并不是換上的功率單元報(bào)警，故判明功率單元的個(gè)體之間

31、性能的偏差不是出現(xiàn)故障的原因。 調(diào)整IGBT驅(qū)動的過流保護(hù)限值：在所報(bào)的故障中，導(dǎo)致停機(jī)和跳閘報(bào)出故障均為IGBT過流?？紤]是不IGBT驅(qū)動的過流保護(hù)限值太小。先將IGBT的過流保護(hù)限值加大一倍，在運(yùn)行中還是報(bào)IGBT過流。后將其調(diào)至三倍，還是報(bào)過流。最后為確定故障原因，將IGBT過流保護(hù)功能封鎖，查看是否由于過流誤報(bào)所造成。在將IGBT過流保護(hù)功能封鎖后，變頻器跳閘時(shí)故障未報(bào)過流，報(bào)出功率單元損壞。經(jīng)過檢查，二個(gè)功率單元內(nèi)部的IGBT元件全部由于過流燒毀。從而確定IGBT驅(qū)動過流保護(hù)正常，是由于控制信號失常造成IGBT出現(xiàn)真實(shí)的大電流而出現(xiàn)的保護(hù)，不是誤報(bào)警。 對標(biāo)準(zhǔn)PWM信號驅(qū)動單板的FP

32、GA程序進(jìn)行調(diào)整：通過以上損失慘重的更改與測試，初步已經(jīng)判明其故障原因不在功率單元內(nèi)，而是控制單元輸出到功率單元的信號異常。故首先集中精力對控制單元中的PWM信號生成的部分進(jìn)行優(yōu)化。將FPGA的裝入程序中，加入了信號濾波，二次校對，基波校對，時(shí)序基準(zhǔn)調(diào)整。在經(jīng)過優(yōu)化的FPGA程序加入后，取得了明顯的效果，由頻繁的天天跳閘變?yōu)榱吮容^穩(wěn)定的五天左右跳閘一次。雖然有一定效果，但明顯不是最主要的原因。 對CPU單板的故障回路進(jìn)行檢測：高壓變頻器的PWM波形計(jì)算,控制參數(shù)計(jì)算均由CPU單板中的DSP完成。將報(bào)出故障種類的DPS數(shù)據(jù)管腳跡線斷開，在中間串入20歐電阻，改善其信號采信的穩(wěn)定性。在更改完畢后，

33、故障報(bào)出的現(xiàn)象不但未減少，反而更加嚴(yán)重，只好再接電阻去除。 搭建控制單元模擬運(yùn)行實(shí)驗(yàn)臺：由于現(xiàn)場條件的艱苦和多次試驗(yàn)未成功的磨難，研發(fā)核心組人員的體力和精神極度消耗，危及研發(fā)人員的健康水平，同時(shí)現(xiàn)場測試的壓力，更不利于這種疑難問題的解決。經(jīng)過以上的工作，判明故障的原因就在高壓變頻控制單元的內(nèi)部，故將故障原因查找的場地由測試現(xiàn)場改為研發(fā)中心，在研發(fā)中心內(nèi)專門搭建一個(gè)控制單元連續(xù)運(yùn)行的仿真模擬系統(tǒng)，使控制單元分系統(tǒng)處于和測試環(huán)境中一樣的工作環(huán)境中連續(xù)運(yùn)行。在模擬仿真系統(tǒng)的連續(xù)測試與更改中，終于查找出故障出現(xiàn)的真正原因。（3）、高壓變頻器故障原因的確定：在更改中出現(xiàn)穩(wěn)定運(yùn)行的狀態(tài)：在實(shí)驗(yàn)?zāi)M臺上，進(jìn)

34、行了多種方案的更改和測試，其故障現(xiàn)象還是時(shí)有時(shí)無的頻繁出現(xiàn)。在最后一次用輸出延長板對DSP進(jìn)行程序改寫后，由于過于疲勞與壓抑，未恢復(fù)成正常狀態(tài)，直接帶著延長板進(jìn)行測試，結(jié)果出乎意料，帶在延長板的控制單元在試驗(yàn)臺上穩(wěn)定運(yùn)行40天而未出現(xiàn)故障。 圖15 控制制單元帶延長板運(yùn)行 根據(jù)穩(wěn)定狀態(tài)確定影響故障的參數(shù)：在出現(xiàn)穩(wěn)定運(yùn)行狀態(tài)后，研發(fā)組人員對其進(jìn)行了的反復(fù)的分析，為什么加一個(gè)延長板會有這么大效果。在控制單元系統(tǒng)中有一個(gè)延長板，那么改變最大的就是總線板的阻抗特征參數(shù)。當(dāng)總線板阻抗參數(shù)改變，就會使故障現(xiàn)象消失。那么就確定故障的原因就應(yīng)在總線板上。在系統(tǒng)中，總線上的信號種類是最多的，那么其電磁環(huán)境就是最

35、惡劣的。在總線板上測試的正常工作時(shí)的騷擾信號如圖： 圖16 總線上正常的騷擾信號 故障原因進(jìn)行確認(rèn)：出現(xiàn)使高壓變頻器不能正常投入運(yùn)行的故障，其代表了高壓變頻器研發(fā)的失敗。在這種壓力下，故障分析時(shí)均將分析范圍集中在了各個(gè)關(guān)鍵部件和程序上，恰恰忽略了結(jié)構(gòu)極為簡單，卻是所有信號的傳輸通道的總線板。故障的確定不能僅靠分析，必須得有實(shí)際的數(shù)據(jù)和參數(shù)。將控制單元在模擬仿真系統(tǒng)環(huán)境下連續(xù)運(yùn)行，在總線上用示波器進(jìn)行設(shè)定抓取2V-4伏之間的尖峰。經(jīng)過三天的運(yùn)行，成功地在總線上抓取到一個(gè)超過信號閾值的尖峰干擾。其波形如圖：超過信號閾值的干擾波形 圖17 總線上超過閾值的干擾波形在控制單元的數(shù)字回路中，DSP、CP

36、LD、FPGA的信號有效電平是3.3V，當(dāng)干擾尖峰大于2.7V時(shí)，則信號端口會將干擾值誤認(rèn)為是正常信號，擾亂正常的邏輯順序，生成不知預(yù)知的操作，導(dǎo)致高壓變頻器現(xiàn)故障。此類故障的特點(diǎn)就是隨機(jī)，不可預(yù)測，出現(xiàn)的故障現(xiàn)象多，會隨著運(yùn)行環(huán)境變化而變化，使研發(fā)人員極難找到其真正的原因。（4）、高壓變頻器故障解決的預(yù)定方案：對總線板的阻抗參數(shù)進(jìn)行計(jì)算，根據(jù)總線上信號的波長計(jì)算出最優(yōu)匹配參數(shù)。根據(jù)計(jì)算出的參數(shù)進(jìn)行電阻匹配的更改，更改后在模擬試驗(yàn)臺進(jìn)行測試，檢測其匹配效果是否合格。6、總線板阻抗參數(shù)計(jì)算：(1)、總線板上信號的種類與數(shù)量：DSP與外部存儲器和I/O空間聯(lián)系總線： DB0DB15 16位數(shù)據(jù)總線

37、 頻率20兆 AB0AB15 16位地址總線 頻率20兆 DS.1 數(shù)據(jù)存儲器選擇 頻率20兆 IS.1 I/O空間選擇信號 頻率20兆BR.1 總線請求信號 頻率20兆 READY.1 外部設(shè)備就緒信號 RD.1 讀選擇信號 WE.1 寫允許信號 STRB.1 外部有效選通信號 R-/W.1 讀/寫信號 XF 外部標(biāo)志 CLKOUT 輸出主時(shí)鐘信號DSP初始化、中斷、復(fù)位操作信號 HOLD.1 總線請求輸入 HOLDA1.1 總線請求輸出 INT2.1 可屏蔽中斷2 INT3.1 可屏蔽中斷3 RS.1 復(fù)位 BIO 轉(zhuǎn)移控制CPLD邏輯控制信號FRE1 FRE2 FRE3 FRE4 FRE

38、F FSYN INH FINH TRIP RST BS0 BS1 BS2 BS3有板插入信號BCHECK0 BCHECK1(2)、總線板上各信號接口端子與匹配電阻的間距：總線板上的尺寸數(shù)據(jù)： 圖18 總線板數(shù)據(jù)端子位置圖(2)、總線板上的數(shù)據(jù)線的傳輸線特計(jì)算：數(shù)據(jù)總線頻率是20M，計(jì)算其上升沿時(shí)間為：數(shù)字信號的上升速率按總線輸出緩沖器74AHC245，查數(shù)據(jù)表得其上升沿時(shí)間： ns數(shù)字信號脈寬： ns三態(tài)緩沖器74AHC245的驅(qū)動能力滿期足數(shù)字信號傳輸穩(wěn)定性要求。確定長線的長度為：按帶狀線計(jì)算(cm) （3）、通過總線板的具體尺寸，確定總線板的跡線長度：CPU信號接口端子到TI端子的跡線長度

39、：mmCPU信號接口端子到PWM1端子的跡線長度：mmCPU信號接口端子到PWM2端子的跡線長度：mmCPU信號接口端子到PWM3端子的跡線長度：mmCPU信號接口端子到尾端匹配電阻的跡線長度：mm(3)、分析總線板中長線的數(shù)量：單獨(dú)從總板板進(jìn)行分析：根據(jù)數(shù)據(jù)頻率和數(shù)字信號上升沿?cái)?shù)據(jù)進(jìn)行計(jì)算，得出其跡線長度大于245mm即為長線。從以上數(shù)據(jù)得出，總線板上的跡線長度最長為228.7mm。僅對于總線板單獨(dú)來說，總線板的跡線是短線，對于其阻抗匹配要求不嚴(yán)，從功耗角度考慮，原設(shè)計(jì)加大阻值匹配應(yīng)是符合要求的。從控制單元系統(tǒng)進(jìn)行分析：總線上的數(shù)據(jù)信號并不是全部在總線上傳送，其總線在單板之上還有跡線。那在從

40、一塊單板的總線驅(qū)動器到另一快單板的總線驅(qū)動器的傳輸線長度應(yīng)為總線加上單板內(nèi)從總線驅(qū)動器到總線端子的長度。每一塊單板從總線驅(qū)動器到總線端子跡線的長度是50mm，則實(shí)際上總線的長度為：CPU單板總線數(shù)字信號到TI單板的傳輸線長度：mmCPU單板總線數(shù)字信號到PWMI單板的傳輸線長度：mmCPU單板總線數(shù)字信號到PWM2單板的傳輸線長度：mmCPU單板總線數(shù)字信號到PWM3單板的傳輸線長度：mmCPU信號接口端子到尾端匹配電阻的跡線長度：mm控制單元內(nèi)總線上的長線范圍：根據(jù)對控制單元系統(tǒng)進(jìn)行分析，其中CPU單板總線數(shù)字信號到PWM3單板的傳輸線長度是252.5mm，CPU信號接口端子到尾端匹配電阻的

41、跡線長278.7mm，都已經(jīng)超過了長線的上限值245mm，故從CPU單板總線數(shù)字信號到PWM3單板和CPU信號接口端子到尾端匹配電阻的跡線均屬于長線的范圍。通過分析計(jì)算是PWM3單板到CPU單板的信號線已經(jīng)屬于長線，這與在變頻器進(jìn)行調(diào)試和運(yùn)行中，三塊標(biāo)準(zhǔn)的PWM板，在PWM3插槽上的標(biāo)準(zhǔn)單板報(bào)故障次數(shù)超過PWM1和PWM2插槽上標(biāo)準(zhǔn)單板報(bào)故障的三倍左右次數(shù)的現(xiàn)象一致。根據(jù)以上的分析結(jié)果，符合在故障現(xiàn)象中，同樣的單板，在不同位置為什么有時(shí)工作正常，而有時(shí)工作不正常這個(gè)讓全體研發(fā)人員極度困惑的難題。（4）、總線板特征阻抗的計(jì)算：總線板特征阻抗計(jì)算公式：根據(jù)控制單元總線板的結(jié)構(gòu)，采用單層帶狀線阻抗近

42、似公式： 跡線特征阻抗（） 板材料絕緣系數(shù)（pF/cm） 信號層相對于層的距離（cm） 跡線的寬度（cm） 跡線的厚度（cm）按工程方法得出線的特征阻抗方法： 在實(shí)際的工作中，若非進(jìn)行仿真或材料性能測試，由于其要求對各項(xiàng)屬于材料特性的參數(shù)要求較多，正常進(jìn)行電力電子設(shè)備研發(fā)人員不易精確掌握。故在實(shí)際中一般不采用計(jì)算的方式進(jìn)行，而采用典型PCB跡線阻抗表進(jìn)和查詢。阻 抗W（mm）13l(cmC-1kHz5.7m17m57m170m5.7m19m57m10kHz5.75m17.3m58m175m5.9m20m61m100kHz7.2m24m92m310m14m62m225m30