數(shù)字電子鐘課程設計報告

1、一、電路仿真與設計3.1所需芯片及芯片管腳圖 cd4518 cd4068 cd4002 cd4011 cd4069 5551.3設計過程 時間顯示模塊：電路可以用3個cd4518作為核心芯片，進行級聯(lián)，再輔以若干邏輯門，完成進位、置零等功能，cd4518是雙十進制計數(shù)器，有兩個時鐘輸入端，正好可以滿足進位和校時的功能，而不會產(chǎn)生干擾，且有一個置零功能，可以組成六十進制和二十四進制的計數(shù)器。1.2時、分、秒顯示電路模塊設計 整個電路的的核心芯片是cd4518，它是一個雙10進制加法計數(shù)器，因此只需要三個芯片，進行級聯(lián)即可實現(xiàn)兩個六十進制和一個二十四進制計數(shù)器，再加上一些合適的邏輯門，實現(xiàn)置零和進

2、位。秒顯示電路設計，右邊為秒個位，左邊為秒十位，秒個位的電路中置零引腳和時鐘輸入端cp1必須接地，這是因為cmos的引腳不能懸空，否則會影響實驗結果，cp0接秒脈沖信號，考慮到秒個位計數(shù)到9的時候必須進位，所以在顯示0的同時輸出一個進位信號，輸出是0000，因此可以用一個或非門，當輸出是0000的時候提供一個進位信號至秒十位的時鐘輸入端，秒十位另一個時鐘輸入端接地，當秒十位計數(shù)器計到5時，在輸出為0110時提供一個信號到秒十位計數(shù)器的置零端，使其實現(xiàn)01100000，即六十進制。分計數(shù)顯示電路設計，原理與秒計數(shù)顯示電路接近，分個位的時鐘輸入端接來自秒十位的進位信號，另外一個時鐘輸入端接校時電路

3、模塊，由于設計的過程是分塊設計的，因此先將該時鐘輸入端接地，分十位的原理也是一樣的。時計數(shù)顯示電路設計，與分、秒不同的是，這一塊是24進制，當時十位為0、1的時候，時個位正常從09顯示；當時十位為2時，要求時個位的顯示是0、1、2、3，然后就回到0，因此在置零這一部分接法不同于分、秒計數(shù)顯示電路，考慮到當時計數(shù)器為23時必須變?yōu)?0，即當時十位輸出為0010、時個位輸出為0100時，分別變?yōu)?000、0000，因此可用一個與門實現(xiàn)，時十位和時個位都必須置零。1.3校時電路模塊設計校時模塊的設計思路如圖所示，使用實驗箱上的消除抖動的按鍵開關，每按一次就輸出一個信號，調(diào)節(jié)分個位和時個位，考慮到實際

4、接線時可能會出現(xiàn)干擾現(xiàn)象，即校時模塊中的校時信號會影響到原來的秒十位進位信號和分十位進位信號，所以進位信號輸入和校時信號輸入接在不同的時鐘端，這剛好利用了cd4518有兩個時鐘輸入端的優(yōu)點。1.4綜合電路二、電路調(diào)試及實物照片2.1電路調(diào)試課程設計的起點在于仿真，使用仿真軟件做出來后，還要進行接線，這時候整個電路的成功與否，就在最后的調(diào)試了。在這次電路的調(diào)試過程中，遇到很多問題：1.在設計起初我也毫無頭緒，然后就試著在網(wǎng)上找方案，起初也是為了經(jīng)濟與實惠而選這個方案，但在做的過程中我才發(fā)現(xiàn)其中的困難，網(wǎng)上的電路圖根本就無法運行但電路圖確實正確的，然后我就猜想是仿真軟件中芯片的引腳不同它的cloc

5、k非與clock相反然后我就和任晶開始改進電路圖并且發(fā)現(xiàn)網(wǎng)上的圖中的鬧鐘是死的，而我想將鬧鐘變成活的于是又該進，原圖中的缺陷實在太多，我費了一周才把電路模擬好。2、電路模塊之間或者接線之間的干擾，老師上課時說過了當接觸點點位超過3v時才為懸空而cd4518每一級的clock在設計中都是懸空的而在實際電路中該點電位不到3v所以在實際電路中該點并不是真正的懸空會相互之間產(chǎn)生明顯的干擾現(xiàn)象使得數(shù)碼管出現(xiàn)數(shù)據(jù)閃動現(xiàn)象，后來經(jīng)過我的認真分析我個人認為把懸空的clock與本位的d接在一起并將進位信號和校時信號接在不同的時鐘輸入端上，既不影響時鐘的運行而且還可以消除懸空對電路的干擾。從而使得時鐘穩(wěn)定的運行。

6、 3校時部分，我購買的校準開關是電壓開關而不是跳變開關從而使得在校準時它會出現(xiàn)越變，然而出現(xiàn)不穩(wěn)定的原因會有很多，開始我懷疑單刀雙擲開關的斷開并非是低電平于是我就將一端接高電平一端接低電平，結果發(fā)現(xiàn)在校時的過程中進位穩(wěn)定了好多，但還是有誤差然后我就問了一些學長，原來進位不穩(wěn)定原因是脈沖開關不能用電壓開關而要用脈沖開關，并且還要加防顫抖開關。4.鬧鐘部分：在我安裝鬧鐘部分時又出現(xiàn)了一些問題那個仿真軟件兩個對稱的電路圖中只要有一個能運行那么與他對稱的那個也能運行但在實際中卻不能運行，而恰恰就是這一個缺陷使我重新接了一次。三、存在問題 完成了課程設計的基本要求，但是這個電子鐘是沒有實用價值的，現(xiàn)實中

7、不可能用這么多芯片去生產(chǎn)一個普通的電子鐘，但這是學習的一種途徑。我設計的這個電路在校時時沒有一個開關可以使秒的計數(shù)暫時停止，而且有的時候秒也是需要調(diào)節(jié)的，由于材料不足等原因，報時的“音樂”也顯得有些單調(diào)cmos管為電壓型芯片而ttl為電流型芯片要考慮到其中的轉(zhuǎn)化，cmos較為省電功耗較小。其中校時部分也沒有得到完善，原本還設想將整點報時加進去但由于材料和板子空間的限制所以不能完成希望在以后的日子能加以完善。 四、心得體會經(jīng)過這段時間的課程設計，我學到了許多東西，對課本上的內(nèi)容的理解加深了印象，同時也學會了一種學習的態(tài)度。理論要聯(lián)系實踐，當然實踐也離不開理論，由于對課本的內(nèi)容還不是很熟悉，所以在

8、做這個課程設計前，我看了很多關于cmos芯片的應用實例。理論上的知識搞定了，接下來就是開始設計了，mulitisim仿真，給我的印象是簡潔實用，很多電路都能在上面先進行仿真，不過我這個題目的核心芯片在仿真上面，出現(xiàn)了一些問題，一些管腳的位置和實際的不一樣，仿真調(diào)試不成功，于是我就想到，按照理論來講這是沒有錯的，為了驗證清除，我先將電路進行分模塊調(diào)試，把每一部分都仔細檢查了一遍，最終發(fā)現(xiàn)了與仿真的不同，接線是一樣的，不過在真實的接線中可行，在仿真中卻不行，最大一個不同之處就在于校時模塊，雖然仿真是那種接法可行，不過在實際接線中我采用了另外一種接法。這次課程設計也再次讓我看到理論與實踐的差別和聯(lián)系，理論固然重要，然而我們要在實踐中發(fā)現(xiàn)錯誤，并解決錯誤，也提高了自己的動手能力和實際解決問題的能力。更加鍛煉了我學習中那認真嚴謹?shù)膶W習態(tài)度，比如說，獨立思考獨立完成，認真接線，仔細檢查等，這些都是對我們自身能力的一種培養(yǎng)，在以后的學習甚至工作中，很多東西都只能靠自己去獨立思考完成，因此我們也藉此學會了一種獨立思考的學習態(tài)度。無論最后的結果是怎樣，你參與了，你