主存儲器PPT課件

1、存儲器是信息存放的載體存儲器為計算機能夠脫離人的直接干預，自動地工作為提供了基礎。存儲器的容量越大，存放的信息就越多，計算機系統(tǒng)的功能也就越強。存儲器的工作速度相對于CPU總是要低1至2個數(shù)量級。存儲器的工作速度又是影響計算機系統(tǒng)數(shù)據(jù)處理速度的主要因素。存儲器的功能與意義第1頁/共59頁計算機系統(tǒng)對存儲器的要求是容量要大、存取速度要快，但容量大、速度快與成本低是矛盾的，容量大、速度快必然使成本增加。為了使容量、速度與成本適當折衷，現(xiàn)代計算機系統(tǒng)都是采用多級存儲體系結構： 主存儲器(內(nèi)存儲器)、輔助(外)存儲器以及網(wǎng)絡存儲器，如圖6-1所示。第2頁/共59頁圖6-1 存儲層次結構第3頁/共59頁

2、在CPU與主存儲器之間有一層稱為高速緩沖存儲器(Cache)。Cache容量較小，目前一般為幾百千字節(jié)(KB)，其工作速度幾乎與CPU相當。主存儲器（內(nèi)存條）容量較大，目前一般為128MB或256MB，工作速度比Cache慢。但目前所用的SDRAM、DDR SDRAM和RDRAM性能已有了極大的提高。外存儲器容量大，目前一般為幾十吉字節(jié)(GB)，但工作速度慢。存儲器的層次結構第4頁/共59頁多級存儲器結構的作用與現(xiàn)狀這種多級存儲器體系結構，較好地解決了存儲容量要大，速度要快而成本又比較合理的矛盾。前兩種存儲器也稱為內(nèi)存儲器，目前主要采用的是半導體存儲器。目前，半導體存儲器的集成度大大提高，體積

3、急劇減小，成本迅速降低。外部存儲器，目前主要是磁介質存儲器，其容量迅速提高，最常見是幾十GB的硬盤。另外，移動硬盤、只讀光盤、可擦除的光盤也迅速發(fā)展。第5頁/共59頁6.1 半導體存儲器的分類半導體存儲器可分為兩類： 讀寫存儲器RAM，和只讀存儲器ROM。RAM主要用來存放各種現(xiàn)場的輸入輸出數(shù)據(jù)、中間計算結果、與外存交換的信息以及作為堆棧使用。它的存儲單元的內(nèi)容按照需要既可以讀出，也可以寫入或改寫。ROM的信息在使用時是不能改變的，它只能讀出，故一般用來存放固定的程序，如微型計算機的管理、監(jiān)控程序，匯編程序等，以及存放各種常數(shù)、函數(shù)表等。半導體存儲器的分類，可用圖6-2來表示。第6頁/共59頁

4、第7頁/共59頁6.1.1 RAM的種類在RAM中，分為雙極型(Bipolar)和MOS RAM兩大類。1. 雙極型RAM的特點存取速度高； 集成度較低(與MOS相比)；功耗大； 成本高。雙極型RAM主要用于Cache。2. MOS RAM用MOS器件構成的RAM，又可分為靜態(tài)（Static) RAM(SRAM)和動態(tài)Dynamic RAM(DRAM)兩種。第8頁/共59頁 用由6管構成的觸發(fā)器作為基本存儲電路； 集成度高于雙極型但低于動態(tài)RAM； 不需要刷新，故可省去刷新電路； 功耗比雙極型的低，但比動態(tài)RAM高； 易于用電池作為后備電源； 存取速度較動態(tài)RAM快。 靜態(tài)RAM的特點第9頁/

5、共59頁動態(tài)RAM的特點 基本存儲電路用單管線路組成(靠電容存儲電荷)； 集成度高； 比靜態(tài)RAM的功耗更低； 價格比靜態(tài)便宜； 因動態(tài)存儲器靠電容來存儲信息，由于總是存在有泄漏電流，故要求刷新(再生)。典型的是要求每隔1ms刷新一遍。第10頁/共59頁6.1.2 ROM的種類 1. 掩模ROM早期的ROM由半導體廠商按照某種固定線路制造的，制造好以后就只能讀不能改變。2. 可編程序的只讀存儲器PROM(Programmable ROM) 這種ROM可由用戶對它進行編程，但用戶只能寫一次，目前已不常用。3. 可擦去的可編程只讀存儲器EPROM(Erasable PROM)為了適應科研工作的需要

6、，希望ROM能根據(jù)需要寫，也希望能把已經(jīng)寫上去的內(nèi)容擦去，然后再寫，且能改寫多次，于是就生產(chǎn)了這種EPROM。第11頁/共59頁6.2 讀寫存儲器（RAM）6.2.1 基本存儲電路 基本存儲電路是組成存儲器的基礎和核心，它用來存儲一位二進制信息： “0”或“1”。在MOS存儲器中，基本存儲電路分為靜態(tài)存儲電路和動態(tài)存儲電路兩大類。1. 六管靜態(tài)存儲電路靜態(tài)存儲電路是由兩個增強型的NMOS反相器交叉耦合而成的觸發(fā)器，如圖6-3(a)所示。 第12頁/共59頁圖6-3 六管靜態(tài)存儲單元第13頁/共59頁2. 單管存儲電路單管存儲電路如圖6-4所示。它是由一個管子T1和一個電容C構成。寫入時，字選擇

7、線為“1”，T1管導通，寫入信號由位線(數(shù)據(jù)線)存入電容C中；在讀出時，選擇線為“1”，存儲在電容C上的電荷，通過T1輸出到數(shù)據(jù)線上，通過讀出放大器即可得到存儲信息。為了節(jié)省面積，這種單管存儲電路的電容不可能做得很大，一般都比數(shù)據(jù)線上的分布電容Cd小，因此，每次讀出后，存儲內(nèi)容就被破壞，要保存原先的信息必須采取恢復措施。第14頁/共59頁第15頁/共59頁6.2.2 RAM的結構1. 存儲體 在較大容量的存儲器中，往往把各個字的同一位組織在一個片中。 同一位的這些字通常排成矩陣的形式。如 3232=1024，或6464=4096。 由X選擇線行線和Y選擇線列線的重疊來選擇所需要的存儲單元。第1

8、6頁/共59頁圖6-5 典型的RAM示意圖第17頁/共59頁這樣做可以節(jié)省譯碼和驅動電路。如果存儲容量較小，也可把RAM芯片的單元陣列直接排成所需要位數(shù)的形式。這時每一條X選擇線代表一個字，而每一條Y線代表字中的一位，所以習慣上就把X選擇線稱為字線，而Y選擇線稱為位線。第18頁/共59頁存儲器外圍電路(1) 地址譯碼器存儲單元是按地址來選擇的，必須對地址信號經(jīng)過譯碼，用以選擇需要訪問的單元。(2) I/O電路它處于數(shù)據(jù)總線和被選用的單元之間，用以控制被選中的單元的讀出或寫入，并具有放大信息的作用。(3) 片選控制端CS#(Chip Select)一個存儲體總還是要由一定數(shù)量的芯片組成。在地址選

9、擇時，首先要選片，用地址譯碼器輸出和一些控制信號(如IO/M#)形成選片信號。 (4) 集電極開路或三態(tài)輸出緩沖器第19頁/共59頁地址譯碼的方式地址譯碼有兩種方式： 一種是單譯碼方式或稱字結構；另一種是雙譯碼，或稱復合譯碼結構。(1) 單譯碼方式在單譯碼結構中，字線選擇某個字的所有位，圖6-6是一種單譯碼結構的存儲器，它是一個16字4位的存儲器，共有64個基本電路。 (2) 雙譯碼方式采用雙譯碼方式，可以減少選擇線的數(shù)目。在雙譯碼結構中，地址譯碼器分成兩個。第20頁/共59頁圖6-6 單譯碼結構存儲器第21頁/共59頁圖6-7 雙譯碼存儲器電路第22頁/共59頁6.2.3 RAM與CPU的連

10、接RAM與CPU的連接，主要有以下三個部分： (1) 地址線的連接；(2) 數(shù)據(jù)線的連接；(3) 控制線的連接。第23頁/共59頁RAM與CPU連接時要考慮的問題(1) CPU總線的負載能力在小型系統(tǒng)中，CPU是可以直接與存儲器相連的，而在較大的系統(tǒng)中，需要時就要加上緩沖器，由緩沖器的輸出再帶負載。(2) CPU和存儲器之間的時序配合問題CPU在取指和存儲器讀或寫操作時，是有固定時序的，就要由這來確定對存儲器的存取速度的要求?；蛟诖鎯ζ饕呀?jīng)確定的情況下，考慮是否需要TW周期，以及如何實現(xiàn)。第24頁/共59頁(3) 存儲器的地址分配和選片問題內(nèi)存通常分為RAM和ROM兩大部分，而RAM又分為系統(tǒng)

11、區(qū)和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)。所以內(nèi)存的地址分配是一個重要的問題。 另外，目前生產(chǎn)的存儲器，單片的容量仍然是有限的，所以總是要由許多片才能組成一個存儲器，這就存在一個如何產(chǎn)生選片信號的問題。(4) 控制信號的連接對8086來說, 控制信號主要有 IO/M#，RD#，WR#以及READY（或WAIT#）信號。要考慮這些信號如何與存儲器要求的控制信號相連，以實現(xiàn)所需的控制作用。 第25頁/共59頁1K8位RAM連接示例1第26頁/共59頁1K8位RAM連接示例2第27頁/共59頁2K8位RAM連接示例圖第28頁/共59頁2K8位 RAM的地址分配 采用芯片Intel 2114K4，如圖

12、6-9所示，但片選連接方式采用A11作線選，線選控制如圖6-10所示。因此地址分布為： 第一組(線選A11=0) ： （A10=0時） （A10=1時） 000003FF, 040007FF 100013FF, 140017FF 200023FF, 240027FF . F000F3FF, F400F7FF第29頁/共59頁2K8位 RAM的地址分配 第 二組（線選A11=1）： （ A10=0時） （A10=1時） 08000BFF, 0C000FFF 18001BFF, 1C001FFF 28002BFF, 2C002FFF . F800FBFF, FC00FFFF第30頁/共59頁當取A

13、10為線選時的地址分配 第一組(線選A10=0) ： （A11=0時） （A11=1時） 000003FF, 08000BFF 100013FF, 18001BFF 200023FF, 28002BFF . F000F3FF, F800FBFF第31頁/共59頁當取A10為線選時的地址分配 第 二組（線選A10=1）： （ A11=0時） （A11=1時） 040007FF, 0C000FFF 140017FF, 1C001FFF 240027FF, 2C002FFF . F400F7FF, FC00FFFF第32頁/共59頁線選時存儲器的地址分布圖第33頁/共59頁4K8位RAM連接示例圖第

14、34頁/共59頁圖6-14的地址分布 使用A10, A11作為譯碼器輸入 第一組 000003FF,100013FFF000F3FF 第二組 040007FF,140017FFF400F7FF 第三組 08000BFF,18001BFFF800FBFF 第四組 0C000FFF,1C001FFFFC00FFFF第35頁/共59頁圖6-14的地址分布 使用A14, A15作為譯碼器輸入 第一組 000003FF,040007FF,08000BFF,3C003FFF 第二組 400043FF,440047FF, 48004BFF,7C007FFF 第三組 800083FF,840087FF, 88

15、008BFF,BC00BFFF 第四組 C000C3FF,C400C7FF,C800CBFF,FC00FFFF第36頁/共59頁4KB ROM和1KB RAM連接圖第37頁/共59頁存儲器的讀周期存取時間是存儲器的一個重要指標。存儲器讀周期的典型波形和Intel 2114的參數(shù)示于圖6-16中。要實現(xiàn)存儲器讀必須要CS#為低(有效)，WE#為高(表示讀)。只要給出地址信號經(jīng)過了一段時間tA后(若此時輸出三態(tài)門是打開的)，讀的數(shù)據(jù)就會出現(xiàn)在外部數(shù)據(jù)線上了。所以，這段時間稱為讀取時間。對于2114-2最多只要200ns。第38頁/共59頁圖6-16第39頁/共59頁數(shù)據(jù)能否送到外部數(shù)據(jù)總線上，還取

16、決于選片信號CS#。而從CS#有效到內(nèi)部的數(shù)據(jù)能在數(shù)據(jù)線上穩(wěn)定的時間為tCO，2114-2最大為60ns。存儲器讀周期，只有在地址有效起經(jīng)過tA時間以后；而且是從片選有效起經(jīng)過tCO時間以后，數(shù)據(jù)才穩(wěn)定輸出，這兩者必須同時具備。數(shù)據(jù)讀出時間取決于這兩者中的長的時間。通常取決于tA。第40頁/共59頁讀周期與讀取時間是兩個不同的概念。讀周期是表示該芯片進行兩次連續(xù)的讀操作必須間隔的時間。故它總是大于或等于讀取時間。有了存儲器芯片的時序，就可以分析CPU時序與存儲器讀寫時序的配合。必要時要設計產(chǎn)生READY信號的電路，以插入必須的TW周期。第41頁/共59頁6.4.1 掩模只讀存儲器 掩模只讀存儲

17、器由制造廠做成，用戶不能進行修改。這類ROM可由二極管、雙極型晶體管或MOS電路構成，但工作原理是類似的。掩膜是制造存儲器時二次光刻版的圖形，由它確定存儲矩陣內(nèi)管子的排列。只讀ROM的譯碼結構分為字譯碼結構和復合譯碼結構。第42頁/共59頁字譯碼結構圖6-31是一個簡單的44位的MOS ROM，采用字譯碼方式，兩位地址輸入，經(jīng)譯碼后，輸出四條選擇線，每一條選中一個字，位線輸出即為這個字的各位。在圖示的存儲矩陣中，有的列是連有管子的，有的列沒有連管子，這是在制造時由二次光刻版的圖形(掩模)所決定的，所以把它叫作掩模式ROM。 第43頁/共59頁圖6-31 44位的MOS ROM第44頁/共59頁

18、復合譯碼結構圖6-32是一個10241位的MOS ROM電路。10條地址信號線分成兩組，分別經(jīng)過X和Y譯碼，各產(chǎn)生32條選擇線。X譯碼輸出選中某一行，但在這一行中，哪一個能輸出與I/O電路相連，還取決于列譯碼輸出，故每次只選中一個單元。8個這樣的電路，它們的地址線并聯(lián)，則可得到8位信號輸出。第45頁/共59頁第46頁/共59頁6.4.2 可擦除的可編程序只讀存儲器EPROM 1.基本存儲電路為了便于用戶根據(jù)需要來確定ROM的存儲內(nèi)容，以便在研究工作中，試驗各種ROM方案(即可由用戶改變ROM所存的內(nèi)容)，在20世紀70年代初就發(fā)展產(chǎn)生了一種EPROM(Erasable Programmable

19、 ROM)電路。它的一個基本電路如圖6-33所示。 第47頁/共59頁P溝道 EPROM結構示意圖第48頁/共59頁EPROM的寫入寫入時，則在D和基片(也即S)之間加上25V的高壓，另外加上編程序脈沖(其寬度約為50ms)，所選中的單元在這個電源作用下，D和S之間被瞬時擊穿，就會有電子通過絕緣層注入到硅柵。 當高電源去除后，因為硅柵被絕緣層包圍，故注入的電子無處泄漏走，硅柵就為負，于是就形成了導電溝道，從而使EPROM單元導通，輸出為“0”(或“1”)。 第49頁/共59頁EPROM的擦除由這樣的EPROM存儲電路做成的芯片的上方有一個石英玻璃的窗口，當用紫外線通過這個窗口照射時，所有電路中的浮空晶柵上的電荷會形成光電流泄漏，使電路恢復起始狀態(tài)，從而把寫入的信號擦去。這樣經(jīng)過照射后的EPROM就可以實現(xiàn)重寫。由于寫的過程是很慢的，所以，這樣的電路在使用時，仍是作為只讀存儲器使用的。 第50頁/共59頁一個EPROM的例子Intel 2716是一個16Kb(2K8位)的EPROM，它只要求單一的5V電源。它的引腳及內(nèi)部方框圖見圖6-34。因容量是2K8位，故用11條地址線，七