微型計算機原理及應用第2章

1、第第2章章微型計算機的基本組成電路微型計算機的基本組成電路2.1算術邏輯單元算術邏輯單元2.2觸發(fā)器觸發(fā)器2.3寄存器寄存器2.4三態(tài)輸出電路三態(tài)輸出電路2.5總線結構總線結構2.6存儲器存儲器習題習題 任何一個復雜的電路系統(tǒng)都可以劃分為任何一個復雜的電路系統(tǒng)都可以劃分為若干電路，這些電路大都由一些典型的電路若干電路，這些電路大都由一些典型的電路組成。微型計算機就是由若干典型電路通過組成。微型計算機就是由若干典型電路通過精心設計而組成的，各個典型電路在整體電精心設計而組成的，各個典型電路在整體電路系統(tǒng)中又稱為基本電路部件。路系統(tǒng)中又稱為基本電路部件。 本章就是對微型計算機中最常見的基本本章就是

2、對微型計算機中最常見的基本電路部件的名稱及電路原理作一簡單介紹。電路部件的名稱及電路原理作一簡單介紹。這些基本電路中最主要的是算術邏輯單元這些基本電路中最主要的是算術邏輯單元(arithmatic logical unit，ALU)、觸發(fā)器、觸發(fā)器(trigger)、寄存器、寄存器(register)、存儲器、存儲器(memory)及總線結構等。在本章中，數(shù)據(jù)在這些部件及總線結構等。在本章中，數(shù)據(jù)在這些部件之間的流通過程以及之間的流通過程以及“控制字控制字”的概念也將的概念也將逐步地引出。所有這些內(nèi)容都是組成微型計逐步地引出。所有這些內(nèi)容都是組成微型計算機的硬件基礎。算機的硬件基礎。2.1 算

3、術邏輯單元算術邏輯單元 顧名思義，這個部件既能進行二進制顧名思義，這個部件既能進行二進制數(shù)的四則運算，也能進行布爾代數(shù)的邏輯數(shù)的四則運算，也能進行布爾代數(shù)的邏輯運算。運算。 第第1章已講過，二進制數(shù)的運算電路只章已講過，二進制數(shù)的運算電路只能算加法。增加可控反相器后，又能進行能算加法。增加可控反相器后，又能進行減法，所以上章最后介紹的二進制補碼加減法，所以上章最后介紹的二進制補碼加法器減法器就是最簡單的算術部件。但法器減法器就是最簡單的算術部件。但是，只要利用適當?shù)能浖浜?，乘法也可是，只要利用適當?shù)能浖浜?，乘法也可以變成加法來運算，除法也可變成減法來以變成加法來運算，除法也可變成減法來運算

4、。運算。 如果在這個基礎上，增加一些門電路，如果在這個基礎上，增加一些門電路，也可使簡單的也可使簡單的ALU進行邏輯運算。所謂邏輯進行邏輯運算。所謂邏輯運算就是指運算就是指“與與”運算和運算和“或或”運算。為了運算。為了不使初學者陷入復雜的電路分析之中，本教不使初學者陷入復雜的電路分析之中，本教程不打算在邏輯運算問題上開展討論。程不打算在邏輯運算問題上開展討論。 ALU的符號一般畫成圖的符號一般畫成圖2.1那樣。那樣。A和和B為兩個為兩個二進制數(shù)，二進制數(shù)，S為其運算結果，為其運算結果，control為控制信號為控制信號(見見圖圖1.9的控制線端的控制線端SUB)。圖圖2.12.2 觸發(fā)器觸發(fā)

5、器 觸發(fā)器觸發(fā)器(trigger)是計算機的記憶裝置的基是計算機的記憶裝置的基本單元，也可說是記憶細胞。觸發(fā)器可以組本單元，也可說是記憶細胞。觸發(fā)器可以組成寄存器，寄存器又可以組成存儲器。寄存成寄存器，寄存器又可以組成存儲器。寄存器和存儲器統(tǒng)稱為計算機的記憶裝置。器和存儲器統(tǒng)稱為計算機的記憶裝置。 下面簡要地介紹一下下面簡要地介紹一下RS觸發(fā)器、觸發(fā)器、D觸發(fā)器和觸發(fā)器和JK觸發(fā)觸發(fā)器，因為這些類型的觸發(fā)器是計算機中最常見的基本元器，因為這些類型的觸發(fā)器是計算機中最常見的基本元件。件。2.2.1 RS觸發(fā)器觸發(fā)器 RS觸發(fā)器可以用兩個與非門來組成，如圖觸發(fā)器可以用兩個與非門來組成，如圖2.2所

6、示。當所示。當S=1而而R=0時，時，Q=1(Q=0)稱為置位；稱為置位；當當S=0而而R=1時，時，Q=0(Q=1)稱為復位。稱為復位。 為了作圖方便，以后我們就只用方塊來表示，為了作圖方便，以后我們就只用方塊來表示，如圖如圖2.3就是就是RS觸發(fā)器的符號。觸發(fā)器的符號。S端一般稱為置位端，使端一般稱為置位端，使Q=1(Q=0)，R端一般稱為復位端，使端一般稱為復位端，使Q=0(Q=1)。 時標時標RS觸發(fā)器觸發(fā)器為了使觸發(fā)器在整個機器為了使觸發(fā)器在整個機器中能和其他部件協(xié)調(diào)工作，中能和其他部件協(xié)調(diào)工作，RS觸發(fā)器經(jīng)常有外觸發(fā)器經(jīng)常有外加的時標脈沖，如圖加的時標脈沖，如圖2.4所示。所示。圖

7、圖2.2圖圖2.3圖圖2.4 此圖中的此圖中的CLK即為時標脈沖。它與置位信號脈即為時標脈沖。它與置位信號脈沖沖S同時加到一個與門的兩個輸入端；而與復位信同時加到一個與門的兩個輸入端；而與復位信號脈沖同時加到另一個與門的兩個輸入端。這樣，號脈沖同時加到另一個與門的兩個輸入端。這樣，無論是置位還是復位，都必須在時標脈沖端為高電無論是置位還是復位，都必須在時標脈沖端為高電位時才能進行。位時才能進行。2.2.2 D觸發(fā)器觸發(fā)器 RS觸發(fā)器有兩個輸入端觸發(fā)器有兩個輸入端S和和R。為了存儲。為了存儲一個高電位，就需要一個高電位輸入的一個高電位，就需要一個高電位輸入的S端；端；為了存儲一個低電位，就需要另

8、一個高電位輸為了存儲一個低電位，就需要另一個高電位輸入的入的R端。這在很多應用中是不很方便的。端。這在很多應用中是不很方便的。D觸發(fā)器是在觸發(fā)器是在RS觸發(fā)器的基礎上引伸出來的，它觸發(fā)器的基礎上引伸出來的，它只需一個輸入端口，圖只需一個輸入端口，圖2.5就是就是D觸發(fā)器的原理。觸發(fā)器的原理。當當D端為高電位時，端為高電位時，S端為高電位，而通過非門后加端為高電位，而通過非門后加到到R端的就是低電位，所以此時端的就是低電位，所以此時Q端就是高電位，端就是高電位，稱為置位。當稱為置位。當D端為低電位時，端為低電位時，S端為低電位，同端為低電位，同時時R端變?yōu)楦唠娢?，所以端變?yōu)楦唠娢?，所以Q端是低電

9、位，稱為復位。端是低電位，稱為復位。圖圖2.5圖圖2.6 無時標的無時標的D觸發(fā)器是不能協(xié)調(diào)運行的，圖觸發(fā)器是不能協(xié)調(diào)運行的，圖2.6所所示是如何為示是如何為D觸發(fā)器加上時標的電路。此圖和圖觸發(fā)器加上時標的電路。此圖和圖2.4的道理是一樣的，也是增加兩個與門就可以接受時的道理是一樣的，也是增加兩個與門就可以接受時標脈沖標脈沖CLK的控制。的控制。 時標脈沖時標脈沖CLK一般都是方波，在一般都是方波，在CLK處于正處于正半周內(nèi)的任何瞬間，觸發(fā)器都有翻轉的可能。這樣半周內(nèi)的任何瞬間，觸發(fā)器都有翻轉的可能。這樣計算機的動作就不可能整齊劃一。我們總是想由時計算機的動作就不可能整齊劃一。我們總是想由時標

10、標CLK來指揮整個機器的行動。因此，采用時標來指揮整個機器的行動。因此，采用時標邊緣觸發(fā)的方式就可以得到準確劃一的動作。圖邊緣觸發(fā)的方式就可以得到準確劃一的動作。圖2.7就是邊緣觸發(fā)的就是邊緣觸發(fā)的D觸發(fā)器的電路原理圖。觸發(fā)器的電路原理圖。圖圖2.7與圖與圖2.6的區(qū)別僅為增加了一個的區(qū)別僅為增加了一個RC微分電路，微分電路，它能使方波電壓信號的前沿產(chǎn)生正尖峰，后沿產(chǎn)生它能使方波電壓信號的前沿產(chǎn)生正尖峰，后沿產(chǎn)生負尖峰。這樣，在負尖峰。這樣，在D端輸入信號建立之后，當時標端輸入信號建立之后，當時標 脈沖的前沿到達的瞬間，觸發(fā)器才產(chǎn)生翻轉動作。脈沖的前沿到達的瞬間，觸發(fā)器才產(chǎn)生翻轉動作。如果如果

11、D輸入端的信號是在時標脈沖前沿到達之后才輸入端的信號是在時標脈沖前沿到達之后才建立起來的，則雖然仍在時標脈沖的正半周時間內(nèi)，建立起來的，則雖然仍在時標脈沖的正半周時間內(nèi)，也不能影響觸發(fā)器的狀態(tài)，而必須留到下一個時標也不能影響觸發(fā)器的狀態(tài)，而必須留到下一個時標脈沖的正半周的前沿到達時才起作用。脈沖的正半周的前沿到達時才起作用。這樣就可以這樣就可以使整個計算機運行在高度準確的協(xié)調(diào)節(jié)拍之中使整個計算機運行在高度準確的協(xié)調(diào)節(jié)拍之中。圖圖2.7 觸發(fā)器的預置和清除：在一些電路中，有時觸發(fā)器的預置和清除：在一些電路中，有時需要預先給某個觸發(fā)器置位需要預先給某個觸發(fā)器置位(即置即置1)或清除或清除(即置即置

12、0)，而與時標脈沖以及而與時標脈沖以及D輸入端信號無關，這就是所謂輸入端信號無關，這就是所謂預置和清除。這種電路很簡單，只要在圖預置和清除。這種電路很簡單，只要在圖2.7的電的電路中增加兩個或門就可以實現(xiàn)，如圖路中增加兩個或門就可以實現(xiàn)，如圖2.8所示。所示。圖圖2.8邊緣觸發(fā)的邊緣觸發(fā)的D觸發(fā)器在計算機電路圖中常用圖觸發(fā)器在計算機電路圖中常用圖2.9的符的符號來表示。號來表示。圖圖2.9 圖圖2.9(a)為正邊緣觸發(fā)的符號，而圖為正邊緣觸發(fā)的符號，而圖2.9(b)為負邊緣為負邊緣觸發(fā)的符號。此二符號之差別在于后者增加了一個觸發(fā)的符號。此二符號之差別在于后者增加了一個所謂汽泡所謂汽泡“”。這實

13、際上是在。這實際上是在D觸發(fā)器的時標觸發(fā)器的時標CLK的微分電路之后再串聯(lián)一個非門的微分電路之后再串聯(lián)一個非門(反相器反相器)的簡的簡化符號。圖化符號。圖2.9(c)與前二圖之差別，也在于其增加與前二圖之差別，也在于其增加了兩個汽泡了兩個汽泡“”，這也是代表了增加兩個非門于，這也是代表了增加兩個非門于PRESET和和CLR端。這樣，就必須是低電平到來才端。這樣，就必須是低電平到來才能經(jīng)非門轉換成高電平去進行預置和清除作用。能經(jīng)非門轉換成高電平去進行預置和清除作用。2.2.3 JK觸發(fā)器觸發(fā)器 JK觸發(fā)器是組成計數(shù)器的理想記憶元件，觸發(fā)器是組成計數(shù)器的理想記憶元件，這里就這里就JK觸發(fā)器的電路原

14、理作一簡要介紹。觸發(fā)器的電路原理作一簡要介紹。 在在RS觸發(fā)器前面增加兩個與門，并從輸出觸發(fā)器前面增加兩個與門，并從輸出(Q和和Q)到輸入到輸入(與門的輸入端與門的輸入端)作交叉反饋，即可作交叉反饋，即可得到得到JK觸發(fā)器如圖觸發(fā)器如圖2.10所示。圖中的所示。圖中的CLK輸入輸入端串有端串有RC電路也是為了獲得正邊緣觸發(fā)的工作電路也是為了獲得正邊緣觸發(fā)的工作方式的。這個電路的工作過程是：方式的。這個電路的工作過程是：圖圖2.10(1) 當當J=0，K=0，即，即J和和K都是低電平時，兩個與門都是低電平時，兩個與門都被阻塞，無論此時都被阻塞，無論此時Q和和Q是什么狀態(tài)，由于是什么狀態(tài)，由于S和

15、和R也是低電平，所以不會改變也是低電平，所以不會改變Q和和Q的狀態(tài)，這種狀的狀態(tài)，這種狀態(tài)稱為保持閉鎖狀態(tài)。態(tài)稱為保持閉鎖狀態(tài)。(2) J=0，K=1，即，即J為低電平而為低電平而K為高電平。此時上為高電平。此時上面的與門被阻塞，即面的與門被阻塞，即S不可能為高電平，所以也無不可能為高電平，所以也無置位置位(即使即使Q=1)的可能。如果此時的可能。如果此時Q=1，則反饋至，則反饋至下面的與門。在下一個下面的與門。在下一個CLK的正脈沖邊沿到達時，的正脈沖邊沿到達時，觸發(fā)器就產(chǎn)生復位動作觸發(fā)器就產(chǎn)生復位動作(Q=0，Q=1)。如果。如果Q原來為原來為低電平低電平(Q=0，Q=1)，則反饋至下面的

16、與門而使其，則反饋至下面的與門而使其也被阻塞，所以即使也被阻塞，所以即使K=1，也沒有任何動作產(chǎn)生，也沒有任何動作產(chǎn)生，觸發(fā)器仍處于復位狀態(tài)觸發(fā)器仍處于復位狀態(tài)(Q=0，Q=1)。(3) J=1，K=0，即，即J為高電平而為高電平而K為低電平。此時下面的為低電平。此時下面的與門被阻塞，即與門被阻塞，即R不可能為高電平，所以也無復位不可能為高電平，所以也無復位(即即使使Q=0)的可能。如果此時的可能。如果此時Q=0，而，而Q=1，則反饋至上，則反饋至上面的與門，在下一個面的與門，在下一個CLK的正脈沖邊緣到達時，觸發(fā)的正脈沖邊緣到達時，觸發(fā)器就產(chǎn)生置位動作器就產(chǎn)生置位動作(Q=1，Q=0)。如果

17、。如果Q原來為高電平原來為高電平(Q=1，Q=0)，則反饋至上面的與門而將其阻塞，這樣，則反饋至上面的與門而將其阻塞，這樣上下兩個與門都被阻塞了，觸發(fā)器就仍處于置位狀態(tài)上下兩個與門都被阻塞了，觸發(fā)器就仍處于置位狀態(tài)(Q=1，Q=0)。(4) J=1，K=1，即，即J，K同為高電平，則可能使觸發(fā)器置同為高電平，則可能使觸發(fā)器置位位(Q=1，Q=0)或復位或復位(Q=0，Q=1)。也就是說，如果原。也就是說，如果原來的狀態(tài)為來的狀態(tài)為Q=0，Q=1，在，在J=1及及K=1而且在而且在CLK的正的正邊緣脈沖到達時，就會翻轉到邊緣脈沖到達時，就會翻轉到Q=1，Q=0。反之，如果。反之，如果原來的狀態(tài)為

18、原來的狀態(tài)為Q=1，Q=0，在，在J=1及及K=1而且在而且在CLK的的正邊緣脈沖到達時，就會翻轉到正邊緣脈沖到達時，就會翻轉到Q=0，Q=1。所謂翻轉，。所謂翻轉，就是觸發(fā)器的狀態(tài)改變的意思。就是觸發(fā)器的狀態(tài)改變的意思。下面要講到的計數(shù)器就是利用下面要講到的計數(shù)器就是利用JK觸發(fā)器的翻轉特性觸發(fā)器的翻轉特性而組成的。而組成的。JK觸發(fā)器的符號如圖觸發(fā)器的符號如圖2.11所示。所示。圖圖2.112.3 寄存器寄存器 寄存器寄存器(register)是由觸發(fā)器組成的。一個觸發(fā)是由觸發(fā)器組成的。一個觸發(fā)器就是一個一位寄存器。由多個觸發(fā)器可以組成一器就是一個一位寄存器。由多個觸發(fā)器可以組成一個多位寄

19、存器。寄存器由于其在計算機中的作用之個多位寄存器。寄存器由于其在計算機中的作用之不同而具有不同的功能，從而被命名為不同的名稱。不同而具有不同的功能，從而被命名為不同的名稱。常見的寄存器有：緩沖寄存器常見的寄存器有：緩沖寄存器用以暫存數(shù)據(jù)；用以暫存數(shù)據(jù)；移位寄存器移位寄存器能夠將其所存的數(shù)據(jù)一位一位地向能夠將其所存的數(shù)據(jù)一位一位地向左或向右移；計數(shù)器左或向右移；計數(shù)器一個計數(shù)脈沖到達時，會一個計數(shù)脈沖到達時，會按二進制數(shù)的規(guī)律累計脈沖數(shù)；累加器按二進制數(shù)的規(guī)律累計脈沖數(shù)；累加器用以暫用以暫存每次在存每次在ALU中計算的中間結果。中計算的中間結果。 下面分別介紹這些寄存器的工作原理及其電路下面分別

20、介紹這些寄存器的工作原理及其電路結構。結構。2.3.1 緩沖寄存器緩沖寄存器 其基本工作原理為：設有一個二進制數(shù)，共有其基本工作原理為：設有一個二進制數(shù)，共有4位數(shù)：位數(shù)： X=X3X2X1X0 要存到這個緩沖寄存器要存到這個緩沖寄存器(buffer)中去，此寄存器是由中去，此寄存器是由4個個D觸發(fā)器組成的。將觸發(fā)器組成的。將X0，X1，X2，X3分別送到各個分別送到各個觸發(fā)器的觸發(fā)器的D0，D1，D2，D3端去，只要端去，只要CLK的正前沿的正前沿還未到來，則還未到來，則Q0，Q1，Q2，Q3就不受就不受X0，X1，X2，X3的影響而保持其原有的數(shù)據(jù)。只有當?shù)挠绊懚３制湓械臄?shù)據(jù)。只有當C

21、LK的正前沿的正前沿來到時，來到時，Q0，Q1，Q2，Q3才接受才接受D0，D1，D2，D3的的影響，而變成：影響，而變成：Q0=X0Q1=X1Q2=X2Q3=X3 結果就是：結果就是：Q=Q3Q2Q1Q0=X3X2X1X0=X。 這就叫做將數(shù)據(jù)這就叫做將數(shù)據(jù)X裝到寄存器中去了。如要將此數(shù)據(jù)裝到寄存器中去了。如要將此數(shù)據(jù)送至其他記憶元件去，則可由送至其他記憶元件去，則可由Y0，Y1，Y2，Y3各條引線各條引線引出去。引出去。 可控緩沖寄存器：圖可控緩沖寄存器：圖2.12的緩沖寄存器的數(shù)據(jù)的緩沖寄存器的數(shù)據(jù)X輸入到輸入到Q只是受只是受CLK的節(jié)拍管理，即只要一將的節(jié)拍管理，即只要一將X各位加到寄

22、存器各位加到寄存器各位的各位的D輸入端，時標節(jié)拍一到，就會立即送到輸入端，時標節(jié)拍一到，就會立即送到Q去。這有去。這有時是不利而有害的，因為也許我們還想讓早已存在其中的時是不利而有害的，因為也許我們還想讓早已存在其中的數(shù)據(jù)多留一些時間，但由于不可控之故，在數(shù)據(jù)多留一些時間，但由于不可控之故，在CLK正前沿一正前沿一到就會立即被來到門口的數(shù)據(jù)到就會立即被來到門口的數(shù)據(jù)X替代掉。替代掉。圖圖2.12 為此，我們必須為這個寄存器增設一個可控的為此，我們必須為這個寄存器增設一個可控的“門門”。這個。這個“門門”的基本原理如圖的基本原理如圖2.13所示，它所示，它是由兩個與門一個或門以及一個非門所組成的

23、。是由兩個與門一個或門以及一個非門所組成的。圖圖2.13 在在X0端送入數(shù)據(jù)端送入數(shù)據(jù)(0或或1)后，如后，如LOAD端端(以下簡稱為以下簡稱為L端端)為低電位，則右邊的與門被阻塞，為低電位，則右邊的與門被阻塞，X0過不去，過不去，而原來已存在此位中的數(shù)據(jù)由而原來已存在此位中的數(shù)據(jù)由Q0送至左邊的與門。送至左邊的與門。此與門的另一端輸入從非門引來的與此與門的另一端輸入從非門引來的與L端反相的電端反相的電平，即高電位。所以平，即高電位。所以Q0的數(shù)據(jù)可以通過左邊的與門，的數(shù)據(jù)可以通過左邊的與門，再經(jīng)或門而送達再經(jīng)或門而送達D0端。這就形成自鎖，即既存的數(shù)端。這就形成自鎖，即既存的數(shù)據(jù)能夠可靠地存

24、在其中而不會丟失。如據(jù)能夠可靠地存在其中而不會丟失。如L端為高電端為高電位，則左邊與門被阻塞而右邊與門可讓位，則左邊與門被阻塞而右邊與門可讓X0通過，這通過，這樣樣Q0的既存數(shù)據(jù)不再受到自鎖，而的既存數(shù)據(jù)不再受到自鎖，而X0可以到達可以到達D0端。只要端。只要CLK的正前沿一到達，的正前沿一到達，X0即被送到即被送到Q0去，去，這時就叫做裝入這時就叫做裝入(LOAD)。一旦裝入之后，。一旦裝入之后，L端又端又降至低電平，則利用左邊的與門，降至低電平，則利用左邊的與門，X0就能自鎖而穩(wěn)就能自鎖而穩(wěn)定地存在定地存在Q0中。中。 要記住，以后我們一提到要記住，以后我們一提到“L門門”，大家就要，大家

25、就要想到圖想到圖2.13的電路結構及其作用：高電平時使數(shù)據(jù)的電路結構及其作用：高電平時使數(shù)據(jù)裝入，低電平時，數(shù)據(jù)自鎖在其中。裝入，低電平時，數(shù)據(jù)自鎖在其中。 對于多位的寄存器，每位各自有一套如圖對于多位的寄存器，每位各自有一套如圖2.13一樣的電路。不過只用一個非門，并且只有一個一樣的電路。不過只用一個非門，并且只有一個LOAD輸入端，如圖輸入端，如圖2.14所示。所示。圖圖2.14 可控緩沖寄存器的符號一般畫成圖可控緩沖寄存器的符號一般畫成圖2.15那樣，那樣，LOAD為其控制門，而為其控制門，而CLR為高電平時則可用以清為高電平時則可用以清除，使其中各位變?yōu)槌?，使其中各位變?yōu)?。圖圖2.1

26、52.3.2 移位寄存器移位寄存器 移位寄存器移位寄存器(shifting register)能將其所存能將其所存儲的數(shù)據(jù)逐位向左或向右移動，以達到計算儲的數(shù)據(jù)逐位向左或向右移動，以達到計算機在運行過程中所需的功能，例如用來判斷機在運行過程中所需的功能，例如用來判斷最左邊的位是最左邊的位是0或或1等。電路原理圖如圖等。電路原理圖如圖2.16所示。所示。圖圖2.16左移寄存器如圖左移寄存器如圖2.16(a)所示，當所示，當Din=1而送至最右邊而送至最右邊的第的第1位時，位時，D0即為即為1，當，當CLK的正前沿到達時，的正前沿到達時，Q0即等于即等于1。同時第。同時第2位的位的D1也等于也等于

27、1。當。當CLK第第2個正前沿到達時，個正前沿到達時，Q1也等于也等于1。結果可得下列的左。結果可得下列的左移過程：移過程：CLK前沿未到前沿未到Q=Q3Q2Q1Q0=0000第第1前沿來到前沿來到Q=0001第第2前沿來到前沿來到Q=0011第第3前沿來到前沿來到Q=0111第第4前沿來到前沿來到Q=1111第第5前沿來到，如此時前沿來到，如此時Din仍為仍為1，則，則Q不變，仍為不變，仍為1111。當當Q=1111之后，改變之后，改變Din，使，使Din=0，則結果將是把，則結果將是把0逐逐位左移：位左移：第第1前沿來到前沿來到Q=1110第第2前沿來到前沿來到Q=1100第第3前沿來到前

28、沿來到Q=1000第第4前沿來到前沿來到Q=0000由此可見，在左移寄存器中，每個時鐘脈沖都要把所由此可見，在左移寄存器中，每個時鐘脈沖都要把所儲存的各位向左移動一個數(shù)位。儲存的各位向左移動一個數(shù)位。右移寄存器如圖右移寄存器如圖2.16(b)所示。圖所示。圖2.16(b)與圖與圖2.16(a)之之差別僅在于各位的接法不同，而且輸入數(shù)據(jù)差別僅在于各位的接法不同，而且輸入數(shù)據(jù)Din是加是加到左邊第到左邊第1位的輸入端位的輸入端D3。根據(jù)上面的分析，當。根據(jù)上面的分析，當Din=1時，隨著時鐘脈沖而逐步位移是這樣的：時，隨著時鐘脈沖而逐步位移是這樣的：CLK前沿未到前沿未到Q=0000第第1前沿來到

29、前沿來到Q=1000第第2前沿來到前沿來到Q=1100第第3前沿來到前沿來到Q=1110第第4前沿來到前沿來到Q=1111 由此可見，在右移寄存器中，每個時鐘脈沖由此可見，在右移寄存器中，每個時鐘脈沖都要把所存儲的各位向右移動一個位置。都要把所存儲的各位向右移動一個位置。 可控移位寄存器：和緩沖寄存器一樣，在整可控移位寄存器：和緩沖寄存器一樣，在整機運行中，移位寄存器也需要另有控制電路，以保機運行中，移位寄存器也需要另有控制電路，以保證其在適當時機才參與協(xié)調(diào)工作。這個電路也和圖證其在適當時機才參與協(xié)調(diào)工作。這個電路也和圖2.13一樣，只要在每一位的電路上增加一個這樣的一樣，只要在每一位的電路上

30、增加一個這樣的LOAD門門(L門門)即可以達到控制的目的。即可以達到控制的目的?？煽匾莆患拇嫫鞯姆柸鐖D可控移位寄存器的符號如圖2.17所示，其中新出現(xiàn)的所示，其中新出現(xiàn)的符號的意義是：符號的意義是：SHL左移左移(shift to the left)SHR右移右移(shift to the right)圖圖2.172.3.3 計數(shù)器計數(shù)器 計數(shù)器計數(shù)器(counter)也是由若干個觸發(fā)器組成的寄存也是由若干個觸發(fā)器組成的寄存器，它的特點是能夠把存儲在其中的數(shù)字加器，它的特點是能夠把存儲在其中的數(shù)字加1。 計數(shù)器的種類很多，有行波計數(shù)器、同步計數(shù)器、計數(shù)器的種類很多，有行波計數(shù)器、同步計數(shù)器、

31、環(huán)形計數(shù)器和程序計數(shù)器等。環(huán)形計數(shù)器和程序計數(shù)器等。(1) 行波計數(shù)器行波計數(shù)器(travelling wave counter) 的特點是：第的特點是：第1個時鐘脈沖促使其最低有效位個時鐘脈沖促使其最低有效位(least significant bit,LSB)加加1，由，由0變變1。第。第2個時鐘脈沖促使最低有效位由個時鐘脈沖促使最低有效位由1變變0，同時推動第同時推動第2位，使其由位，使其由0變變1。同理，第。同理，第2位由位由1變變0時時又去推動第又去推動第3位，使其由位，使其由0變變1，這樣有如水波前進一樣，這樣有如水波前進一樣逐位進位下去。圖逐位進位下去。圖2.18就是由就是由JK

32、觸發(fā)器組成的行波計觸發(fā)器組成的行波計數(shù)器的工作原理圖數(shù)器的工作原理圖。 圖圖2.18中的各位的中的各位的J，K輸入端都是懸浮的，這相當輸入端都是懸浮的，這相當于于J，K端都是置端都是置1的狀態(tài)，亦即是各位都處于準備的狀態(tài)，亦即是各位都處于準備翻轉的狀態(tài)。只要時鐘脈沖邊緣一到，最右邊的觸翻轉的狀態(tài)。只要時鐘脈沖邊緣一到，最右邊的觸發(fā)器就會翻轉，即發(fā)器就會翻轉，即Q由由0轉為轉為1或由或由1轉為轉為0。各位的。各位的JK觸發(fā)器的時鐘脈沖輸入端都帶有一個觸發(fā)器的時鐘脈沖輸入端都帶有一個“氣泡氣泡”，這表示是串有一個反相門這表示是串有一個反相門(非門非門)，這樣，只有時鐘，這樣，只有時鐘脈沖的后沿脈沖

33、的后沿(產(chǎn)生負的尖峰電壓產(chǎn)生負的尖峰電壓)才能為其所接受。才能為其所接受。因此，可得計數(shù)步驟如下：因此，可得計數(shù)步驟如下：圖圖2.18開始時使開始時使CLR由高電位變至低電位由高電位變至低電位(這也是由于有這也是由于有“氣泡氣泡”在在CLR輸入端之故輸入端之故)，則計數(shù)器全部清除，則計數(shù)器全部清除，所以：所以：Q=Q3Q2Q1Q0=0000第第1時鐘后沿到時鐘后沿到Q=0001此此Q0由低電位由低電位(0)升至高電位升至高電位(1)，產(chǎn)生的是電位上升，產(chǎn)生的是電位上升的變化，由于有的變化，由于有“氣泡氣泡”在第在第2位的時鐘脈沖輸入位的時鐘脈沖輸入端，所以第端，所以第2個觸發(fā)器不會翻轉，必須在

34、個觸發(fā)器不會翻轉，必須在Q0由由1降為降為0時才會翻轉。接著：時才會翻轉。接著：第第2時鐘后沿到時鐘后沿到Q=0010第第3時鐘后沿到時鐘后沿到Q=0011第第4時鐘后沿到時鐘后沿到Q=0100第第5時鐘后沿到時鐘后沿到Q=0101第第6時鐘后沿到時鐘后沿到Q=0110第第7時鐘后沿到時鐘后沿到Q=0111第第8時鐘后沿到時鐘后沿到Q=1000第第15時鐘后沿到時鐘后沿到Q=1111第第16時鐘后沿到時鐘后沿到Q=0000在第在第16個時鐘脈沖到時，計數(shù)器復位至個時鐘脈沖到時，計數(shù)器復位至0，因此這個，因此這個計數(shù)器可以計由計數(shù)器可以計由0至至15的數(shù)。如果要計的數(shù)更多，的數(shù)。如果要計的數(shù)更多

35、，就需要更多的位，即更多的就需要更多的位，即更多的JK觸發(fā)器來組成計數(shù)觸發(fā)器來組成計數(shù)器。如器。如8位計數(shù)器可計由位計數(shù)器可計由0至至255的數(shù)，的數(shù)，12位計數(shù)器位計數(shù)器可計由可計由0至至4 095的數(shù)，的數(shù)，16位則可計由位則可計由0至至65 535的數(shù)。的數(shù)。圖圖2.19是可控計數(shù)器的電路原理圖。是可控計數(shù)器的電路原理圖。圖圖2.19圖圖2.18中的中的J，K輸入端是懸浮的，所以每次時鐘脈輸入端是懸浮的，所以每次時鐘脈沖到時，它都要翻轉一次。圖沖到時，它都要翻轉一次。圖2.19中的各個中的各個J，K輸輸入端連在一起引出來，由計數(shù)控制端入端連在一起引出來，由計數(shù)控制端COUNT的電的電位信

36、號來控制。當位信號來控制。當COUNT為高電位時，為高電位時，JK觸發(fā)器觸發(fā)器才有翻轉的可能。當才有翻轉的可能。當COUNT為低電位時就不可能為低電位時就不可能翻轉。圖翻轉。圖2.20是這種計數(shù)器的符號。是這種計數(shù)器的符號。(2) 同步計數(shù)器同步計數(shù)器 (初學者可先不閱讀此段初學者可先不閱讀此段) (synchronous counter) 行波計數(shù)器的工作原理是在行波計數(shù)器的工作原理是在時鐘邊緣到來時開始計數(shù)，由右邊第一位時鐘邊緣到來時開始計數(shù)，由右邊第一位(LSB)開開始，如有進位的話則要一位一位的推進。而每一位始，如有進位的話則要一位一位的推進。而每一位觸發(fā)器都需要建立時間觸發(fā)器都需要建

37、立時間tp(tp約為約為10納秒納秒)。如果是。如果是16位的計數(shù)器，則最大可能的計一個數(shù)的時間為位的計數(shù)器，則最大可能的計一個數(shù)的時間為160納秒，這就顯得太慢了。納秒，這就顯得太慢了。同步計數(shù)器是將時鐘脈沖同時加到各位的觸發(fā)器的同步計數(shù)器是將時鐘脈沖同時加到各位的觸發(fā)器的時鐘輸入端，而將前一位的輸出端時鐘輸入端，而將前一位的輸出端(Q)接到下一位接到下一位的的JK端去。這樣可以使計數(shù)器計數(shù)時間只相當于端去。這樣可以使計數(shù)器計數(shù)時間只相當于一個觸發(fā)器的建立時間一個觸發(fā)器的建立時間tp，所以同步計數(shù)器在很多，所以同步計數(shù)器在很多微型機中常被使用。為了避免初學者陷到電路分析微型機中常被使用。為了

38、避免初學者陷到電路分析中去，這里就不介紹具體線路了。中去，這里就不介紹具體線路了。(3) 環(huán)形計數(shù)器環(huán)形計數(shù)器(ring counter)也是由若干個觸發(fā)器組也是由若干個觸發(fā)器組成的。不過，環(huán)形計數(shù)器與上述計數(shù)器不一樣，它成的。不過，環(huán)形計數(shù)器與上述計數(shù)器不一樣，它只是僅有唯一的一個位為高電位，即只有一位為只是僅有唯一的一個位為高電位，即只有一位為1，其他各位為其他各位為0。圖。圖2.21是由是由D觸發(fā)器組成環(huán)形計數(shù)器觸發(fā)器組成環(huán)形計數(shù)器的電路原理圖。的電路原理圖。圖圖2.20圖圖2.21 當當CLR端有高電位輸入時，除右邊第端有高電位輸入時，除右邊第1位位(LSB)外，其他各位全被置外，其他

39、各位全被置0(因清除電位因清除電位CLR都接至它們的都接至它們的CLR端端)，而右邊第，而右邊第1位則被置位則被置1(因清除電位因清除電位CLR被引被引至其至其PR端端)。這就是說，開始時。這就是說，開始時Q0=1，而，而Q1，Q2，Q3全為全為0。因此，。因此，D1也等于也等于1，而，而D0=Q3=0。在時鐘。在時鐘脈沖正邊緣來到時，則脈沖正邊緣來到時，則Q0=0，而，而Q1=1，其他各位仍，其他各位仍為為0。第。第2個時鐘脈沖前沿來到時，個時鐘脈沖前沿來到時，Q0=0，Q1=0，而，而Q2=1，Q3仍仍=0。這樣，隨著時鐘脈沖而各位輪流置。這樣，隨著時鐘脈沖而各位輪流置1，并且是在最后一位

40、并且是在最后一位(左邊第左邊第1位位)置置1之后又回到右邊第之后又回到右邊第1位，這就形成環(huán)形置位，所以稱為環(huán)形計數(shù)器。環(huán)位，這就形成環(huán)形置位，所以稱為環(huán)形計數(shù)器。環(huán)形計數(shù)器的符號如圖形計數(shù)器的符號如圖2.22所示。所示。 環(huán)形計數(shù)器不是用來計數(shù)用，而是用來發(fā)出順環(huán)形計數(shù)器不是用來計數(shù)用，而是用來發(fā)出順序控制信號的，這在計算機的控制器中是一個很重要序控制信號的，這在計算機的控制器中是一個很重要的部件。的部件。圖圖2.22(4) 程序計數(shù)器程序計數(shù)器(program counter) 也是一個行波計數(shù)也是一個行波計數(shù)器器(也可用同步計數(shù)器也可用同步計數(shù)器)。不過它不但可以從。不過它不但可以從0開

41、始開始計數(shù)，也可以將外來的數(shù)裝入其中，這就需要一個計數(shù)，也可以將外來的數(shù)裝入其中，這就需要一個COUNT輸入端，也要有一個輸入端，也要有一個LOAD門，程序計數(shù)門，程序計數(shù)器的符號如圖器的符號如圖2.23所示。所示。圖圖2.23圖圖2.242.3.4 累加器累加器 累加器也是一個由多個觸發(fā)器組成的多位累加器也是一個由多個觸發(fā)器組成的多位寄存器，累加器的英文為寄存器，累加器的英文為accumulator，譯作，譯作累加器，似乎容易產(chǎn)生誤解，以為是在其中進累加器，似乎容易產(chǎn)生誤解，以為是在其中進行算術加法運算。其實它不進行加法運算，而行算術加法運算。其實它不進行加法運算，而是作為是作為ALU運算過

42、程的代數(shù)和的臨時存儲處。運算過程的代數(shù)和的臨時存儲處。這種特殊的寄存器在微型計算機的數(shù)據(jù)處理中這種特殊的寄存器在微型計算機的數(shù)據(jù)處理中擔負著重要的任務。擔負著重要的任務。 累加器除了能裝入及輸出數(shù)據(jù)外，還能使累加器除了能裝入及輸出數(shù)據(jù)外，還能使存儲其中的數(shù)據(jù)左移或右移，所以它又是一種存儲其中的數(shù)據(jù)左移或右移，所以它又是一種移位寄存器。累加器的符號如圖移位寄存器。累加器的符號如圖2.24所示。所示。2.4 三態(tài)輸出電路三態(tài)輸出電路 由于記憶元件是由觸發(fā)器組成的，而觸發(fā)器只由于記憶元件是由觸發(fā)器組成的，而觸發(fā)器只有兩個狀態(tài)：有兩個狀態(tài)：0和和1，所以每條信號傳輸線只能傳送一，所以每條信號傳輸線只能

43、傳送一個觸發(fā)器的信息個觸發(fā)器的信息(0或或1)。 如果一條信號傳輸線既能與一個觸發(fā)器接如果一條信號傳輸線既能與一個觸發(fā)器接通，也可以與其斷開而與另外一個觸發(fā)器接通，通，也可以與其斷開而與另外一個觸發(fā)器接通，則一條信息傳輸線就可以傳輸隨意多個觸發(fā)器則一條信息傳輸線就可以傳輸隨意多個觸發(fā)器的信息了。三態(tài)輸出電路的信息了。三態(tài)輸出電路(或稱三態(tài)門或稱三態(tài)門)就是為就是為了達到這個目的而設計的了達到這個目的而設計的。 單擊此處編輯母版標題樣式單擊此處編輯母版標題樣式 單擊此處編輯母版副標題樣式單擊此處編輯母版副標題樣式 三態(tài)輸出電路可以由兩個或非門和兩個三態(tài)輸出電路可以由兩個或非門和兩個NMOS晶晶體

44、管體管(T1，T2)及一個非門組成，如圖及一個非門組成，如圖2.25所示。所示。 當當ENABLE(選通端選通端)為高電位時，通過非門而加為高電位時，通過非門而加至兩個或非門的將為低電位，則兩個或非門的輸出狀至兩個或非門的將為低電位，則兩個或非門的輸出狀態(tài)將決定于態(tài)將決定于A端的電位。當端的電位。當A為高電位，為高電位，G2就是低電就是低電位，而位，而G1為高電位，因而為高電位，因而T1導通而導通而T2截止，所以截止，所以B端端也呈現(xiàn)高電位也呈現(xiàn)高電位(VBVDD)；當；當A為低電位，為低電位，G2將呈現(xiàn)高將呈現(xiàn)高電位而電位而G1為低電位，因而為低電位，因而T1截止而截止而T2導通，所以導通，

45、所以B也也呈現(xiàn)低電位呈現(xiàn)低電位(VB0)。這就是說，在選通端。這就是說，在選通端(ENABLE端端)為高電位時為高電位時A的兩種可能電平的兩種可能電平(0和和1)都可以順利地都可以順利地通到通到B輸出去，即輸出去，即E=1時，時，B=A。 當選通端當選通端E為低電位時，通過非門加至兩個或為低電位時，通過非門加至兩個或非門的將為高電位。此時，無論非門的將為高電位。此時，無論A為高或低電位，為高或低電位，兩個或非門的輸出都是低電位，即兩個或非門的輸出都是低電位，即G1與與G2都是低都是低電位。所以電位。所以T1和和T2同時都是截止狀態(tài)。這就是說，同時都是截止狀態(tài)。這就是說，在選通端在選通端(E端端

46、)為低電位時，為低電位時，A端和端和B端是不相通的，端是不相通的，即它們之間存在著高阻狀態(tài)。即它們之間存在著高阻狀態(tài)。三態(tài)輸出電路的符號如圖三態(tài)輸出電路的符號如圖2.25(b)所示。所示。圖圖2.25稱為單向三態(tài)輸出電路。有時需要雙向輸出時，稱為單向三態(tài)輸出電路。有時需要雙向輸出時，一般可以用兩個單向三態(tài)輸出電路來組成，如圖一般可以用兩個單向三態(tài)輸出電路來組成，如圖2.26所示。所示。A為某個電路裝置的輸出端，為某個電路裝置的輸出端，C為其輸為其輸入端。當入端。當EOUT=1時，時，B=A，即信息由左向右傳輸；，即信息由左向右傳輸；EIN=1時，時，C=B，即信息由右向左傳輸。，即信息由右向左

47、傳輸。圖圖2.25圖圖2.26 三態(tài)門三態(tài)門(E門門)和裝入門和裝入門(L門門)一樣，都可加到任何寄一樣，都可加到任何寄存器存器(包括計數(shù)器和累加器包括計數(shù)器和累加器)電路上去。這樣的寄存電路上去。這樣的寄存器就稱為三態(tài)寄存器。器就稱為三態(tài)寄存器。L門專管對寄存器的裝入數(shù)門專管對寄存器的裝入數(shù)據(jù)的控制，而據(jù)的控制，而E門專管由寄存器輸出數(shù)據(jù)的控制。門專管由寄存器輸出數(shù)據(jù)的控制。 有了有了L門和門和E門就可以利用總線結構，使計算門就可以利用總線結構，使計算機的信息傳遞的線路簡單化，控制器的設計也更為機的信息傳遞的線路簡單化，控制器的設計也更為合理而易于理解了。合理而易于理解了。2.5 總線結構總

48、線結構 設有設有A，B，C和和D 4個寄存器，它們都有個寄存器，它們都有L門和門和E門，其符號分別附以門，其符號分別附以A，B，C和和D的下的下標。它們的數(shù)據(jù)位數(shù)，設有標。它們的數(shù)據(jù)位數(shù)，設有4位，這樣只要有位，這樣只要有4條數(shù)據(jù)線即可溝通它們之間的信息來往。圖條數(shù)據(jù)線即可溝通它們之間的信息來往。圖2.27就是總線結構的原理圖。就是總線結構的原理圖。圖圖2.27 如果將各個寄存器的如果將各個寄存器的L門和門和E門按次序排成一列，門按次序排成一列，則可稱其為控制字則可稱其為控制字CON：CON=LAEALBEBLCECLDED 為了避免信息在公共總線為了避免信息在公共總線W中亂竄，必須規(guī)定在某中

49、亂竄，必須規(guī)定在某一時鐘節(jié)拍一時鐘節(jié)拍(CLK為正半周為正半周)，只有一個寄存器，只有一個寄存器L門為高門為高電位，和另一寄存器的電位，和另一寄存器的E門為高電位。其余各門則必須門為高電位。其余各門則必須為低電位為低電位。這樣，。這樣，E門為高電位的寄存器的數(shù)據(jù)就可以門為高電位的寄存器的數(shù)據(jù)就可以流入到流入到L門為高電位的寄存器中去門為高電位的寄存器中去。 控制字中哪些位為高電平，哪些位為低電平，將控制字中哪些位為高電平，哪些位為低電平，將由控制器發(fā)出并送到各個寄存器上去。由控制器發(fā)出并送到各個寄存器上去。 為了簡化作圖，不論總線包含幾條導線，都用一為了簡化作圖，不論總線包含幾條導線，都用一條

50、粗線表示。在圖條粗線表示。在圖2.28中，有兩條總線，一條稱數(shù)據(jù)總中，有兩條總線，一條稱數(shù)據(jù)總線，專門讓信息線，專門讓信息(數(shù)據(jù)數(shù)據(jù))在其中流通。另一條稱為在其中流通。另一條稱為控制總線，發(fā)自控制器，它能將控制字各位分別控制總線，發(fā)自控制器，它能將控制字各位分別送至各個寄存器上去?？刂破饕灿幸粋€時鐘，能把送至各個寄存器上去?？刂破饕灿幸粋€時鐘，能把CLK脈沖送到各個寄存器上去。脈沖送到各個寄存器上去。圖圖2.282.6 存儲器存儲器 存儲器存儲器(memory)是計算機的主要組成部分。它既可用是計算機的主要組成部分。它既可用來存儲數(shù)據(jù)，也可用以存放計算機的運算程序。存儲器由來存儲數(shù)據(jù)，也可用以

51、存放計算機的運算程序。存儲器由寄存器組成，可以看做一個寄存器堆，每個存儲單元實際寄存器組成，可以看做一個寄存器堆，每個存儲單元實際上相當于一個緩沖寄存器。上相當于一個緩沖寄存器。 根據(jù)使用不同，存儲器分為兩大類：只讀存儲器根據(jù)使用不同，存儲器分為兩大類：只讀存儲器(ROM)和隨機存取存儲器和隨機存取存儲器(RAM)。下面將分別介紹這兩種。下面將分別介紹這兩種存儲器的結構和性能。存儲器的結構和性能。 在微型計算機中采用半導體器件作為記憶元件，這樣在微型計算機中采用半導體器件作為記憶元件，這樣體積小些，可以制成大規(guī)模集成電路。每個存儲單元所存體積小些，可以制成大規(guī)模集成電路。每個存儲單元所存儲的內(nèi)

52、容稱為一個字儲的內(nèi)容稱為一個字(word)。一個字由若干位。一個字由若干位(bit)組成。組成。比如比如8個記憶元件的存儲單元就是一個個記憶元件的存儲單元就是一個8位的記憶字稱為一位的記憶字稱為一個字節(jié)個字節(jié)(byte)，由，由16個記憶單元組成的存儲單元就是一個個記憶單元組成的存儲單元就是一個16位的記憶字位的記憶字(由兩個字節(jié)組成由兩個字節(jié)組成)。 一個存儲器可以包含數(shù)以千計的存儲單元。所以，一個存儲器可以包含數(shù)以千計的存儲單元。所以，一個儲存器可以存儲很多數(shù)據(jù)，也可以存放很多計算一個儲存器可以存儲很多數(shù)據(jù)，也可以存放很多計算步驟步驟稱為程序稱為程序(program)。為了便于存入和取出，

53、。為了便于存入和取出，每個存儲單元必須有一個固定的地址。因此，存儲器每個存儲單元必須有一個固定的地址。因此，存儲器的地址也必定是數(shù)以千計的。為了減少存儲器向外引的地址也必定是數(shù)以千計的。為了減少存儲器向外引出的地址線，在存儲器內(nèi)部都自帶有譯碼器。根據(jù)二出的地址線，在存儲器內(nèi)部都自帶有譯碼器。根據(jù)二進制編碼譯碼的原理，除地線公用之外，進制編碼譯碼的原理，除地線公用之外，n根導線可以根導線可以譯成譯成2n個的地址號。個的地址號。 例如，一個例如，一個168的存儲器如圖的存儲器如圖2.29所示，它是一所示，它是一個有個有16個存儲單元，每個單元為個存儲單元，每個單元為8位記憶字位記憶字(即每單元即每

54、單元存一個字節(jié)存一個字節(jié))的集成電路片，它將有的集成電路片，它將有4條地址線條地址線A0，A1，A2，A3和和8條數(shù)據(jù)線條數(shù)據(jù)線D0，D1，D2，D3，D4，D5，D6，D7。如。如16個存儲單元為個存儲單元為R0，R1，R15。它們是。它們是A0，A1，A2，A3的全部組合。的全部組合。圖圖2.29 順便提一句，當?shù)刂肪€為順便提一句，當?shù)刂肪€為10條時，條時，n=10，則，則可編地址號為可編地址號為1,024個，或稱為個，或稱為1K字節(jié)。這里的字節(jié)。這里的1K和習慣為和習慣為1 000不一樣，請務必注意。不一樣，請務必注意。 A0A3就是地址總線中的就是地址總線中的4根譯碼線。當存儲根譯碼線

55、。當存儲器的存儲單元愈多，則地址總線中的譯碼線，亦即器的存儲單元愈多，則地址總線中的譯碼線，亦即存儲器集成電路片的地址線愈多。存儲器集成電路片的地址線愈多。 16條地址線，條地址線，可譯出可譯出64K個地址。在個地址。在286386486中采用中采用20條條地址線。地址線。2.6.1 只讀存儲器只讀存儲器 這是用以存放固定程序的存儲器，一旦程序存放進這是用以存放固定程序的存儲器，一旦程序存放進去之后，即不可改變。也就是說，不能再去之后，即不可改變。也就是說，不能再“寫寫”入新的入新的字節(jié)，而只能從中字節(jié)，而只能從中“讀讀”出其所存儲的內(nèi)容，因此稱為出其所存儲的內(nèi)容，因此稱為只讀存儲器。只讀存儲

56、器。 圖圖2.30是一個是一個84 ROM集成電路片的內(nèi)部電路原理集成電路片的內(nèi)部電路原理圖。右半部分由矩陣電路及半導體二極管組成圖。右半部分由矩陣電路及半導體二極管組成8個個4位的位的存儲單元。二極管的位置是由制造者配置好了而不可更存儲單元。二極管的位置是由制造者配置好了而不可更改的。一條橫線相當于一個存儲單元，而一條豎線相當改的。一條橫線相當于一個存儲單元，而一條豎線相當于一位。所以于一位。所以8條橫線組成條橫線組成8個存儲單元，個存儲單元，4條豎線成為一條豎線成為一個個4位的字。二極管連接到的豎線，則為該位置位的字。二極管連接到的豎線，則為該位置1。無二。無二極管相連的豎線，則為該位置極

57、管相連的豎線，則為該位置0。輸出電信號是取自限流。輸出電信號是取自限流電阻電阻R上的電位。為了可控，每條數(shù)據(jù)線都加一個三態(tài)輸上的電位。為了可控，每條數(shù)據(jù)線都加一個三態(tài)輸出門出門(E門門)。這樣，只有在。這樣，只有在E門為高電位時，才有可能輸門為高電位時，才有可能輸出此出此ROM中的數(shù)據(jù)。中的數(shù)據(jù)。圖圖2.30左半部為地址譯碼器電路。因為是左半部為地址譯碼器電路。因為是8個地址號，所以個地址號，所以只需只需3條地址線：條地址線：A2，A1，A0，每條地址線都并以，每條地址線都并以一個非門，而得一個非門，而得3條非線：條非線：A2，A1，A0。這。這6條線通條線通過過8個與門即可譯成個與門即可譯成

58、8個地址號。例如，個地址號。例如，R0的地址的地址號為號為A2A1A0=000，當?shù)刂肪€上出現(xiàn)，當?shù)刂肪€上出現(xiàn)A2A1A0=000時，時，則則R0所在的那條橫線所連接的與門所在的那條橫線所連接的與門1將導通，而使將導通，而使此橫線為高電位。而此時此橫線為高電位。而此時R0的的4條豎線中只有最右條豎線中只有最右一條接有二極管。它將橫線的高電位引至下面的限一條接有二極管。它將橫線的高電位引至下面的限流電阻流電阻R上。所以電阻上。所以電阻R的上端出現(xiàn)高電位。其他的上端出現(xiàn)高電位。其他3條豎線由于無二極管與條豎線由于無二極管與R0橫線相連，所以它們各自橫線相連，所以它們各自的限流電阻上無電流流過而呈現(xiàn)

59、為低電平的限流電阻上無電流流過而呈現(xiàn)為低電平(地電位地電位)。當當E門為高電位時數(shù)據(jù)線門為高電位時數(shù)據(jù)線D3D2D1D0將送出數(shù)據(jù)為將送出數(shù)據(jù)為0001，其他各個存儲單元也可由地址線的信號之不，其他各個存儲單元也可由地址線的信號之不同而選出，并通過同而選出，并通過E門將數(shù)據(jù)輸出去。門將數(shù)據(jù)輸出去。圖圖2.31為為ROM的符號圖，圖的符號圖，圖2.31(a)是是8個存儲單元，個存儲單元，每個每個4位位(即半個字節(jié)即半個字節(jié))，所以寫成，所以寫成84ROM。圖。圖2.31(b)為通用寫法，為通用寫法，mnROM意即為意即為m個存儲單個存儲單元，其中每個為元，其中每個為n位。位。圖圖2.31 存儲地

60、址寄存器存儲地址寄存器(memory address register,MAR)：作為存儲器的一個附件，存儲地址：作為存儲器的一個附件，存儲地址寄存器是必需的。它將所要尋找的存儲單元的地址寄存器是必需的。它將所要尋找的存儲單元的地址暫存下來，以備下一條指令之用。暫存下來，以備下一條指令之用。 存儲地址寄存器也是一個可控緩沖寄存器，它存儲地址寄存器也是一個可控緩沖寄存器，它具有具有L門以控制地址的輸入。門以控制地址的輸入。它和存儲器的聯(lián)系是它和存儲器的聯(lián)系是雙態(tài)的，即地址一進入雙態(tài)的，即地址一進入MAR就立即被送到存儲器就立即被送到存儲器去去，如圖，如圖2.32所示。所示。圖圖2.32【例【例2