數(shù)字電路課程設計報告基于FPGA的簡易數(shù)控電壓源的設計

1、 目 錄序言一、基于fpga的數(shù)控電源的課題要求二、課程要求 1技術(shù)要求 2功能要求3工作原理4.本人的工作三、設計方案1原理圖2框架圖四、硬件電路的設計1按鍵作用2.fpga的作用3.dac0832的作用4、共陰極的數(shù)碼管五、電路圖的安裝與調(diào)試六、收獲與體會參考文獻附錄(元器件清單)1、 課題要求 本課題所介紹的數(shù)控穩(wěn)壓電源與傳統(tǒng)電壓相比，具有操作方便，電壓穩(wěn)定度高，其輸出電壓大小采用了數(shù)字顯示的特點。主要用到了一塊核心芯片fpga其型號為ep2c5t144c8。本課題具體要求如下：（一）技術(shù)要求： 1.熟練掌握quartus 6.0 軟件的使用方法，同時能夠?qū)Ψ抡娌ㄐ芜M行一定的分析; 2.

2、熟練掌握運用vhdl語言進行層次化設計；（二）功能要求 1.輸出電壓：范圍0+9.9v，步進0.1v； 2.輸出電壓值由數(shù)碼管進行動態(tài)顯示； 3.由“+”、“-”兩鍵分別控制輸出電壓的增減。（三）工作原理此數(shù)控直流穩(wěn)壓電源共有六個部分，輸出電壓的調(diào)節(jié)時通過+、-兩鍵操作 ，步進電壓精確到0.1v，控制可逆計數(shù)器分別作加、減計數(shù)，可逆計數(shù)器的二進制數(shù)字輸出分兩路運行：一路用于驅(qū)動數(shù)字顯示電路，精確顯示當前輸出電壓值；另一路進入數(shù)模轉(zhuǎn)換電路（d/a轉(zhuǎn)換電路），數(shù)模轉(zhuǎn)換電路將數(shù)字量按比例，轉(zhuǎn)換成模擬電壓。整個系統(tǒng)的工作原理就是數(shù)字控制部分用加減按鍵產(chǎn)生可增加或減少bcd碼，bcd碼通過二進制轉(zhuǎn)化輸入

3、到da變換，變換成相應的電壓，此電壓通過放大到合適的電平后加到可調(diào)穩(wěn)壓部分，控制輸出電壓一手動0.1v步進或步減。（四）本人的工作 1.硬件設計 2.焊接及其調(diào)試工作二、數(shù)控電源整體設計的原理圖方框圖：fpga兩輸入開關(guān)“+”與“”數(shù)碼管顯示da轉(zhuǎn)換器調(diào)整輸出1. 本設計fpga采用的是dp2c5t144c8需要5v的工作電壓2. 通過按鈕向fpga輸入信號，fpga得到增計數(shù)器或者減計數(shù)器的脈沖信號，開始計數(shù)；3. 計數(shù)器的信號則會分兩部分輸出來；一部分傳到外部的顯示器上，這里先用的是共陰極數(shù)碼管，另一部分送給d/a轉(zhuǎn)換，d/a再將數(shù)字量按比例轉(zhuǎn)換成模擬電壓，再經(jīng)過調(diào)整，從而得到穩(wěn)定的輸出電

4、壓。三、數(shù)控電源硬件的整體設計1. 按鍵作用本系統(tǒng)需要中的脈沖信號時低電平有效，所以按上圖的解法來接其中200ohm為保護電阻。當開關(guān)閉合時則有一個低電平信號輸入fpga。2fpga的作用fpga（fieldprogrammable gate array），即現(xiàn)場可編程門陣列，它是在pal、gal、cpld等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（asic）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。fpga是英文field programmable gate array的縮寫，即現(xiàn)場可編程門陣列，它是在pal、gal、e

5、pld等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（asic）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 fpga采用了邏輯單元陣列l(wèi)ca（logic cell array）這樣一個新概念，內(nèi)部包括可配置邏輯模塊clb（configurable logic block）、輸出輸入模塊iob（input output block）和內(nèi)部連線（interconnect）三個部分。fpga的基本特點主要有： （1）采用fpga設計asic電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 （2）fpga可做其它全定制或半定制asic電

6、路的中試樣片。 （3）fpga內(nèi)部有豐富的觸發(fā)器和io引腳。 （4）fpga是asic電路中設計周期最短、開發(fā)費用最低、風險最小的器件之一。 （5) fpga采用高速chmos工藝，功耗低，可以與cmos、ttl電平兼容。 可以說，fpga芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 目前fpga的品種很多，有xilinx的xc系列、ti公司的tpc系列、altera公司的fiex系列等。 fpga是由存放在片內(nèi)ram中的程序來設置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的ram進行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 加電時，fpga芯片將eprom中數(shù)據(jù)讀入片內(nèi)編程

7、ram中，配置完成后，fpga進入工作狀態(tài)。掉電后，fpga恢復成白片，內(nèi)部邏輯關(guān)系消失，因此，fpga能夠反復使用。fpga的編程無須專用的fpga編程器，只須用通用的eprom、prom編程器即可。當需要修改fpga功能時，只需換一片eprom即可。這樣，同一片fpga，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，fpga的使用非常靈活。 fpga有多種配置模式：并行主模式為一片fpga加一片eprom的方式；主從模式可以支持一片prom編程多片fpga；串行模式可以采用串行prom編程fpga；外設模式可以將fpga作為微處理器的外設，由微處理器對其編程。3.dac0832的作用（1）

8、、dac0832的管腳圖（2）原理 當ile為高電平，片選信號 /cs 和寫信號 /wr1為低電平時，輸入寄存器控制信號為1，這種情況下，輸入寄存器的輸出隨輸入而變化。此后，當 /wr1由低電平變高時，控制信號成為低電平，此時，數(shù)據(jù)被鎖存到輸入寄存器中，這樣輸入寄存器的輸出端不再隨外部數(shù)據(jù)db的變化而變化。對第二級鎖存來說，傳送控制信號 /xfer 和寫信號 /wr2同時為低電平時，二級鎖存控制信號為高電平，8位的dac寄存器的輸出隨輸入而變化，此后，當 /wr2由低電平變高時，控制信號變?yōu)榈碗娖?，于是將輸入寄存器的信息鎖存到dac寄存器中。其余各引腳的功能定義如下：(1)、di7d

9、i0 ：8位的數(shù)據(jù)輸入端，di7為最高位。(2)、iout1 ：模擬電流輸出端1，當dac寄存器中數(shù)據(jù)全為1時，輸出電流最大，當 dac寄存器中數(shù)據(jù)全為0時，輸出電流為0。(3)、iout2 ：模擬電流輸出端2， iout2與iout1的和為一個常數(shù)，即iout1iout2常數(shù)。(4)、rfb ：反饋電阻引出端，dac0832內(nèi)部已經(jīng)有反饋電阻，所rfb端可以直接接到外部運算放大器的輸出端，這樣相當于將一個反饋電阻接在運算放大器的輸出端和輸入端之間。(5)、vref ：參考電壓輸入端，此端可接一個正電壓，也可接一個負電壓，它決定0至255的數(shù)字量轉(zhuǎn)化出來的模擬量電壓值的幅度，vref范圍為(+

10、10-10)v。vref端與d/a內(nèi)部t形電阻網(wǎng)絡相連。(6)、vcc ：芯片供電電壓，范圍為(+5 15)v。(7)、agnd ：模擬量地，即模擬電路接地端。(8)、dgnd ：數(shù)字量地。 4、共陰極的數(shù)碼管1、共陰極數(shù)碼管的結(jié)構(gòu)共陰極數(shù)碼管是把所有l(wèi)ed的陰極連接到共同接點com，而每個led的陽極分別為a、b、c、d、e、f、g及dp（小數(shù)點），如下圖所示。圖中的8個led分別與上面那個圖中的adp各段相對應，通過控制各個led的亮滅來顯示數(shù)字。2、管腳圖 5、op07的作用 1、op07的外形圖2、op07的管腳圖3、電路圖4、op07的功能介紹op07芯片是一種低噪聲，非斬波穩(wěn)零的雙

11、極性運算放大器集成電路。由于op07具有非常低的輸入失調(diào)電壓（對于op07a最大為25v），所以op07在很多應用場合不需要額外的調(diào)零措施。op07同時具有輸入偏置電流低（op07a為±2na）和開環(huán)增益高（對于op07a為300v/mv）的特點，這種低失調(diào)、高開環(huán)增益的特性使得op07特別適用于高增益的測量設備和放大傳感器的微弱信號等方面。5、特點超低偏移： 150v最大。 低輸入偏置電流： 1.8na 。低失調(diào)電壓漂移： 0.5v/ 。 超穩(wěn)定，時間： 2v/month最大高電源電壓范圍： ±3v至±22v四、 硬件電路的安裝于調(diào)試將上面幾個電路全部按引腳連接

12、到fpga上，然后開始調(diào)試。調(diào)試分模塊調(diào)試；1.數(shù)碼管模塊查看為選信號是否有用，然后給數(shù)碼管強加高低不同的電平，看數(shù)碼管能否在09范圍內(nèi)正常顯示。2. d/a轉(zhuǎn)換部分在dac0832的8輸入端給高低不同的電平，用萬用表測試第一級運放的輸出，觀察其電壓變化，應該在0負5v之間變化。調(diào)試中發(fā)現(xiàn)電壓最大值不達標，后檢查發(fā)現(xiàn)d/a的輸出的7號角發(fā)生虛焊的情況3. 放大模塊在測轉(zhuǎn)換部分時順便測下第二級運放的輸出端電壓是否正好為第一級電壓的兩倍。要是不準可以通過滑動變阻器來調(diào)節(jié)（電壓范圍對應010v）若硬件沒有問題，我們就可以開始進行軟硬件相結(jié)合的方法進行下一步調(diào)試。程序下載好后，連接號線路，通過按鍵看電

13、壓是否可以上下跳動，當然這里的電壓要求要符合實驗要求（電壓09.9v,步進位0.1）。此處為了能跟好的看到電壓的階躍跳轉(zhuǎn)，可以采用示波器來顯示電壓的波形的方法五、 調(diào)試結(jié)果經(jīng)過兩個人的共同努力，并最終達到實驗要求：通過按鈕控制電壓的增減，顯示部分電壓能在0到9.9v內(nèi)正常顯示，并且最終輸出電壓與顯示電壓一致（誤差極小），并且步進為0.1v。六、 收獲與體會通告本次數(shù)字電路的課程設計，我學會了檢測電路的時，把程序分模塊一個一個下載到芯片當中，分開檢測電路的功能，而不是把所有程序全部下載到芯片當中檢測。在通過fpga芯片下載時，下載進去不出現(xiàn)錯誤還好，要是出現(xiàn)錯誤，很難檢查，二分模塊檢查就能很快的

14、發(fā)現(xiàn)錯誤，發(fā)現(xiàn)錯誤在那一塊，這樣利于自己和自己同組的人檢查，并改正錯誤。比如一開始硬件軟件相結(jié)合的時候，發(fā)現(xiàn)最高輸出的電壓還是不達標，還是只能達到10v的一半，我前面也檢查出這問題，但我覺得我前面查到這里的問題應該不會再錯了，便檢查了dac0832， i7端口得不到高電平，然后設計軟件的同學發(fā)現(xiàn)程序設計上的漏洞導致i7口就得不到信號。通過將第二個模塊上op07上串接一個47k的電位器，使得輸出地范圍調(diào)大，使得可以得到輸出的電壓的最大范圍。還好在請教其他組同學的時解決了這個問題。 接基于fpga的數(shù)控電源的硬件電路時，整整花了一天的時間連接電路，電路很復雜，如果在接上a/d轉(zhuǎn)換器，可能工作兩會更

15、大。其實接上a/d轉(zhuǎn)換器會使得輸出地電壓更加精確，使得誤差盡可能的減小。當電路焊接好之后，將fpga的電路連接到硬件的電路中，使得構(gòu)成一個回路。在第一次檢測電路的時候，居然電路中的數(shù)碼管沒有亮，這說明我電路還存在問題。然后檢測了一下，同學們發(fā)現(xiàn)我的數(shù)碼管的型號和她們的不同。后來換了sm4203g的數(shù)碼管接到電路中。居然亮了。當按開關(guān)“+”或“-”的時候沒反應，數(shù)碼管也不計數(shù)。我再三檢查了我的電路，感覺沒有問題。我通過萬用表檢查電路，然后感覺開關(guān)不對，我就換了開關(guān)，通過對角連接，在經(jīng)過檢測，我的電路就開始計數(shù)了，但程序下載到fpga中，當電路計數(shù)計到1.6v時，就開始復位了，通過一天的琢磨，我通過五六次的嘗試，將定義好的的管腳一次一次的換接，在前幾次先是計到1.6v的，但后幾次居然跳的全是亂碼。心開始亂了，但還是克制了，堅持到底就是好的。我連接到第五次的時候。我居然看到我的輸出是跟我數(shù)碼管上顯示的數(shù)值是一樣的。終于可以了。說實話，在做硬件的過程中，可以學到很多的。通過這次的課程設計，我不僅了解了數(shù)控電源的工作原理，收獲最大的還在fpga是一個現(xiàn)場可編程門陣列。（1）當電壓調(diào)到0.1v的時候，數(shù)碼管上顯