鎖相頻率合成器的設

1、 摘 要頻率源是現(xiàn)代通信系統(tǒng)的心臟，其穩(wěn)定與否直接影響到系統(tǒng)的正常工作?，F(xiàn)代通信系統(tǒng)對于穩(wěn)定的頻率源的需求也越來越廣泛，而頻率穩(wěn)定度問題則已成為許多現(xiàn)代通信系統(tǒng)和設備的一個關鍵性技術問題。如今鎖相技術以其獨特和優(yōu)良的性能在調制解調、頻率合成、fm 立體聲解碼等方面普遍應用。鎖相環(huán)路具有載波跟蹤特性，作為一個窄帶跟蹤濾波器，可以提取淹沒在噪聲之中的信號;用高穩(wěn)定的參考振蕩器鎖定，可以提供一系列頻率高穩(wěn)定的頻率源。本文主要討論了基于鎖相環(huán)的寬帶調頻電路的設計問題。以motorola 公司生產(chǎn)的大規(guī)模集成芯片 mc145146 為核心元件,配以周邊mc12017,mc1648 等器件，設計了可以與寬

2、帶調頻電路接口的鎖相環(huán)，軟件部分采用單片機控制頻率的編輯和顯示，更加直觀和方便。關鍵詞：鎖相環(huán)、頻率合成器、鑒相器、調頻 abstractthe frequency source is the key specification of a modem communication system. the modern communication systems require more and more stable frequency source, and the problem of the frequency stability has become a key technique pr

3、oblem of most electronic instruments. the pll circuits are global used in modulation and demodulation、frequency synthesize、fm stereo decode and so on. the pll circuits has the characteristic of carrier track. as a narrow band fitter, it can pick up the signal which is submerged in the noise. when it

4、 is locked with a high-stable reference oscillator, it can be a high-stable frequency source which can offer series of frequency. this paper mainly discusses the design problems of broadband frequency modulation circuits based on pll. with the main devices mc145146、mc12017、mc1648 which are manufactu

5、red by motorola. the work includes designing a pll which is able to interface with a broadband frequency modulation circuits, making the corresponding hardware and finishing the testing of the hardware. key words: pll ; frequency-synthesizer；phase detector；modulation目 錄 第 1 章 緒論11.1 鎖相技術的發(fā)展概況11.2 頻率

6、綜合技術及其發(fā)展11.3 鎖相環(huán)路的工作特點31.4 設計任務與實現(xiàn)方案3第 2 章鎖相頻率合成器的設計52.1 鎖相頻率合成器52.1.1 鎖相環(huán)路的基本組成52.1.2 使用前置分頻器的鎖相頻率合成器的組成62.1.3 變模分頻鎖相頻率合成器62.2基于 mc145146 的鎖相頻率合成器的設計 82.2.1 頻率合成芯片 mc145146 及其外接部分的設計 92.2.2 環(huán)路濾波器的設計122.2.3 壓控振蕩器的設計132.2.4 前置預分頻器的設計152.3 本設計中參數(shù)的確定152.4 本章小結18第 3 章 單片機控制部分193.1 單片機控制的原理193.2 單片機控制部分主

7、要程序模塊的處理流程圖213.3 本章小結23結 論24參考文獻25致 謝27附錄 a 全電路原理總圖28 0 1第 1 章 緒論1.1 鎖相技術的發(fā)展概況鎖相技術是實現(xiàn)相位自動控制的一門學科。鎖相原理在數(shù)學方面，早在30 年代無線電技術發(fā)展的初期就已經(jīng)出現(xiàn).1930 年已經(jīng)建立了同步控制理論的基礎.1932 年貝爾賽什(bellescize)第一次公開發(fā)表了鎖相環(huán)路的數(shù)學描述,用鎖相環(huán)路提取相干載波來完成同步檢波.到了 40 年代,電視接收機中的同步掃描電路中開始廣泛的應用鎖相技術,使電視圖像的同步性能得到很大改善.進入 50 年代,隨著空間技術的發(fā)展,由杰斐(jaffe)和里希廷(rech

8、tin)利用鎖相環(huán)路作為導彈信標的跟蹤濾波器獲得成功,并首次發(fā)表了包含噪聲效應的鎖相環(huán)路線性理論分析的文章,同時解決了鎖相環(huán)路最佳化設計問題.在 60 年代,維特比(viterbi)研究了無噪聲鎖相環(huán)路的非線性問題,并發(fā)表了”相干通信原理”一書.到了 70 年代林特塞(lindscy)和查里斯(charles)進行了由噪聲的一階,二階及高階鎖相環(huán)路的非線性理論分析,并做了大量實驗以充實理論分析.由于鎖相環(huán)路具有許多優(yōu)良特性,它可以用于頻率合成與交換,自動頻率調諧,模擬和數(shù)字信號的相干解調,am 波信號的同步檢波,數(shù)字通信中的位同步提取,鎖相穩(wěn)頻,鎖相倍頻和分頻,鎖相測速預測距,鎖相 fm(pm

9、)調制與解調等.目前,鎖相換路的理論研究正在日臻完善,應用范圍遍及整個電子技術領域.且商品化集成鎖相環(huán)路日益增多,為鎖相技術應用提供了廣闊前景.1.2 頻率綜合技術及其發(fā)展頻率綜合技術是無線電電子學的重要組成部分，它在無線電技術的各個領域中都得到廣泛地應用。例如在通信、雷達、導航、電子偵察、干擾和抗干擾、宇航、衛(wèi)星通信、遙測遙控、廣播、電視及現(xiàn)代測量儀器儀表中都有應用。隨著各種新型頻率綜合和頻率合成方案的不斷涌現(xiàn)，頻率合成理論研究的不斷深入，至今，頻率綜合技術從理論到實踐已達到比較成熟和比較完善的階段。將一個(或多個)基準頻率變換為另一個(或多個)所需頻率的技術這段標點符號不對 2稱為“頻率合

10、成技術”,一般基準頻率是非常精確的，頻率綜合的輸出頻率在一定范圍內可選擇，即頻率綜合是一種高質量的信號源，由一個基準頻率產(chǎn)生許多頻率輸出的一種高質量信號發(fā)生器。頻率綜合技術已經(jīng)發(fā)展了近五十年的時間，在這幾十年的發(fā)展過程中，頻率綜合技術不斷成熟，不斷完善。現(xiàn)在頻率合成方式主要有直接式(dfs)、間接式(鎖相式)、數(shù)字式(dds)和各種方式相結合的混合式。直接式方式是頻率綜合發(fā)展的起點，其主要原理就是通過對頻率的加、減、乘、除產(chǎn)生新的頻率。其特點就是頻率切換速度快、相位噪聲低、性能穩(wěn)定可靠，但是這種合成方法在功耗、體積和雜散上存在相當大的局限。 間接式頻率綜合都采用鎖相環(huán)方式實現(xiàn)。它最大的優(yōu)點是由

11、于低通濾波器的作用而降低了雜散電平。與直接式合成器相比，它結構簡單，體積小巧。但間接式頻率綜合與直接式相比轉換時間較長，環(huán)路帶寬處相位噪聲較大，設計小好還會出現(xiàn)“鼓包”現(xiàn)象。目前，鎖相環(huán)中的各個器件集成度越來越高，各種頻段壓控振蕩已經(jīng)有集成的模塊，許多頻段已經(jīng)有單片壓控振蕩器，各種分頻器、倍頻器、鑒頻/鑒相器都已經(jīng)有集成塊，許多公司都把各種控制電路、程序分頻器、鑒頻/鑒相器等集成到一個集成塊上。典型的鎖相集成塊有：qualcomm 公司的 q32xx 系列、peregrine 公司的 pe32xx系列、motorola 公司的 mc145xx 系列、富士通公司的 mb1xx 系列等，它們都包括

12、脈沖整形電路、鑒頻/鑒相電路、可編程分頻電路、n/n+ 1 雙模分頻電路、控制電路、鎖定指示電路等，有些還包括晶振電路、壓控振蕩器電路等。dds 是 70 年代初期美國 j.tierney, c.m.radar，和 b.gold 等人首先完成的，他們完成了直接數(shù)字式頻率綜合的理論基礎，到 1992 年 burr-brown研制出 500mhz12bit dac，使得 dds 輸出頻率高達 100mhz。后來一批學者在此基礎上完成了 dds 技術的研究。dds 有兩個明顯的優(yōu)勢，高分辨率(微赫量級)和快捷變(納秒量級)，但是 dds 也有其致命的弱點就是它的輸出雜散較大，最高輸出頻率受到限制。盡

13、管如此 dds 技術的出現(xiàn)和進展對頻 3率綜合已經(jīng)產(chǎn)生了巨大的影響。如采用 dds+pll 技術使得快捷變、低雜散的頻率綜合的實現(xiàn)變得更加簡捷。近幾年來，由于各種電子系統(tǒng)對頻率綜合的輸出頻率帶寬、頻率分辨率、頻率轉換時間，以及頻譜的純凈度的要求越來越高，無論單獨采取那種頻率綜合技術都難以滿足系統(tǒng)要求，這就要求采取幾種合成方式相結合，充分發(fā)揮各自的優(yōu)勢。這就是混合式的頻率合成方式。1.3 鎖相環(huán)路的工作特點鎖相環(huán)路處于正常工作狀態(tài)時,有如下特點:1.可以實現(xiàn)理想的頻率控制.由于鎖相環(huán)路包含一個固定的積分環(huán)節(jié),環(huán)路輸出無剩余穩(wěn)態(tài)頻差存在.2.良好的窄帶濾波跟蹤特性.當壓控振蕩器輸出頻率鎖定在輸入頻

14、率上時,位于信號頻率附近的干擾成分將以低頻干擾的形式進入環(huán)路,而絕大部分的干擾會受到環(huán)路濾波器的低通特性的抑制,就相當于一個窄帶的高頻帶通濾波器.3.良好的調制跟蹤特性.鎖相環(huán)路中的壓控振蕩器輸出頻率可以跟蹤輸入信號的瞬時變化.表現(xiàn)了良好的調制跟蹤特性.4.門限性能好.鎖相環(huán)路不像一般的非線性器件那樣,門限取決于輸入信噪比,而是有環(huán)路信噪比決定,較高的環(huán)路信噪比可取的較低的門限性能.5.易于集成化.環(huán)路集成化與數(shù)字化為減小體積,降低成本,增加可靠性,多用途提供了條件.1.4 設計任務與實現(xiàn)方案要求以鎖相環(huán)（pll）為核心硬件，設計一個具有中心頻率可調的寬帶調頻電路，提供硬件演示，提交設計報告和

15、編程軟件.主要設計指標如下: 1.中心頻率:88mhz108mhz 可調整,步進值 100khz;這段標點符號不對與實際不符 42.調頻帶寬：5075khz;3.rf 發(fā)射功率處于 120mw 間即可，不做具體要求;4.具有調制音頻入口;5.提供中心頻率顯示和鍵盤預置功能;為實現(xiàn)以上功能，準備了以下兩個方案。由于間接式頻率合成器一般采用鎖相環(huán)，其結構簡單，體積小巧，已被應用于大部分制造頻率合成器的場合。本設計中的各項指標用此種方法都可以實現(xiàn)，故準備的兩種方案采用了鎖相環(huán)的結構?，F(xiàn)分別說明如下：方案 1：使用大規(guī)模集成電路 mc145152 頻率合成器，前置分頻部分采用 mc12017，壓控振蕩

16、器采用 mc1648,對 mc145152 的置數(shù)可以簡單的采用撥碼開關實現(xiàn)。方案 2：使用大規(guī)模集成電路 mc145146 的頻率合成器，前置分頻部分采用 mc12017，壓控振蕩器采用 mc1648,對 mc145146 的置數(shù)采用單片機控制實現(xiàn)，并以單片機驅動數(shù)碼管來顯示中心頻率值。和 mc145152 相比，mc145146 由于只有 4 位數(shù)據(jù)總線輸入，所以其體積更加小巧，功能更加強大， 以單片機來實現(xiàn)頻率的編輯也更加方便和直觀。所以最后確定采用方案 2 來實現(xiàn)本設計。只要實現(xiàn)原理如下：構成鎖相環(huán)頻率合成器以產(chǎn)生所需載波頻率信號.其主要器件有集成芯片 mc145146,lm358,m

17、c1648,mc12017,電阻和電容若干以及變容二極管1sv101,振蕩線圈等.由變容二極管和電感線圈構成的 lc 振蕩電路與mc1648 產(chǎn)生所需載波頻率，并用 mc12017 前置分頻。選擇適當?shù)木w振蕩器,通過 mc145146 進行分頻,以產(chǎn)生所需要的步進值的頻率; 此處通過單片機控制 mc145146 實現(xiàn)中心頻率的控制和顯示。最后,使用一個正相比例加法電路實現(xiàn)調頻信號的加入,即調制音頻入口.實現(xiàn)的具體方案及各部分電路連接原理圖詳見第 2 章,第 3 章和第 4 章.全電路原理總圖及 pcb 圖見附錄 a，b，c。設計要求無此相 5第 2 章鎖相頻率合成器的設計2.1 鎖相頻率合成

18、器2.1.1 鎖相環(huán)路的基本組成鎖相環(huán)路是由鑒相器（pd） 、環(huán)路濾波器（lf）和壓控振蕩器（vco）組成的閉合環(huán)路，是一個相位誤差控制系統(tǒng)。圖 2.1 所示為鎖相環(huán)路的相位模型由圖 2.1 可直接得鎖相環(huán)路的基本方程（21） tppkkkttttefvdvesin111式（21）為相位控制方程，它的物理意義是（1）是鑒相器的輸入信號與壓控振蕩器輸出信號之間的瞬時相位te差；（2）稱控制相位差，它是通過鑒相器、環(huán)路 tppkkkefvdsin1te濾波器逐級處理而得到的相位控制量；kdsin v (t)1 (t)e (t)圖210鑒相器的數(shù)字模型kvpkf(p)uc(t)ud(t)v (t)2

19、-1圖 2.1鑒相器的數(shù)學模型用公式編輯器重新輸入 6相位控制方程描述了環(huán)路相位的動態(tài)平衡關系，即在任何時刻，環(huán)路的瞬時相位差和控制相位差之代數(shù)和等于輸入信號以相位為參考的瞬tet0時相位。2.1.2 使用前置分頻器的鎖相頻率合成器的組成基本鎖相頻率合成器中，vco 輸出頻率直接加到可編程分頻器上。各種工藝的可編程分頻器都有一定的上限頻率，這就限制了這種合成器的最高工作頻率。解決這個問題的方法之一是在可編程分頻器的前端加一個固定模數(shù) v 的前置分頻器，如圖 2.2 所示。圖 2.2使用前置分頻器的鎖相頻率合成器晶振pdlpfvco參考分頻器程序分頻器模數(shù)n控制前置分頻器fdfrf0=vnfr

20、r n v 7ecl 或 caas 的固定模數(shù)分頻器可工作在 1ghz 以上，這就大大提高了合成器的工作頻率。采用前置分頻器之后，合成器的輸出頻率為： （22）rvfnf 0工作頻率是提高了，但輸出頻率只能以增量變化。為了獲得與未加前置rvf分頻器時同樣的分辨力，參考頻率必須降為，這就是使頻率轉換時間vfr/延長到原來的倍，是十分不利的。 2.1.3 變模分頻鎖相頻率合成器 在不改變頻率分辨力的同時提高合成器輸出頻率的有效方法之一就是采用變模分頻器（出稱吞脈沖技術） 。變模分頻器的工作速度雖不如固定模數(shù)的前置分頻器那么快，但比可編成分頻器要快得多。圖 2.3 為采用雙模分頻器的鎖相頻率合成器框

21、圖。圖 2.3雙模分頻鎖相頻率合成器雙模分頻器有兩個分頻模數(shù)，當模式控制為高電平時分頻模數(shù)為，1v當模數(shù)控制為低電平時分頻模式為 v。變模分頻器的輸出同時驅動兩個可編程分頻器，它們分別預置在 n1和 n2，并進行減法計數(shù)。在除 n1和除 n2分晶振rn1n2pdlpfvcov/v+1合成器集成電路rfdf0f 8頻器未計數(shù)到零時，模式控制為高電平，雙模分頻器輸出頻率為。1/0vf在輸出個周期之后，除 n2分頻器到達零，將模式控制電平變?yōu)榈?2vn電平，同時通過除 n2分頻器前面的與門使其停止計數(shù)。此時，除 n1分頻器還存在有 n1n2。由于受模式控制低電平的控制，雙模分頻器的分頻模數(shù)變?yōu)?v，

22、輸出頻率為。再經(jīng)個周期，除 n1計數(shù)器到達零，vf /0vnn21輸出低電平，將兩計數(shù)器重新賦以它們的預置值 n1和 n2，同時對鑒相器輸出比相脈沖，并將模式控制信號恢復到高電平。在這一完整的周期中，輸入的周期為（23）若 v=10，則 d=10 n1+ n2 （24）從上面的原理說明中可知，n1必須大于 n2。例如 n2從 0 到 9 變化，則 n1至少為 10。由此得到小分頻比為 dmin=100；若 n1從 10 變化到 19，則可得到最大分頻比為 dmin=199。其他的雙模分頻比，例如 5/6、6/7、8/9 以及 100/101 也是常用的。若用100/101 的雙模分頻器，那么

23、v=100d=100 n1n2 （25）若選擇 n1099、n1100199，則可得到d1000019999在這種采用變模分頻器的方案中也要用可編程分頻器，這時雙模分頻器的工作頻率為合成器的工作頻率。而兩個可編程分頻器的工作頻率已降0f212121nvnvnnnvd 9為或。合成器的分辨力仍為參考頻率，這就在保持分辨vf /01/0vfrf力的條件下提高了合成器的工作頻率。頻率轉換時間也未影響。2.2基于 mc145146 的鎖相頻率合成器的設計鎖相環(huán)路頻率合成器的設計主要包括：確定所需環(huán)路的類型、選擇適當?shù)念l率間隔、指出所希望的穩(wěn)定度等。構成鎖相頻率合成器的主要器件有集成芯片mc145146

24、、lm358、mc1648、mc12017、電阻、電容若干以及變容二極管、振蕩線圈等。基于 mc145146 的鎖相環(huán)頻率合成器原理框圖如圖 2.4 所示。 圖 2.4基于 mc145146 的鎖相環(huán)頻率合成器原理框圖2.2.1 頻率合成芯片 mc145146 及其外接部分的設計mc145146 是 motorola 公司生產(chǎn)的大規(guī)模集成電路，他可用 4bit輸入編寫程序，并配有選通和地址線，其內部組成框圖如圖 2.5 所示。步進值對嗎？ 10 圖 2.5mc145146 的內部結構框圖該芯片內含參考頻率振蕩器、12 比特可編程序參考分頻器，數(shù)字相位檢測器，10 比特可編程序除以 n 的計數(shù)器

25、，7 比特除以 a 的計數(shù)器，必要的為接收 4 比特輸入數(shù)據(jù)用的鎖存電路。其中，10 比特除 n 計數(shù)器、7 比特除a 計數(shù)器、模式控制邏輯和外接雙模前置分頻器組成脈沖程序分頻器，吞脈沖程序分頻器的總分頻比為：d=vn+a 。mc145146 芯片的 dip 封裝的管腳排列如圖 2.6 所示。共有 20 個管腳，各管腳功能如下： 11圖 2.6mc145146 管腳分配圖其中 d0d3（引腳 2，1，20，19）為數(shù)據(jù)輸入端，當 st 處于高態(tài)時，在這些輸入端的信息將轉移到內部寄存器。d3 為最高位碼。a0a1（引腳 9，10，11）為地址輸入端，其用于確定那個寄存器接收數(shù)據(jù)線上的信息。它們和

26、 d0d3 以及寄存器的關系如 下： 引腳 7,8（oscin 、oscout）為參考振蕩端，當兩引腳接上一個并聯(lián)諧振晶體時，便組成一個參考頻率振蕩器。但在 oscin到地和 oscout到地之間一般應接上適當容量的電容（一般為 15pf 左右） 。oscin也可作為外部參考信號的輸入端，如圖 2.7 所示。表表 21數(shù)據(jù)輸入與地址輸入的關系數(shù)據(jù)輸入與地址輸入的關系a2a1a0寄存器功能d0d1d2d3000latch0a bits0123001latch1a bits456010latch2n bits0123011latch3n bits4567100latch4n bits89 1210

27、1latch5r bits0123110latch6r bits4567111latch7r bits891011圖 2.7晶體振蕩器的外接圖引腳 3（fin）為輸入信號端，將輸入信號交流耦合到本引腳，對于振幅較大的信號（根據(jù)標準的 cmos 邏輯電平）直流耦合也適用。 引腳 16，17（、）為鑒相器雙輸出端，用于輸出環(huán)路誤差信號。vr如果或的相位超前，則變?yōu)榈碗娖蕉詾楦撸蝗绻鹯vff vfrfvr或者的相位滯后，則跳為低電平而保持為高；如果vfrfvfrfvrvf并與同相，則和保持高電平，僅在一個很短的時間內二者同時rfvfrfvr為低電平。引腳 14（mc）為模式控制端，輸出的模式控制信

28、號加到雙模分頻器即可實現(xiàn)模式變換。在一個計數(shù)周期開始時， “mc”處于低電平，一直到 a下行計滿它的編程值為止，然后， “mc”跳為高電平，并一直維持到除 n計數(shù)器下行計滿編程的剩余值（na） 。n 計數(shù)器計滿量后， “mc”復位為低，兩個計數(shù)器重新預置到各自的編程值上，再重復上述過程。引腳 13（ld）為鎖定檢測端，用于鎖定輸出信號。當環(huán)路鎖定時（即rfr1oscinoscoutc1c2 13與同頻同相） ，該信號為高電平；當環(huán)路失鎖時，ld 為低電平。vr2.2.2 環(huán)路濾波器的設計環(huán)路濾波器的作用在于濾除鑒相輸出的高頻分量和其他的雜散干擾，該電路設計的合理與否將直接影響頻率合成的性能指標

29、。目前，宜于集成的鑒相器主要有兩種類型：一種是模擬乘法器，另一種是數(shù)字比相器。mc145146 中的鑒相器采用后者。但是，由于數(shù)字比相器輸出的相位誤差信號是數(shù)字邏輯信號，無法經(jīng)低通濾波器控制壓控振蕩器。因此，必須在鑒相器與低通濾波之間加一個電荷泵。電荷泵的作用是將數(shù)字邏輯信號變換成模擬量。然后再用該模擬量控制作為低通濾波器的放大電路對積分電路進行充放電，最終在壓控振蕩器之前形成控制電壓。用運算放大器組成的低通濾波器已具備電荷泵的功能，如圖 2.8 所示。 圖 2.8低通濾波器設計圖低通濾波器中的運算放大器采用 lm358 芯片，其管腳分配如圖 2.9 所示，其中有兩片運算放大器，正好還為合號器

30、部分預留一片運放。其工作電壓在 332v 之間可調。r2r1rvr3cr4vcor2c-+acr1 14圖 2.9lm358 管腳分配圖2.2.3 壓控振蕩器的設計經(jīng)低通濾波器輸出的控制信號直接送入壓控振蕩器。集成的壓控振蕩器電路形式很多，常用的有積分施密特電路型、射極耦合多諧振蕩器、變容二極管調諧 lc 振蕩器和數(shù)字門電路型等幾種。輸出波形一般是矩形波，但在某些集成壓控振蕩器中也可同時輸出三角波、正弦波或鋸齒波。本電路為今后功能擴展的需要，采用了能輸出正弦波的變容管調諧。motorola 公司生產(chǎn)的 mc1648 符合設計的要求。其 14 腳 dip 封裝的管腳分配圖如圖 2.10 所示。7

31、654321141312111098vccncoutncagcncveevccveencncnctankbias 15圖 2.10mc1648 的管腳分配圖其工作電壓為5v，由于電路采用 ecl 工藝，所以最高輸出頻率可達225mhz。為了獲得更好的控制特性，壓控振蕩器外部元件接法采用如圖2.11 所示方案。圖 2.11變容二極管的外接方法兩個變容二極管兩兩對接，可以獲得雙兩變容管串接更好的頻率穩(wěn)定度。這是由于變這線性特性相相互抵消的結果。2.2.4 前置分頻器的設計從壓控振蕩器出來的信號由于頻率很高不能與頻率合成器直接相連，必首選經(jīng)過前置分頻器降低頻率。本設計前置分頻器采用 motorola

32、 公司生產(chǎn)的雙模分頻器 mc12017，其引腳分配如圖 2.12 所示：invd1105mc16483outfd4d3d2l12 16圖 2.12mc12017 的管腳分配圖當模式控制輸入端為高電平時，分頻比為 64；當模式控制輸入端為低電平時，分頻比為 65；7 腳加 5.010%v 或 8 腳接 5.59.5v 電壓時可正常工作，最高工作頻率為 225mhz。前置分頻器的輸出信號頻率已經(jīng)在頻率合成器的允許范圍內，雙模前置分頻器與頻率合成器片內可編程計數(shù)器配合使用，實現(xiàn)雙模分頻的過程。其分頻原理在前面已經(jīng)敘述，在此不在重復。2.3 本設計中參數(shù)的確定（1） 確定參考頻率rfmc145146

33、中的參考頻率分頻器為 12 位計數(shù)器。根據(jù)設計要求可調步進值為 100khz，外部使用已提供的 10.24mhz 的晶振。則分頻比為10.24m100k=102.4。由于小數(shù)部分無法置入，造成置數(shù)誤差。同樣 f0/fr若除不盡也會在 n,a 置數(shù)時產(chǎn)生誤差。若選擇分頻比為 512，這樣步進值為20khz,在 n,a 置數(shù)時均5 則可實現(xiàn) 100khz 步進且理論上無誤差。故n/n+1voltageregulator23outputoutputcontroinputsignalinputsignalgndvregvcc0.1uf0.1uf0.1uf15678 17=0.02mhz。rf（2） 確

34、定總分頻比范圍根據(jù)調頻的范圍 88108mhz，由式， rnmff 0 得 0rfnf由此可確定程序分頻器的分頻比為：nmin =88/0.02=4400nmax =108/0.02=5400取均方值4874minmaxnmean=n n=（3） 確定鎖相環(huán)路參數(shù)和n鎖定環(huán)路阻尼系數(shù)較大時，環(huán)路低通特性變差，對濾除 fr不利，直接影響環(huán)路等效噪聲帶寬。太小，瞬時特性有較大過沖，捕捉時間過長，兼顧這兩個因素通常取=0.707環(huán)路自然角頻率n對環(huán)路捕捉時間和等效噪聲帶寬都有很大的影響。為增強對r的濾除能力，應使nr ，在這里 mc145146 的用戶手冊中已提供推薦的n公式：n=12560rad/

35、s=10r2f（4） 選擇壓控振蕩器采用 mc1648 外接變容二極管和電感組成的 lc 振蕩電路的方式，由環(huán)路濾波器輸出端也就是將來調制信號輸入電壓控制電路的振蕩頻率。經(jīng)初步測試，控制電壓在 0.3v4.4v 間變化時，其振蕩頻率范圍為56.5mhz110mhz,具體數(shù)據(jù)見表 2-2。壓控特性曲線見圖 2.13。表表 2.2振蕩實驗數(shù)據(jù)表振蕩實驗數(shù)據(jù)表電壓(v)0.8511.21.41.61.92.22.633.544.5按設計要求重新計算 18頻率(mhz)596063707580859095100105110 55657585951051150.45 0.8511.21.41.61.92

36、.22.633.544.5電壓(v)頻率（mhz） 圖 2.13壓控特性曲線故壓控靈敏度：622(11080) 1075.36rad/s v4.4 1.9vcovvcofkv選用變容二極管，從手冊可知，由 mc1648 輸入電容 6pf,寄生電容 2pf.故cs=8pf.根據(jù) 1sv101 指標可知：當 v-r=3v 時，=1214pf.dminc 當 v-r=9v 時，=2832pf.dmaxc由，可得 l=0.1h 時，scclf021fmax110mhz，fmin80mhz?；緷M足設計要求，細微調整在實驗中進行。（6）片內鑒相靈敏度 0.8v/rad2dddvk（7）確定環(huán)路濾波器參數(shù)

37、 19由和 c1=0.047可知：n11=vdmeankknr cf 取標稱值 1.61262175.36 0.81.67k4876 0.047 1012560vdmeannkkrnck由 可得2112nr c26122 0.7072.4k12560 0.047 10nrc由于 mc145146 的用戶手冊中典型設計=1，當=1 時=3.4故在此取2rk中間標稱值 2.7。k第 3 章 單片機控制部分3.1 單片機控制的原理 由于頻率合成器件選用的 mc145146 是一塊用 4bits 數(shù)據(jù)總線輸入方式置定的頻率合成電路,所以必須嚴格按照表 21 數(shù)據(jù)輸入與地址輸入的關系來置數(shù)。如果采用撥碼

38、開關置數(shù)，由于芯片只有四位數(shù)據(jù)總線，有不同的地址來控制當前的置數(shù)位數(shù)，所以必須經(jīng)過比較麻煩的運算轉換才能得到想要得置數(shù)值，而且 st 端也需要有一個脈沖來把數(shù)從鎖存器中置入芯片，手動撥碼容易造成抖動等因素而造成置數(shù)錯誤。故采用單片機來控制芯片的頻率編輯部分。由單片機計算出需要置的數(shù)據(jù)和地址值，并輸出到輸出口。用七位總線分別和 mc145146 的 4 位數(shù)據(jù)、3 位地址總線相連接，一位總線和st 端相連并在置數(shù)時給一個脈沖。這樣就可以完成一次置數(shù)，即一次頻率的編輯。而還可以用數(shù)碼管來顯示當前輸入的中心頻率值。這樣更加直觀和方便,操作者不需了解數(shù)據(jù)輸入與地址輸入的關系即可方便，快速，準確地將所需頻率值置入。 在這里我選用的是 at89c51 單片機，at89c51 是一種低功耗，高性能的片內含有 4kb 快閃可編程/擦除只讀存儲器的 8 位 coms 微控制器，使用高 20密度，非易失存儲技術制造，并且與 80c51 引腳和指令系