晶體管原理(4-1)

1、 場效應(yīng)晶體管（場效應(yīng)晶體管（Field Effect Transistor，F(xiàn)ET）是另一類）是另一類重要的微電子器件。這是一種重要的微電子器件。這是一種，又稱，又稱為為。這種器件與雙極型晶體管相比，有以下優(yōu)點(diǎn)。這種器件與雙極型晶體管相比，有以下優(yōu)點(diǎn) 輸入阻抗高；輸入阻抗高； 溫度穩(wěn)定性好；溫度穩(wěn)定性好； 噪聲小；噪聲??； 大電流特性好；大電流特性好； 無少子存儲(chǔ)效應(yīng)，開關(guān)速度高；無少子存儲(chǔ)效應(yīng)，開關(guān)速度高； 各管之間存在天然隔離，適宜于制作各管之間存在天然隔離，適宜于制作 VLSI 。 功耗低功耗低結(jié)型柵場效應(yīng)晶體管結(jié)型柵場效應(yīng)晶體管（ J FET ）肖特基勢壘柵場效應(yīng)晶體管（肖特基勢壘柵

2、場效應(yīng)晶體管（ MESFET ）絕緣柵場效應(yīng)晶體管絕緣柵場效應(yīng)晶體管（ IGFET 或或 MOSFET ) JFET 和和 MESFET 的工作原理相同。以的工作原理相同。以 JFET 為例，用一為例，用一個(gè)低摻雜的半導(dǎo)體作為導(dǎo)電溝道，在半導(dǎo)體的一側(cè)或兩側(cè)制作個(gè)低摻雜的半導(dǎo)體作為導(dǎo)電溝道，在半導(dǎo)體的一側(cè)或兩側(cè)制作 PN 結(jié)，并加上反向電壓。結(jié)，并加上反向電壓。兩種兩種 FET 的不同之處僅在于，的不同之處僅在于，JFET 是利用是利用 PN 結(jié)結(jié)作為控制柵，而作為控制柵，而 MESFET 則是利用金則是利用金- 半結(jié)（肖特基勢壘結(jié)）半結(jié)（肖特基勢壘結(jié)）來作為控制柵。來作為控制柵。 IGFET

3、的工作原理略有不同，利用電場能來控制半導(dǎo)體的的工作原理略有不同，利用電場能來控制半導(dǎo)體的表面狀態(tài)，從而控制溝道的導(dǎo)電能力。表面狀態(tài)，從而控制溝道的導(dǎo)電能力。 根據(jù)溝道導(dǎo)電類型的不同，每類根據(jù)溝道導(dǎo)電類型的不同，每類 FET 又可分為又可分為 和和。 J - FET 的基本結(jié)構(gòu)的基本結(jié)構(gòu)源、漏源、漏 MESFET 的基本結(jié)構(gòu)的基本結(jié)構(gòu) 絕緣柵場效應(yīng)晶體管絕緣柵場效應(yīng)晶體管 按其早期器件的縱向結(jié)構(gòu)按其早期器件的縱向結(jié)構(gòu)又被稱為又被稱為 ，簡稱為，簡稱為 ， 但現(xiàn)在這種器件的柵電極實(shí)際不一定是金屬，但現(xiàn)在這種器件的柵電極實(shí)際不一定是金屬，絕緣絕緣柵柵也不一定也不一定是是氧化物，但氧化物，但仍被習(xí)慣地

4、稱為仍被習(xí)慣地稱為 MOSFET 。 從從65納米到納米到45納米納米 必須找到新的必須找到新的high-K材料材料 在45納米以前,使用的二氧化硅做為制造晶體管柵介質(zhì)的材料, 通過壓縮其厚度以維持柵級(jí)的電容進(jìn)而持續(xù)改善晶體管效能。 在65納米制程工藝下，Intel公司已經(jīng)將晶體管二氧化硅柵介質(zhì)的厚度壓縮至與五層原子的厚度相當(dāng)。 65納米已經(jīng)達(dá)到了這種傳統(tǒng)材料的極限納米已經(jīng)達(dá)到了這種傳統(tǒng)材料的極限。 為了解決上述問題，便開發(fā)了新的高-K材料來做柵絕緣層。 目前Intel使用金屬鉿(讀音為哈)的氧化物作為柵極的電介質(zhì)，這種材料具有高K的性質(zhì)，可以做的足夠厚以防止漏電，因?yàn)橛休^高的介電常數(shù)可以維持

5、柵級(jí)的電容。 新的柵介質(zhì)和原來的柵極的多晶硅（摻雜）不兼容。Intel用特殊金屬代替多晶硅，至于金屬材料的成分屬于商業(yè)機(jī)密沒有公布。而金屬柵極本身相比多晶硅擁有更快的開關(guān)速率，又多了一個(gè)提升速度的因素。 金屬柵極與高電介質(zhì)組成的柵極結(jié)構(gòu)就是 “高高K金屬柵結(jié)構(gòu)金屬柵結(jié)構(gòu)”,能使晶體管開關(guān)速度能夠提升20%且耗電量降低30%。 第一款第一款45納米納米QX9650晶體管數(shù)量增長晶體管數(shù)量增長40%面積下降面積下降25% 英特爾共同創(chuàng)始人Gordon Moore說，采用“high-k”和金屬材料標(biāo)志著自從60年代末推出多晶硅柵MOS晶體管以來晶體管技術(shù)的一個(gè)最大最大的變化。 MOSFET 的立體結(jié)

6、構(gòu)的立體結(jié)構(gòu)P 型襯底型襯底 N 溝道溝道 MOSFET 的剖面圖的剖面圖P 型襯底型襯底 當(dāng)當(dāng) VGS VT 時(shí)，柵時(shí)，柵下的下的 P 型硅表面發(fā)生型硅表面發(fā)生 ，形成連通源、漏區(qū)的，形成連通源、漏區(qū)的 N 型型 ，在在 VDS 作用下產(chǎn)生漏極電流作用下產(chǎn)生漏極電流 ID 。對于恒定的。對于恒定的 VDS ，VGS 越大，越大，溝道中的電子就越多，溝道電阻就越小，溝道中的電子就越多，溝道電阻就越小，ID 就越大。就越大。 所以所以 MOSFET 是通過改變是通過改變 VGS 來控制溝道的導(dǎo)電性，從來控制溝道的導(dǎo)電性，從而控制漏極電流而控制漏極電流 ID ，是一種電壓控制型器件。，是一種電壓控

7、制型器件。 ：VDS 恒定時(shí)的恒定時(shí)的 VGS ID 曲線。曲線。MOSFET 的的轉(zhuǎn)移特性反映了柵源電壓轉(zhuǎn)移特性反映了柵源電壓 VGS 對漏極電流對漏極電流 ID 的控制能力的控制能力。 N 溝道溝道 MOSFET 當(dāng)當(dāng)VT 0 時(shí)，稱為時(shí)，稱為 ，為，為 。VT 0 時(shí)，稱為時(shí)，稱為 ，為，為 。IDVGSVT0IDVGSVT0 P 溝道溝道 MOSFET 的特性與的特性與 N 溝道溝道 MOSFET 相對稱，即：相對稱，即： (1) 襯底為襯底為 N 型，源漏區(qū)為型，源漏區(qū)為 P+ 型。型。 (2) VGS 、VDS 的極性以及的極性以及 ID 的方向均與的方向均與 N 溝相反。溝相反。

8、 (3) 溝道中的可動(dòng)載流子為空穴。溝道中的可動(dòng)載流子為空穴。 (4) VT 0 時(shí)稱為耗盡型時(shí)稱為耗盡型（常開型）。（常開型）。 當(dāng)當(dāng) VDS 很小時(shí)，溝道就象一個(gè)阻值與很小時(shí)，溝道就象一個(gè)阻值與 VDS 無關(guān)的無關(guān)的 ，這時(shí)這時(shí) ID 與與 VDS 成線性關(guān)系，如圖中的成線性關(guān)系，如圖中的 OA 段所示。段所示。 VGS VT 且恒定時(shí)的且恒定時(shí)的 VDS ID 曲線?？煞譃榍€?？煞譃橐韵乱韵?4 段段 隨著隨著 VDS 增大，漏附近的溝道變薄，溝道電阻增大，曲線增大，漏附近的溝道變薄，溝道電阻增大，曲線逐漸下彎。當(dāng)逐漸下彎。當(dāng) VDS 增大到增大到 時(shí)，漏端處的時(shí)，漏端處的可動(dòng)電子消失

9、，這稱為溝道被可動(dòng)電子消失，這稱為溝道被 ，如圖中的，如圖中的 AB 段所示。段所示。 線性區(qū)與過渡區(qū)統(tǒng)稱為線性區(qū)與過渡區(qū)統(tǒng)稱為 ，有時(shí)也統(tǒng)稱為，有時(shí)也統(tǒng)稱為 。 當(dāng)當(dāng) VDS VDsat 后，溝道夾斷點(diǎn)左移，漏附近只剩下耗盡區(qū)。后，溝道夾斷點(diǎn)左移，漏附近只剩下耗盡區(qū)。這時(shí)這時(shí) ID 幾乎與幾乎與 VDS 無關(guān)而保持常數(shù)無關(guān)而保持常數(shù) ，曲線為水平直線，如，曲線為水平直線，如圖中的圖中的 BC 段所示。段所示。 實(shí)際上實(shí)際上 ID 隨隨 VDS 的增大而略有增大，曲線略向上翹。的增大而略有增大，曲線略向上翹。 當(dāng)當(dāng) VDS 繼續(xù)增大到繼續(xù)增大到 時(shí)，漏結(jié)發(fā)生雪崩擊穿，或者漏源時(shí)，漏結(jié)發(fā)生雪崩擊穿，或者漏源間發(fā)生穿通，間發(fā)生穿通，ID 急劇增大，如圖中的急劇增大，如圖中的 CD 段