集成電路期末考試知識點答案

1、-1-1、 哪一年在哪兒發(fā)明了晶體管？發(fā)明人哪一年獲得了諾貝爾獎？1947貝爾實驗室 肖克來 波拉坦 巴丁 發(fā)明了晶體管 1956獲諾貝爾獎2、 世界上第一片集成電路是哪一年在哪兒制造出來的？發(fā)明人哪一年為此獲得諾貝爾獎？Jack kilby 德州儀器公司1958年發(fā)明 2000獲諾貝爾獎3、 什么是晶圓？晶圓的材料是什么？晶圓是指硅半導(dǎo)體集成電路制作所用的硅晶片，材料是硅4、目前主流集成電路設(shè)計特征尺寸已經(jīng)達到多少？預(yù)計2016 年能實現(xiàn)量產(chǎn)的特征尺寸是多少？主流0.18um 22nm5、 晶圓的度量單位是什么？當(dāng)前主流晶圓的尺寸是多少？英寸12英寸6、 摩爾是哪個公司的創(chuàng)始人？什么是摩爾定

2、律？英特爾芯片上晶體管數(shù)每隔18個月增加一倍7、什么是SoC？英文全拼是什么？片上系統(tǒng) System On Chip8、說出Foundry、Fabless 和Chipless 的中文含義。代工 無生產(chǎn)線 無芯片9、一套掩模一般只能生產(chǎn)多少個晶圓？1000個晶圓10、什么是有生產(chǎn)線集成電路設(shè)計？電路設(shè)計在工藝制造單位內(nèi)部的設(shè)計部門進行11、什么是集成電路的一體化(IDM)實現(xiàn)模式？設(shè)計制造和封裝都集中在半導(dǎo)體生產(chǎn)廠家內(nèi)進行12、什么是集成電路的無生產(chǎn)線(Fabless)設(shè)計模式？只設(shè)計電路而沒有生產(chǎn)線13、一個工藝設(shè)計文件(PDK)包含哪些內(nèi)容？器件的SPICE參數(shù)、版圖設(shè)計用的層次定義、設(shè)計規(guī)

3、則和晶體管電阻電容等器件以及通孔焊盤等基本結(jié)構(gòu)版圖，與設(shè)計工具關(guān)聯(lián)的設(shè)計規(guī)則檢查、參數(shù)提取、版圖電路圖對照用的文件。14、設(shè)計單位拿到PDK 文件后要做什么工作？利用CAD/EDA工具進行電路設(shè)計仿真等一系列操作最終生成以GDS-II格式保存的版圖文件，然后發(fā)給代工單位。15、 什么叫“流片”？像流水線一樣通過一系列工藝步驟制造芯片。16、給出幾個國內(nèi)集成電路代工或轉(zhuǎn)向代工的廠家。上海中芯國際 上海宏力半導(dǎo)體 上海華虹NEC 上海貝嶺 無錫華潤華晶 杭州士蘭 常州柏瑪微電子17、什么叫多項目晶圓(MPW) ？MPW 英文全拼是什么？將多個使用相同工藝的集成電路設(shè)計放在同一晶圓片上流片，完成后每

4、個設(shè)計可以得到數(shù)十片芯片樣品Multi-Project-Wafer18、集成電路設(shè)計需要哪些知識范圍？系統(tǒng)知識，電路知識，工具知識，工藝知識19、對于通信和信息學(xué)科，所包括的系統(tǒng)有哪些？程控電話系統(tǒng)，無線通信系統(tǒng)，光纖通信系統(tǒng)等；信息學(xué)科：有各種信息處理系統(tǒng)。20、RFIC、MMIC 和M3IC 是何含義？射頻電路 微波單片集成電路 毫米波單片集成電路21、著名的集成電路分析程序是什么？有哪些著名公司開發(fā)了集成電路設(shè)計工具？SPICE程序 Cadence、Synopsis和Mentor Graphics等公司22、從事邏輯電路級設(shè)計和晶體管級電路設(shè)計需要掌握哪些工具？邏輯：掌握VHDL或Ver

5、ilog HDl等硬件語言描述及相應(yīng)的分析和綜合工具 晶體管：掌握SPICE或類似的電路分析工具。23、為了使得IC 設(shè)計成功率高，設(shè)計者應(yīng)該掌握哪些主要工藝特征？從芯片外延和掩膜制作，光刻，材料淀積和刻蝕，雜質(zhì)擴散或注入，到滑片封裝的全過程。24、SSI、MSI、LSI、VLSI、ULSI 的中文含義是什么？英文全拼是什么？SSI（small-scale integration）小規(guī)模集成電路；MSI(Middle-scale integration)中規(guī)模集成電路；LSI（large-scale integration）大規(guī)模集成電路；VLSI（very-large-scale integ

6、ration）甚大規(guī)模集成電路ULSI（Ultra-large-scale integration）超大規(guī)模集成電路。-2-1、電子系統(tǒng)特別是微電子系統(tǒng)應(yīng)用的材料有哪幾類？導(dǎo)體 半導(dǎo)體 絕緣體2、集成電路制造常用的半導(dǎo)體材料有哪些？硅、砷化鎵、磷化銦3、為什么說半導(dǎo)體材料在集成電路制造中起著根本性的作用？集成電路通常制作在半導(dǎo)體襯底材料上，集成電路的基本元件是依據(jù)半導(dǎo)體特性構(gòu)成。4.半導(dǎo)體材料得到廣泛應(yīng)用的原因是什么？參雜、溫度、光照都可以改變半導(dǎo)體導(dǎo)電能力，以及多種由半導(dǎo)體形成結(jié)構(gòu)中，注入電流會發(fā)射光（發(fā)光二極管）5、Si、GaAs、InP 三種基本半導(dǎo)體材料中，電子遷移率最高的是哪種？最低

7、的是哪種？GaAs Si6、在過去40 年中，基于硅材料的多種成熟工藝技術(shù)有哪些？雙極性晶體管（BJT）、結(jié)型場效應(yīng)管（J-FET）、P型場效應(yīng)管（PMOS）、N型場效應(yīng)管（NMOS）、互補型金屬-氧化物-半導(dǎo)體場效應(yīng)管（CMOS）和雙極性管CMOS（BiCMOS）等7、硅基最先進的工藝線晶圓直徑已達到多少？0.13umCMOS 工藝制成的CPU 運行速度已達多少？12英寸 2Ghz8、為什么市場上90%的IC 產(chǎn)品都是基于Si 工藝的？原料豐富、技術(shù)成熟、價格低9、與Si 材料相比，GaAs 具有哪些優(yōu)點？1.GaAs中非平衡少子飽和漂移速率大約是Si的4倍， 2.在GaAs中，電子和空穴可

8、直接復(fù)合，而Si不行。3. GaAs中價帶與導(dǎo)帶之間的禁帶為1.43eV，大于Si的1.11eV10、GaAs 晶體管最高工作頻率fT 可達多少？而最快的Si 晶體管能達到多少？150Ghz 幾十GHz11、基于GaAs 的集成電路中有哪幾種有源器件？MESFET、HEMT和HBT三種有源器件。12、為什么說InP 適合做發(fā)光器件和OEIC？InP中電子與空穴的復(fù)合是直接進行的13、IC 系統(tǒng)中常用的幾種絕緣材料是什么？SiO2、SiON、Si3N414、什么是歐姆接觸和肖特基接觸？在半導(dǎo)體表面制作金屬層后，如果參雜濃度較高，隧道效應(yīng)抵消勢壘的影響形成歐姆接觸：如果參雜濃度較低，金屬和半導(dǎo)體結(jié)

9、合面就形成肖特基接觸。15、多晶硅的特點？多晶硅是單質(zhì)硅的一種形態(tài)、特性隨結(jié)晶度與雜質(zhì)原子而改變、應(yīng)用廣泛16、在MOS 及雙極型器件中，多晶硅可用來做什么？柵極、源極與漏極（或雙極器件的基區(qū)與發(fā)射區(qū)）的歐姆接觸、基本連線、薄PN結(jié)的擴散源、高值電阻等17、什么是材料系統(tǒng)？由一些基本材料，如在Si, GaAs或InP制成的襯底上或襯底內(nèi)，用其它物質(zhì)再生成一層或幾層材料。18、半導(dǎo)體材料系統(tǒng)？是指不同質(zhì)的幾種半導(dǎo)體(GaAs與AlGaAs,Si與SiGe等)組成的層結(jié)構(gòu)19、異質(zhì)半導(dǎo)體材料的主要應(yīng)用有哪些？制作異質(zhì)結(jié)雙極性晶體管HBT、高電子遷移率晶體管HEMT、高性能的LED及LD。20、什么

10、是半導(dǎo)體/絕緣體材料系統(tǒng)？半導(dǎo)體與絕緣體相結(jié)合的材料系統(tǒng)21、晶體和非晶體的區(qū)別？晶體具有一定幾何外形如硅和鍺，非晶體無固定形狀如玻璃、橡膠22、什么是共價鍵結(jié)構(gòu)？.最外層的價電子不僅受到自身原子核的作用，還要受到相鄰原子核的作用，這樣每個價電子就不局限于單個原子，可以轉(zhuǎn)移到相鄰的原子上去，這種價電子共有化的運動就形成了晶體中的共價鍵結(jié)構(gòu)。23、什么是本征半導(dǎo)體和雜質(zhì)半導(dǎo)體？征半導(dǎo)體是一種純凈的、結(jié)構(gòu)完整的半導(dǎo)體晶體。在本征導(dǎo)體中參入微量的雜質(zhì)，就形成了雜質(zhì)半導(dǎo)體（N、P）24、本征半導(dǎo)體有何特點？電子濃度與空穴濃度相同，熱力學(xué)零度沒有自由電子，載流子少、導(dǎo)電性差、溫度穩(wěn)定性差25、雜質(zhì)半導(dǎo)體

11、中，多子和少子是如何形成的？在本征半導(dǎo)體中摻入少量的3價元素，如硼、鋁或銦，有3個價電子，形成共價鍵時，缺少1個電子，產(chǎn)生1個空位?？昭槎鄶?shù)載流子，電子為少數(shù)載流子。在本征半導(dǎo)體中摻入少量的5價元素，如磷、砷或銻，有5個價電子，形成共價鍵時，多余1個電子。電子為多數(shù)載流子，空穴為少數(shù)載流子。26、什么是擴散運動？什么是漂移運動？擴散運動：由于PN結(jié)交界面兩邊的載流子濃度有很大的差別，載流子就要從濃度大的區(qū)域向濃度小的區(qū)域擴散。漂移運動：進入空間電荷區(qū)的空穴在內(nèi)建電場作用下向P區(qū)漂移，自由電子向N區(qū)漂移。27、PN 結(jié)的主要特點是什么？單向?qū)щ娦?8、雙極型三極管三個區(qū)有什么不同？發(fā)射區(qū)的摻雜

12、濃度遠遠高于基區(qū)和集電區(qū)，基區(qū)做的很薄，集電結(jié)的面積大于發(fā)射結(jié)的面積。29、雙極型三極管有幾種工作狀態(tài)？每個狀態(tài)PN 結(jié)偏置情況如何？發(fā)射結(jié)正偏集電結(jié)反偏時為放大工作狀態(tài)、發(fā)射結(jié)正偏集電結(jié)也正偏時為飽和工作狀態(tài)、發(fā)射結(jié)反偏集電結(jié)也反偏時截止工作狀態(tài)、發(fā)射結(jié)反偏集電結(jié)正偏為反向工作狀態(tài)。30、在放大狀態(tài)下，三極管內(nèi)部載流子傳輸過程是怎樣進行的？發(fā)射結(jié)的注入、基區(qū)中的輸運與復(fù)合和集電區(qū)的收集31、為什么晶體管的反向工作狀態(tài)一般不用，尤其是在集成電路中更是如此？由于晶體管的實際結(jié)構(gòu)不對稱，特別是在集成電路中，發(fā)射區(qū)嵌套在基區(qū)內(nèi)，基區(qū)嵌套在集電區(qū)內(nèi)，發(fā)射結(jié)比集電結(jié)小很多反向電流放大倍數(shù)R比 F小很多3

13、2、MOS 管的核心結(jié)構(gòu)是什么？導(dǎo)體、絕緣體與襯底的摻雜半導(dǎo)體這三層材料疊在一起構(gòu)成33、根據(jù)形成導(dǎo)電溝道載流子類型的不同，MOS 管有幾種類型？NMOS和PMOS34、簡述PMOS 管的具體結(jié)構(gòu)。半導(dǎo)體部分的結(jié)構(gòu)包含由兩個P型硅的擴散區(qū)隔開的N型硅區(qū)域，這層型硅區(qū)域之上覆蓋了由一個絕緣層和一個柵極的導(dǎo)電電極構(gòu)成的夾層結(jié)構(gòu)，兩個P型硅的擴散區(qū)分別通過與金屬導(dǎo)體的歐姆接觸，形成源極和漏極。35、簡述MOS 管的導(dǎo)電溝道是如何形成的？ N反型層與源漏兩端的N型擴散層連通36、什么叫閾值電壓？閾值電壓是否可變？閾值電壓為負(fù)時稱為什么電壓？引起溝道區(qū)產(chǎn)生強表面反型的最小柵電壓，稱為閾值電壓V T 。往

14、往用離子注入技術(shù)改變溝道區(qū)的摻雜濃度，從而改變閾值電壓。夾斷電壓。37、對NMOS 晶體管，注入何種雜質(zhì)使閾值電壓增加或降低？P型雜質(zhì)增加、N型雜質(zhì)降低。38、根據(jù)閾值電壓不同，常把MOS 器件分為幾種？增強型和耗盡型39、在CMOS 電路里，MOS 管一般采用何種類型？增強型40、為什么說MOS 晶體管是一種電壓控制器件？當(dāng)柵源電壓VGS等于開啟電壓VT時，器件開始導(dǎo)通，當(dāng)源漏間加電壓VDS且VGS=VT時，由于源漏電壓和柵-襯底電壓而分別產(chǎn)生的電場水平和垂直分量的作用，沿著溝道就出現(xiàn)了導(dǎo)電。源漏電壓（VDS>0）所產(chǎn)生的電場水平分量起著使電子溝道向漏極運動的作用。隨著源漏電壓的增大，

15、沿溝道電阻的壓降會改變溝道的形狀。41、MOS 管的IDS 大小除與源漏電壓和柵極電壓有關(guān)外，還與哪些因素有關(guān)？源漏之間的距離、溝道寬度、開啟電壓、柵絕緣氧化層的厚度、柵絕緣層的介電常數(shù)、載流子的遷移率42、 一個MOS 管的正常導(dǎo)電特性可分為幾個區(qū)域？夾斷、線性、飽和43、說明MOS 管“線性區(qū)”溝道及漏極電流特點。弱反型區(qū)漏極電流隨柵壓的增大而線性增大44、說明MOS 管“飽和區(qū)”溝道及漏極電流特點。溝道強反型，漏極電流與漏極電壓無關(guān)45、用什么參數(shù)衡量MOS 器件的增益？用gm衡量 MOS 器件的增益-3-1、 外延生長的目的是什么？外延生長的方法有哪幾種？用同質(zhì)材料形成具有不同的摻雜種

16、類及濃度而具有不同性能的晶體層。液態(tài)生長、氣相外延生長、金屬有機物氣相外延生長、 分子束外延生長。2、 什么是鹵素傳遞生長法？它屬于4 種生長方法中的哪一種？把至少一種外延層組成元素以鹵化物形式通過襯底并發(fā)生鹵素析出反應(yīng)從而形成外延層的過程，它屬于氣相外延生長法。3、 液態(tài)生長有什么優(yōu)缺點？最簡單最廉價但其外延層的質(zhì)量不高4、金屬有機物氣相外延生長和一般的氣相外延生長的最大區(qū)別是什么？它是一種冷壁工藝，只要將襯底控制到一定溫度就行了5、分子束外延生長有什么特點？只能在超真空中進行且量產(chǎn)較低、在GaAs基片上生長無限多外延層、可以控制參雜的深度和精度到納米級6.什么是掩模？掩模與集成電路制造有什

17、么關(guān)系？制做掩模的數(shù)據(jù)從哪兒來？掩膜是涂有特定圖案的鉻薄層（6080nm）的均勻平坦的石英玻璃薄片、一層掩膜對應(yīng)一塊 IC 的一層材料的加工、版圖。7、 掩模制作方法有哪些？ 圖案發(fā)生器方法、X 射線制版、電子束掃描法8、什么是整版接觸式曝光？掩模尺寸和晶圓尺寸相同，并直接與光刻膠膠層接觸進行曝光。9、什么是光刻？光刻的作用是什么？光刻的主要流程有哪些？ 光刻就是通過一系列生產(chǎn)步驟，將晶圓薄膜的特定部分去除的工藝。作用是把掩膜上的圖型轉(zhuǎn)換成晶圓上的器件結(jié)構(gòu)。流程有晶圓涂光刻膠、曝光、顯影、烘干。10、負(fù)性和正性光刻膠有什么區(qū)別和特點？ 特點：光刻膠都對大部分可見光靈敏，對黃光不靈敏。

18、 區(qū)別：負(fù)性光刻膠使用時，未感光部分被適當(dāng)?shù)娜軇┛涛g，而感光部分留下，所得圖形與掩膜版圖形相反；正性光刻膠所得圖形與掩膜板圖案相同。11、光刻的曝光方式有幾種？各有何特點？接觸和非接觸兩種，非接觸分為接近式和投影式 接觸式：精確度高，但掩膜易磨損，消耗大 非接觸式： 接近式：解決了磨損問題，但分辨率下降。 投影式：分辨率高，不存在掩膜磨損問題，但生產(chǎn)量不高12、接觸曝光方式的關(guān)鍵技術(shù)有哪些？它的主要優(yōu)缺點是什么？需要一股很粗的光束、一個很大的透鏡，以及一套良好的光學(xué)系統(tǒng)；精確度較高但非理想接觸導(dǎo)致LSI 芯片合格率不高，掩膜和晶圓每次接觸都會產(chǎn)生磨損，掩膜消耗大.13、什么是非接觸曝光方式？掩

19、膜與晶圓不接觸的光刻方式，分為接近式和投影式兩種14、氧化的目的是什么？利用硅獨有的特性制造薄到幾十埃（只有幾個原子層）的柵氧化層15、為什么說柵氧化層的生長是非常重要的一道工序？氧化層的厚度決定了晶體管的電流驅(qū)動能力和可靠性，其精度必須控制在幾個百分點以內(nèi)。16、淀積的主要作用是什么？生成器件制造所需的材料17、什么是刻蝕？什么是濕法刻蝕？濕法刻蝕有什么缺點？刻蝕即光刻腐蝕，就是通過光刻將光刻膠進行光刻曝光處理，然后通過其他方式實現(xiàn)腐蝕以處理掉所需除去的部分; 濕法刻蝕首先要用含有可以分解表面薄層的反應(yīng)物的溶液浸潤刻蝕面；抗蝕劑中的小窗口會由于毛細(xì)作用而使得接觸孔不能被有效浸潤、被分解的材料

20、不能被有效從反應(yīng)區(qū)中清除。18、什么是干法刻蝕？干法有幾種刻蝕方法？用等離子體對薄膜線條進行刻蝕的一種新技術(shù)。分為等離子體刻蝕、反應(yīng)離子刻蝕RIE、磁增強反應(yīng)離子刻蝕、高密度等離子刻蝕等類型19、摻雜的目的是什么？摻雜在何時進行？慘雜方法有哪幾種？改變半導(dǎo)體的導(dǎo)電類型，形成N型層或P型層，以形成雙極型晶體管及各種二極管的PN結(jié)，或改變材料電導(dǎo)率；摻雜可與外延生長同時或者其后進行；熱擴散摻雜和離子注入法兩種20、離子注入法有哪些優(yōu)點？摻雜的過程可通過調(diào)整雜質(zhì)劑量及能量來精確控制雜質(zhì)分布，可進行小劑量和極小深度的摻雜較低的工藝溫度，故光刻膠可用作掩膜可供摻雜的離子種類較多，離子注入法也可用于制作隔

21、離島-4-1、 說明用硅材料采用 CMOS 工藝可形成哪些元件、 電路形式以及可達到的電路規(guī)模？可形成D、N/P-MOS、R、C、L元件、 可以形成CMOS或SCL電路形式、可達到ULSI和GSI的電路規(guī)模2、 集成電路特別是邏輯集成電路技術(shù)的類型有哪些？以雙極性硅為基礎(chǔ)的ECL技術(shù)、PMOS技術(shù)、NMOS技術(shù)，雙極性硅或硅鍺異質(zhì)結(jié)晶體管加CMOS的BiCMOS技術(shù)和GaAs技術(shù)3、 為什么說速度和功耗是每一種工藝兩個最重要的特性？功耗越低越省錢，速度越快越省時4、在各種工藝中，哪種工藝的速度最高？哪種工藝的功耗最??？GaAs速度高 CMOS功耗小5、雙極型硅工藝的特點是什么？有哪些主要應(yīng)用？

22、高速度、高跨導(dǎo)、低噪聲及閾值易控制 低噪聲高靈敏度放大器、微分電路、復(fù)接器、振蕩器6、典型雙極型硅工藝中的硅晶體管存在哪些問題？由于B-E結(jié)與基極接觸孔之間的P型區(qū)域而形成較大的基區(qū)體電阻；集電極接觸孔下N區(qū)域?qū)е螺^大的集電極串聯(lián)電阻；因PN結(jié)隔離而形成較大的集電極寄生電容。7、 雙極型晶體管的最高速度取決于哪些因素？通過基區(qū)到集電極耗盡層的少數(shù)載流子的傳輸速度、主要器件電容、向寄生電容充放電的電流大小8、超高頻 Si 雙極型晶體管的截止頻率 f T 已達多少？40GHz9、什么是異質(zhì)結(jié)？按照兩種材料的導(dǎo)電類型不同，異質(zhì)結(jié)可分為哪些類型？異質(zhì)結(jié)形成的條件是什么？制造異質(zhì)結(jié)的技術(shù)通常有哪些？兩種

23、不同的半導(dǎo)體相接觸所形成的的界面區(qū)域，按照材料的導(dǎo)電類型分為同型異質(zhì)結(jié)和異型異質(zhì)結(jié)，兩種半導(dǎo)體有相似的晶體結(jié)構(gòu)、相近的原子間距和熱膨脹系數(shù)，利用界面合金、外延生長、真空淀積等技術(shù)10、異質(zhì)結(jié)有什么特點？它適宜于制作哪些器件？量子效應(yīng)，遷移率變大、奇異的二度空間特性、人造材料工程學(xué)；發(fā)光組件、鐳射二極管、異質(zhì)結(jié)構(gòu)雙極晶體管、高速電子遷移率晶體管11、晶體管的兩個重要參數(shù)是什么？各代表什么意義？12、為什么 GaAs 同質(zhì)結(jié)雙極型晶體管的性能很難達到或超過硅基BJT 的性能？它的空穴遷移率低于硅的空穴遷移率13、為什么采用 AlGaAs/GaAs 異質(zhì)結(jié)結(jié)構(gòu)制造的雙極型晶體管(HBT)具有好的性能

24、 ？異質(zhì)結(jié)雙極性晶體管的發(fā)射極效率主要由禁帶寬度差決定，幾乎不受摻雜比的限制14、InP/InGaAs HBT 具有什么特點？高速度、低功耗15、目前，III/V 族化合物構(gòu)成的高速 HBT 可達到那些性能？它們的f T和fmax已分別超過150Ghz和200GHz16、Si/SiGe 材料系統(tǒng)的 HBT 工藝取得了那些長足進步？截止頻率大于100GHz的SiGe HBT已成功實現(xiàn)；已經(jīng)開發(fā)出包含fmax=60GHz的SiGe HBT和0.25µm的CMOS器件的SiGe BiCMOS。17、HBT 的主要優(yōu)點是什么？適于何種應(yīng)用？HBT具有很強的電流驅(qū)動能力；適用于模擬信號的功率放

25、大和門陣列邏輯的輸出緩沖電路設(shè)計。18、MESFET 的有源層是如何形成的？它的導(dǎo)電溝道是如何控制的？有源層可以采用液相外延、氣相外延、分子束外延和離子注入形成。在柵極上加電壓，內(nèi)部的電勢就會被增強或減弱，從而使溝道的深度和流通的電流得到控制。19、 為什么說柵長是 MESFET 的重要參數(shù)？對MESFET的控制主要作用于柵極下面的區(qū)域20、進一步提高 MESFET 性能的措施是什么？改進有源層的導(dǎo)電能力21、高電子遷移率晶體管（HEMT）速度高的主要原因是什么？器件在晶體結(jié)構(gòu)中存在著類似于氣體的大量可高速遷移電子，即二維電子氣。22、二維電子氣是如何形成的？當(dāng)半導(dǎo)體表面上加一個與表面垂直的電

26、場，在表面附近形成電子勢阱，就會積累起大量的電子23、亞微米、深亞微米和納米的具體范圍是多少？把0.35-0.8m及以下稱為亞微米級 0.25um及其以下為深亞微米 0.05um及其以下稱為納米級24、什么情況下器件的柵極通常要考慮采用蘑菇型即 T 型柵極？柵長小于0.3um25、什么是贗晶或贗配 HEMT ？因為In原子的晶格常量比Ga原子的大，因此GaInAs與GaAs或AlGaAs層之間存在著晶格不匹配的現(xiàn)象26、由 Si/SiGe 材料系統(tǒng)研制的 HEMT 取得了哪些進展？在300K和77K溫度下，N溝道HEMT的跨導(dǎo)分別達到400mS/mm和800mS/mm；P溝道HEMT的跨導(dǎo)達到

27、170mS/mm或300mS/mm27、 HEMT有更高截止頻率更高跨導(dǎo)和更低噪聲的原因？它的主要應(yīng)用領(lǐng)域是什么？HEMT有源層中，沒有施主與電子的碰撞 毫米波電路和光纖通信的超高速電路28、與 Si 三極管相比，MESFET 和 HEMT 存在哪些缺點？1）跨導(dǎo)相對低; 2）閾值電壓較敏感于有源層的垂直尺寸形狀和摻雜程度；3）驅(qū)動電流小 4）閾值電壓變化大29、MOS 工藝包括有哪幾種？MOS 工藝的重要參數(shù)是什么？什么是特征尺寸？PMOS、NMOS、COMS、BiCMOS 溝道載流子特性、柵極材料、金屬層數(shù)、特征尺寸 工藝可以實現(xiàn)的平面結(jié)構(gòu)的最小尺寸30、鋁柵 MOS 工藝的缺點是什么？制

28、造源、漏極與制造柵極采用兩次掩膜步驟，不容易對齊31、鋁柵重疊設(shè)計方法雖然可解決鋁柵 MOS 工藝的缺點，但還存在哪些缺點？CGS、CGD都增大了；柵極增長，管子尺寸變大，集成度降低。32、什么是自對準(zhǔn)技術(shù)？將兩次MASK步驟合為一次，讓D，S和G三個區(qū)域一次成形33、硅柵工藝有哪些優(yōu)點？自對準(zhǔn) 無需重疊設(shè)計減小了電容提高了速度 減小了柵、源、漏極尺寸增加集成度；增加電路可靠性34、為什么 NMOS 工藝優(yōu)于 PMOS 工藝？N溝道FET的速度將比P溝道FET快2.5倍35、給出 FET 的不同分類方法。按襯底材料有Si, GaAs, InP 按場形成結(jié)構(gòu)有J/MOS/MES 按載流子類型有P

29、/N 按溝道形成方式區(qū)分有E/D36、 CMOS 工藝是如何在一種襯底材料上實現(xiàn)不同類型場效應(yīng)晶體管的？阱有幾種類型？每種類型可制作什么類型的場效應(yīng)管？NMOS晶體管是P型硅襯底上的，而PMOS晶體管是做在N型硅襯底上的，通過在硅襯底上制作一塊反型區(qū)域就能將兩種晶體管做在同一個硅襯底上 兩種類型N阱和p阱 NMOS管和PMOS管37、CMOS 包括哪幾種具體工藝？P阱CMOS工藝，N阱CMOS工藝和雙阱CMOS工藝38、什么是 BiCMOS ？BiCMOS 的特點是什么？BiCMOS工藝技術(shù)是將雙極型與CMOS器件制作在同一芯片上。BiCMOS 的特點是結(jié)合了雙極型器件的高跨導(dǎo)、強驅(qū)動和CMO

30、S器件高集成度、低功耗的有優(yōu)點，使它們互相取長補短，發(fā)揮各自優(yōu)點，從而實現(xiàn)了高速、高集成度、高性能的超大規(guī)模集成電路39、BiCMOS 有幾種類型？每種類型有什么特點？以CMOS工藝為基礎(chǔ)的BiCMOS工藝和以雙極工藝為基礎(chǔ)的BiCMOS工藝 以CMOS工藝為基礎(chǔ)的BiCMOS工藝對保證CMOS器件的性能比較有利以雙極工藝為基礎(chǔ)的BiCMOS工藝對提高保證雙極器件的性能有利。40、哪種 BiCMOS 工藝用的較多？為什么？雙極工藝為基礎(chǔ)的BiCMOS工藝用的多 影響B(tài)iCMOS器件性能的主要部分是雙極部分。41、以 P 阱 CMOS 工藝為基礎(chǔ)的 BiCMOS 工藝存在哪些缺點？由于NPN晶體

31、管的基區(qū)在P阱中，所以基區(qū)的厚度太大，使得電流增益變小 集成電路的串聯(lián)電阻很大，影響器件性能 NPN管和CMOS管共襯底，使得NPN管只能接固定電位，從而限制了NPN管的使用42、以 N 阱 CMOS 工藝為基礎(chǔ)的 BiCMOS 工藝有哪些優(yōu)缺點？工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的基區(qū)，提高了NPN晶體管的性能 制作NPN管的N阱將NPN管和襯底自然隔開，這樣就使得NPN晶體管的各極均可以根據(jù)需要進行電路連接，增加了NPN晶體管應(yīng)用的靈活性 缺點：NPN管的集電極串聯(lián)電阻還是太大，影響雙極型器件的驅(qū)動能力43、分別畫出標(biāo)準(zhǔn) P 阱 CMOS 工藝和 N 阱 CMOS 工藝為基礎(chǔ)

32、的BiCMOS 工藝實現(xiàn)器件結(jié)構(gòu)剖面圖，并說明各自優(yōu)缺點。 P阱CMOS-NPN結(jié)構(gòu)剖面圖 N阱CMOS-NPN體硅襯底結(jié)構(gòu)剖面圖-5-1、 集成電路中，有源器件是指哪些種類的晶體管？BJT、HBT、PMOS、NMOS、MESFET、和HEMT2、 什么是CMOS 工藝？同時制造出包含互補的P型和N型兩種MOS原件的一種工藝過程3、 MOS 管的實際組成是什么？基本參數(shù)是什么？由兩個PN結(jié)和一個MOS電容組成的，基本的參數(shù)是Lmin、 Wmin和 tox L：MOS工藝的特征尺寸(feature size) ，W：柵極的寬度、tox:為MOS電容的厚度4、 給出MOS 管的伏安特性曲線。5、

33、為什么說MOS 電容的組成復(fù)雜？MOS管有多層介質(zhì)：在柵極電極的下面有一層SIO2介質(zhì) SIO2下面是P型襯底，襯底比較厚 襯底電極同襯底之間必須是歐姆接觸。6、 給出MOS 電容與外加電壓變化關(guān)系的曲線。7、 按MOS 溝道隨柵壓正向和負(fù)向增加而形成或消失的機理，存在著哪兩種類型的MOS 器件？耗盡型：在VGS=0時導(dǎo)電溝道已經(jīng)存在 增強型：當(dāng)VGS正到一定程度才會導(dǎo)通。8、閾值電壓VT 與襯底摻雜濃度是什么關(guān)系？采取什么方式或手段以調(diào)整VT 大??？影響VT 的其它因素有哪些？MOS管的閾值電壓VT與襯底的摻雜濃度Na密切相關(guān)，摻雜濃度越大，VT的值越大。 用離子注入的方法可以控制Na,從而

34、調(diào)整必要的VT的值 材料的功函數(shù)之差、SIO2層中的可移動的正離子、氧化層中固定電荷、界面勢阱9、 什么是MOS 管的體效應(yīng)？襯底接地，但是源極未接地，將而影響Vt值10、 MOS 管的哪些參數(shù)隨溫度變化？如何變化？溝道中載流子的遷移率µ 和閾值電壓VT隨溫度 所以T升高降低 閾值電壓的絕對值同樣是隨著溫度的升高而減小。11、 MOS 管的主要噪聲是什么？分別是如何產(chǎn)生的？如何減??？熱噪聲、閃爍噪聲 熱噪聲是由溝道內(nèi)載流子的無規(guī)則熱運動造成 閃爍噪聲由溝道處SiO2與Si界面上電子的充放電而引起 增加MOS的柵寬和偏置電流可以減小期間的熱噪聲，增加?xùn)砰L可以減小閃爍噪聲。12、 MOS

35、 管尺寸縮小對器件性能有哪些影響？減小L和tox提高MOSFET的電流控制能力 減小W將減小輸出功率和電流控制能力 同時減小Ltox和W將保持Ids不變和提高電路集成度13、 閾值電壓VT 的功能是什么？降低VT 的措施有哪些？功能：在柵極下面的SI區(qū)域中形成反型層和克服二氧化硅介質(zhì)上的壓降。 措施：采用高電阻率的襯底降低襯底中的雜質(zhì)濃度和減小二氧化硅介質(zhì)的厚度tox14、 MOS 管的動態(tài)特性是什么？受哪些因素影響？尺寸縮小對動態(tài)特性的影響是什么？動態(tài)特性即速度 受電流源Ids的驅(qū)動能力即跨導(dǎo)的大小、RC時間常數(shù)、充放電的電源電壓的高低決定 影響：器件速度提高15、 按比例縮小的三種方案是什

36、么？采用恒電場縮減方案，縮減因子為時的優(yōu)點是什么？恒電場、恒電壓、準(zhǔn)恒電壓 優(yōu)點：電路密度增加到1/a2、功耗降低1/a2、器件時延降低a倍即器件速率提升a倍、線路上延遲不變、優(yōu)值增加a2倍16、 器件產(chǎn)生二階效應(yīng)的原因有哪些？二階效應(yīng)的主要表現(xiàn)有哪些？原因：器件尺寸減小，但電源電壓還保持原值（5V或3.3V），平均電場強度增加。管子尺寸很小時，管子邊緣相互靠近將產(chǎn)生非理想電場 表現(xiàn)：L和W變化 遷移率退化 溝道長度調(diào)制效應(yīng) 短溝道效應(yīng)引起閾值電壓的變化 窄夠到效應(yīng)引起的閾值電壓的變化-6-1、 建立器件模型的目的是什么？進行電路模擬2、建立器件模型的方法有哪些？各有什么特點？建立在器件物理原

37、理基礎(chǔ)上的模型(如SPICE)。特點：必須知道器件的內(nèi)部工作原理。模型參數(shù)與物理機理密切相關(guān)，故參數(shù)適應(yīng)范圍較大；但參數(shù)的測定和計算通常比較麻煩。根據(jù)輸入、輸出外特性來構(gòu)成的模型(IBIS)。特點：只需了解電路的工作原理，不必了解具體器件的內(nèi)部機理。模型參數(shù)可通過直接測量獲得。缺點是模型參數(shù)適用的工作范圍窄，并且與測試條件有關(guān)。3、 SPICE 模型是如何建立的？其優(yōu)缺點是什么？ SPICE模型是建立在電路基本元器件的工作機理和物理細(xì)節(jié)上 優(yōu)點：可以 精確的在電路器件一級仿真系統(tǒng)測試工作特性和驗證系統(tǒng)邏輯功能、能精確計算出靜態(tài)和動態(tài)工作特性而用來進行系統(tǒng)級的信號完整分析 缺點：SPICE模型是

38、晶體管一級的模型，對于大規(guī)模集成電路，仿真速度必然很慢 SPICE涉及到許多集成電路設(shè)計方面的細(xì)節(jié)，一般的集成電路廠商都不愿意提供而限制其廣泛使用。4、SPICE 的英文全拼是什么？最初是由誰開發(fā)的？何時成為美國國家工業(yè)標(biāo)準(zhǔn)的？主要用于哪方面？SPICE：Simulation Program with Integrated Circuit Emphasis。最初由美國加州伯克利分校開發(fā)的；1988年被定為美國國家工業(yè)標(biāo)準(zhǔn)；主要用于IC，模擬電路，數(shù)?；旌想娐?，電源電路等電子系統(tǒng)的設(shè)計和仿真5、 比較常見的其它版本的仿真軟件有哪些？哪些公司開發(fā)的Spice最為著名？比較常見的Spice仿真軟件有

39、Hspice、Pspice、Spectre、Tspice、SmartSpice、IsSpice等；其中以Synopsys公司的Hspice和Cadence公司的Pspice最為著名。6、 集成電路中的無源器件有哪些？互聯(lián)線、電阻、電容、電感、傳輸線等7、 各種互連線設(shè)計應(yīng)注意哪些方面？減小損耗和電路面積贏縮短互連線 為提高集成度互連線應(yīng)以制造工藝提供的最小寬度設(shè)計在連接線要傳輸大電流時，應(yīng)估計其電流容量并保留足夠的裕量 制造工藝提供的多層金屬能有效地提高集成度 在微波和毫米波范圍內(nèi)，應(yīng)注意互聯(lián)線的趨膚效應(yīng)和寄生參數(shù) 在某些情況下，可有目的地利用互連線的寄生效應(yīng)8、集成電路中形成電阻有幾種種方式

40、？各種電阻有什么特點？晶體管結(jié)構(gòu)中不同材料層的片式電阻：能實現(xiàn)從10歐姆到十幾千歐姆范圍，但是電阻值隨溫度和工藝變化較大 專門加工制造的高質(zhì)量高精度電阻：通常將鎳和鉻金屬共同蒸發(fā)形成的薄膜電阻，電阻值通常有鎳鉻層的寬、長和方塊電阻確定，范圍是20到2000歐姆 可以用互連線的傳導(dǎo)電阻實現(xiàn)相對較低的電阻：高頻時必須考錄電阻寄生參數(shù) 有源電阻：在實際的應(yīng)用中，根據(jù)接入方法的不同，以及節(jié)點信號變化的關(guān)系不同，將表現(xiàn)出不同特性。9、高頻時電阻的等效電路是什么？每個等效元件有什么含義？ C1和C2代表歐姆接觸孔對地的電容。Cp代表兩個歐姆接觸孔間的電容10、 什么是有源電阻？哪些器件可擔(dān)當(dāng)有源電阻？采用

41、晶體管進行適當(dāng)?shù)倪B接并使其工作在一定的狀態(tài)，利用它的直流導(dǎo)通電阻和交流電阻作為電路中的電阻元件使用 雙極性晶體管和MOS晶體管11、用MOS 管作有源電阻，器件工作在什么狀態(tài)？飽和狀態(tài)12、在高速集成電路中，實現(xiàn)電容的方法有幾種？4種：利用二極管和三極管的結(jié)電容、利用叉指金屬結(jié)構(gòu)、利用金屬-絕緣體-金屬(MIM)結(jié)構(gòu)、利用多晶硅/金屬-絕緣體-多晶硅結(jié)構(gòu)13、什么是自諧振頻率？實際使用時應(yīng)注意什么？當(dāng)容性阻抗等于感性阻抗時的頻率 經(jīng)驗準(zhǔn)則是電容應(yīng)工作在f0/3以下14、 集成電路中集總電感有幾種形式？2種：單匝線圈和圓形、方形或其他螺旋形多匝線圈15、 提高電感品質(zhì)因數(shù)的措施有哪些？使用鍍銀銅

42、線減小高頻電阻；用多股的絕緣線代替具有同樣總截面的單股線減小肌膚效應(yīng)；使用介質(zhì)損耗小的高頻陶瓷為骨架減小介質(zhì)損耗16、 用傳輸線作電感的條件是什么？使用長度l</4的短電傳輸線(微帶或共面波導(dǎo))或者使用長度在/4<l</4范圍內(nèi)的開路傳輸線。17、 集成電路設(shè)計中的分布元件主要指哪些？傳輸線的主要功能是什么？包括微帶(Micro-strip)和共面波導(dǎo)(CPW，Coplane Wave Guide)型的傳輸線。功能：傳輸信號和構(gòu)成電路元件18、微帶線設(shè)計時需要的電參數(shù)主要有哪些？電參數(shù)：阻抗、衰減、無載Q、波長、延遲常數(shù)19、 形成微帶線的基本條件是什么？介質(zhì)襯底的背面應(yīng)該完

43、全被低歐姆金屬覆蓋并接地，使行波的電場主要集中在微帶線下面的介質(zhì)中。20、相對于微帶線，CPW 的優(yōu)缺點是什么？優(yōu)點：工藝簡單、費用低，因所有接地線均在上表面而不需接觸孔；在相鄰CPW之間有更好的屏蔽，因此有更高的集成度和更小的芯片尺寸；比金屬孔有更低的接地電感；低的阻抗和速度色散。缺點：衰減相對高一些，在50GHz時，CPW的衰減時0.5dB/mm；由于厚的介質(zhì)層導(dǎo)熱能力差，不利于大功率放大器的實現(xiàn)。21、給出二極管的直流等效電路模型并說明各等效元件的含義。Cj和Cd分別代表PN結(jié)的勢壘電容和擴散電容。RS代表從外電極到結(jié)的路徑上通常是半導(dǎo)體材料的電阻，稱之為體電阻。22、 二極管的噪聲模型

44、中有哪些噪聲？熱噪聲、閃爍噪聲和散粒噪聲。23、雙極型晶體管的EM 模型是由誰于哪一年提出的？Ebers和Moll于1954年提出的。24、雙極型晶體管的GP 模型是由誰于哪一年提出的？1970年H.K.Gummel和H.C.Poon提出的。25、 美國加州伯克利分校在20 世紀(jì)70 年代末推出的SPICE 軟件中包含的三個內(nèi)建MOS 場效應(yīng)管模型是什么？1級模型通過電流-電壓的平方律特性描述；2級模型是一個詳盡解析的MOS場效應(yīng)管模型；3級模型是一個半經(jīng)驗?zāi)Ｐ汀?6、基于物理的深亞微米MOSFET 模型是什么？哪一年推出的？模型考慮了哪些內(nèi)容？MOSFET BSIM3V3模型是1995年10

45、月31日由加州伯克利分校推出的基于物理的深亞微米MOSFET模型。內(nèi)容：(1)閾值電壓下降；(2)非均勻摻雜效應(yīng)；(3)垂直電場引起的遷移率下降；(4)載流子極限漂移速度引起的溝道電流飽和效應(yīng)；(5)溝道長度調(diào)制；(6)漏源電壓引起的表面勢壘降低而使閾值電壓下降的靜電反饋效應(yīng)；(7)襯底電流引起的體效應(yīng)；(8)亞閾值導(dǎo)通效應(yīng)；(9)寄生電阻效應(yīng)。-8-1、 什么是集成電路版圖？它包含了哪些信息數(shù)據(jù)？版圖與掩模有什么關(guān)系？集成電路設(shè)計者將設(shè)計并模擬優(yōu)化后的電路轉(zhuǎn)化成的一系列幾何圖形 包含了集成電路尺寸大小、各層拓?fù)涠x等有關(guān)器件的所有物理信息 制造廠家根據(jù)版圖的這些信息來制造掩膜2、 舉例說明集

46、成電路版圖設(shè)計軟件有哪些？Cadence、Columbia、IC Station SDL、熊貓系統(tǒng)3、 畫版圖時所給出的工藝層與芯片制造時所需要的掩模層有什么關(guān)系？掩膜層是由抽象工藝層給出的版圖數(shù)據(jù)經(jīng)過邏輯操作（與、或、取反等）獲得。4、 為什么要求設(shè)計者在版圖設(shè)計時必須遵循一定的設(shè)計規(guī)則？設(shè)計規(guī)則是由誰提供的？確保器件正確工作并提高芯片的成品率 設(shè)計規(guī)則由生產(chǎn)廠家提供5、 設(shè)計規(guī)則有幾種？分別是什么？為什么以為單位的設(shè)計規(guī)則更加實用？兩種 以m和以為單位 以為單位的設(shè)計規(guī)則是一種相對單位，選用為單位的設(shè)計規(guī)則可以與MOS工藝成比例縮小相關(guān)聯(lián)，人們可以通過對值的重新定義很方便地將一種工藝設(shè)計版

47、圖改變?yōu)檫m合另一種工藝的版圖，大大節(jié)省了集成電路開發(fā)時間和費用。6、 集成電路版圖上的基本圖形通常是什么？正多邊形7、 設(shè)計規(guī)則主要有哪些？設(shè)計規(guī)則中的最小寬度、最小間距和最小交疊分別指什么？并用圖形加以說明。各層最小寬度和層與層的最小間距 最小寬度指封閉幾何圖形的內(nèi)邊之間的距離 最小間距指各幾何圖形外邊界之間的距離 最小交疊指一幾何圖形內(nèi)邊界到另一幾何圖形的內(nèi)邊界長度或者是一幾何圖形的外邊界到另一圖形的內(nèi)邊界長度8、 為了將設(shè)計規(guī)則條理化，通常將其編成“xx.yy”形式的代碼。說明代碼的含義。xx表示版圖層 yy表示序號9、 什么是圖元？它與元件有什么區(qū)別？圖元：工藝能夠制造的有源元件和無源

48、元件的版圖作為工藝圖形單元 區(qū)別：圖元可以是一些不具有電路功能的圖形組合10、 MOS 管是圖元之一，它的可變參數(shù)有哪些？柵長、柵寬、柵指數(shù)11、在集成電路設(shè)計過程中，經(jīng)常會遇到多個晶體管串聯(lián)或并聯(lián)的情況。說明串聯(lián)和并聯(lián)如何連接？各有什么特點？并聯(lián): 晶體管的D端相連, S端相連 串聯(lián)：晶體管的S端和另外一個晶體管的D端相連。12、常用的集成電阻有哪些？說明方塊電阻的含義。多晶硅電阻、阱電阻、MOS管電阻、導(dǎo)線電阻 方塊電阻是指一個正方形的薄膜導(dǎo)電材料邊到邊之間的電阻13、 為了形成具有一定阻值的多晶硅電阻，對多晶硅的摻雜有何要求？輕摻雜14、 為什么用阱可實現(xiàn)大阻值電阻？阱電阻在什么情況下呈

49、非線性？阱是低參雜的，方塊電阻較大 有外加電壓時15、 MOS 管電阻具有什么特點？它是一個可變電阻, 其變化取決于各極電壓的變化16、 多晶硅導(dǎo)線電阻和擴散區(qū)導(dǎo)線電阻有什么特點？多晶硅導(dǎo)線的典型值為 1015 /，擴散區(qū)導(dǎo)線的典型值2030 /17、 常用的集成電容有哪些？MOS 電容的大小取決于哪些參數(shù)？多晶硅-擴散區(qū)電容、多晶硅-多晶硅電容、MOS電容、夾心電容 MOS電容大小取決于面積、氧化層的厚度、氧化層的介電常數(shù)18、 寄生PNP 三極管有什么特點？集電極C電壓受到限制，須接地；基區(qū)寬度WB沒有很好控制，電流增益差別較大；結(jié)構(gòu)上的兩個主要參數(shù)：基區(qū)寬度WB和BE結(jié)面積A。19、 為

50、什么設(shè)計者在設(shè)計高頻數(shù)字電路、高性能模擬電路以及所有的射頻電路時還應(yīng)掌握一定的版圖設(shè)計準(zhǔn)則？準(zhǔn)則可以指導(dǎo)版圖設(shè)計者采用合適的版圖設(shè)計技術(shù)來提高電路的匹配性能、抗干擾性能和高頻工作性能等，尤其對于高性能的模擬電路和射頻電路模塊來說合理的版圖設(shè)計是獲得高性能的前提條件。20、 為什么同一芯片上的集成元件可以達到比較高的匹配精度？由于芯片面積很小且經(jīng)歷的加工條件幾乎相同21、 什么是隨機失配？如何減小隨機失配？元器件的隨機失配原因有哪些？隨機失配是指由于元器件尺寸、摻雜濃度、氧化層厚度等影響元器件特性的參量發(fā)生微觀波動所引起的失配 選擇合適的元器件值和尺寸來減小 元器件周圍隨機波動和元器件所在區(qū)域隨

51、機波動22、 什么是系統(tǒng)失配？如何減小系統(tǒng)失配？系統(tǒng)失配的主要原因有哪些？系統(tǒng)分配是指由于工藝偏差、接觸孔電阻、擴散區(qū)之間的相互影響、機械壓力和溫度梯度、工藝參數(shù)梯度等引起的元器件失配 通過版圖設(shè)計技術(shù)來降低 工藝偏差、接觸孔電阻所占比例不同、多晶硅刻蝕速率的變化、擴散區(qū)的相互影響、梯度效應(yīng)23、 為了降低系統(tǒng)失配，在版圖設(shè)計時可采取哪些技術(shù)？單元元器件復(fù)制技術(shù)、在元器件周圍增加“啞”單元、要求匹配元器件直接的距離盡量接近并且擺放方向相同、公用中心設(shè)計法24、 為什么通常都將“啞”單元連接到某一個固定電勢而不懸空？懸空容易造成靜電積累給芯片帶來干擾性問題25、 采用公用重心設(shè)計法使匹配器件完全

52、不會受到梯度影響的條件是什么？某些工藝參數(shù)的梯度沿水平方向或者垂直方向是線性的26、 采用版圖匹配設(shè)計技術(shù)后可提高元器件的匹配性能，但會帶來哪些不利因素？增加芯片面積、布線比較困難、連線的寄生效應(yīng)限制匹配精度27、 為什么數(shù)字模塊和模擬模塊在同一襯底上實現(xiàn)容易產(chǎn)生數(shù)字模塊干擾模擬模塊？數(shù)字模塊常常會在電源線和地線上產(chǎn)生脈沖干擾，模塊放大器對此干擾較為敏感，導(dǎo)致兩者之間產(chǎn)生耦合。28、 解決數(shù)模信號之間串?dāng)_的措施有哪些？1.可以將模擬和數(shù)字電源地分離 2.可以將模擬電路和數(shù)字電路、模擬總線和數(shù)字總線應(yīng)盡量分開而不交叉混合 3.根據(jù)各模擬單元的重要程度，決定其與數(shù)字部分的間距的大小順序。29、 “

53、干凈”的地是什么樣地?單獨接出，不與其它器件共用的地30、 為什么在敏感模擬信號線周圍插入了接地的同層金屬線就可防止電磁干擾？周圍互連線上的電磁場會在這些接地的同層金屬線上截止，而不會干擾敏感模擬信號線31、 采用屏蔽技術(shù)會帶來哪些缺點？布線變復(fù)雜、信號線與地線間的寄生電容增加32、 通過濾波電容進行抗干擾，濾波電容一般加在哪些地方？電源線上和版圖空余地方33、 在集成電路芯片中，寄生效應(yīng)會降低電路的哪些性能？電路的噪聲、速度、功耗34、 對于晶體管來說，降低寄生效應(yīng)的版圖設(shè)計技術(shù)有哪些？盡量減小多晶做導(dǎo)線的長度、采用導(dǎo)電率較好的金屬來布線35、 對于接觸孔進行寄生優(yōu)化的措施是什么？采用多個均

54、勻分布的最小孔并聯(lián)的方法來減小孔寄生電阻和提高孔的可通過電流能力36、 芯片的可靠性問題一般指哪些？天線效應(yīng)、Latch-Up效應(yīng)和靜電放電ESD保護37、 什么是天線效應(yīng)？當(dāng)大面積的金屬M1與柵極相連時，金屬就會作為一個天線，在金屬腐蝕過程中收集周圍游離的帶電離子，增加金屬上的電勢，進而使柵電勢增加。一旦電勢增加到一定程度，就會導(dǎo)致柵氧化層擊穿。38、 什么是Latch-Up 效應(yīng)？如果由于某種原因使得兩個晶體管進入有源工作區(qū)，電路又形成一個很強的正反饋，則寄生雙極型晶體管將導(dǎo)通大量的電流，導(dǎo)致電路無法正常的工作39、 什么是靜電放電過程(ESD) ？為什么說ESD 防護電路的設(shè)計是集成電路設(shè)計中一個非常重要的問題？集成電路中的什么部位最需要ESD 防護？兩個不同靜電電勢的物體相互靠近時，兩個物體之間會發(fā)生靜電電荷的轉(zhuǎn)移的過程 外界物體接觸芯片的150ns放電過程中，會產(chǎn)生非常高的瞬態(tài)電流和電壓，可能造成集成電路芯片失效因此ESD防護電路是重要的問題 集成電路中接到MOS晶體管柵極的PIN更需要ESD保護40、 電學(xué)設(shè)計規(guī)則的作用是什么？它與幾何設(shè)計規(guī)則的區(qū)別是什么？作用：1是將具體的工藝參數(shù)及其結(jié)果抽象出電學(xué)參數(shù)，是電路與系統(tǒng)設(shè)計、模擬的依據(jù)。2為合理的選擇版圖布線提供依據(jù) 區(qū)別：手工設(shè)計集成電路或單元中，幾何設(shè)計規(guī)則是圖形編輯的依據(jù)