第1章寄存器和計(jì)數(shù)器

1、 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器19.1 寄存器寄存器19.2 同步計(jì)數(shù)器同步計(jì)數(shù)器19.3 異步計(jì)數(shù)器異步計(jì)數(shù)器19.4 任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法習(xí)題習(xí)題19 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器19.1 寄存器寄存器19.1.1 數(shù)碼寄存器數(shù)碼寄存器是用于存放二進(jìn)制代碼的電路。圖19.1所示是利用觸發(fā)器的記憶功能構(gòu)成的寄存器，它是由四個(gè)d觸發(fā)器(f0f3)組成的，有d0d3四個(gè)數(shù)據(jù)輸入端，q0q3四個(gè)輸出端。cp為脈沖輸入端，r d為各觸發(fā)器的清零端，低電平有效。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)

2、器圖 19.1 四位數(shù)碼寄存器q0cpf0qdddd0qdrdrqqq1qqq2drdd1d2drqqq3d3f1f2f3r1 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器19.1.2 移位寄存器 1. 單向移位數(shù)碼寄存器 圖19.2所示是用四個(gè)d觸發(fā)器組成的四位右移寄存器，其中f3是最高數(shù)碼觸發(fā)器，f0是最低數(shù)碼觸發(fā)器，四個(gè)觸發(fā)器共用同一個(gè)時(shí)鐘脈沖cp信號，因此稱為同步時(shí)序電路。f0的d0端是串行輸入，每當(dāng)cp脈沖沿來到時(shí)，輸入的數(shù)碼被移入到f0觸發(fā)器，而每個(gè)觸發(fā)器的狀態(tài)在cp脈沖的作用下，也同時(shí)移入下一位觸發(fā)器，最高位觸發(fā)器的狀態(tài)從串行輸出端移出寄存器。 第第19章章 寄存器和計(jì)數(shù)器寄存器和

3、計(jì)數(shù)器圖19.2 四位右移寄存器q0并行輸出drf0dqqcp串行輸入d0drf1dqqq1drf2dqqq2drf3dqqq3串行輸出d1 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器例19.1 有一組串行數(shù)據(jù)1011，依次送入四位右移寄存器，試畫出四位右移寄存器的電路、狀態(tài)表和工作波形圖。 解 根據(jù)題意畫出如圖19.3所示的電路圖和波形圖，狀態(tài)表如表19.1所示（輸入數(shù)據(jù)為1011）。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器 圖 19.3 例19.1圖(a) 例19.1四位右移寄存器的電路(a)q0串行輸入1011drdqqcpdrdrdqqq1drdqqq2drdqqq3串行輸出 第第

4、19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖 19.3 例19.1圖(b) 例19.1波形圖(b)00t0000cpuiq0q1q2q3ttttt 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器 表19.1 四位右移寄存器狀態(tài)表 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器2. 雙向移位寄存器由單向移位寄存器的工作原理可知，雙向移位寄存器的左移和右移功能是在單向寄存器的基礎(chǔ)上增加左移或右移功能，另外加上一些控制電路和控制信號即可構(gòu)成雙向移位寄存器。如圖19.4所示為集成四位雙向移位寄存器74ls194的引腳圖，其功能表如表19.2所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.4 四位雙向移位

5、寄存器74ls194引腳圖74ls194vccq0q1q2q3cp s1s0dird0d1d2d3dilgnddr 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器表19.2 四位雙向移位寄存器74ls194功能表 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器19.2 同步計(jì)數(shù)器同步計(jì)數(shù)器19.2.1 同步二進(jìn)制計(jì)數(shù)器1. 同步二進(jìn)制加法計(jì)數(shù)器 根據(jù)二進(jìn)制加法運(yùn)算的規(guī)則，在一個(gè)多位二進(jìn)制數(shù)的末位加1時(shí)，若其中的第i位以下的各位皆為1，則第i位應(yīng)改變狀態(tài)（由0變1或由1變0）。而最低位在每次加1時(shí)其狀態(tài)都要改變。按照上述規(guī)則，最低的3位數(shù)都改變了狀態(tài)，而第4位未變。利用這一特點(diǎn)，可使用jk觸發(fā)器組成一個(gè)

6、四位同步二進(jìn)制加法計(jì)數(shù)器，如圖19.5所示。從圖上可知，各觸發(fā)器受同一cp脈沖控制，其觸發(fā)器的翻轉(zhuǎn)與cp脈沖的下降沿同步。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.5 四位同步二進(jìn)制加法計(jì)數(shù)器邏輯圖1cf0kqqjcpf1kqqjq2f2kqqj&g1q3f3kqqj&g2&g3q0q1 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器對圖19.5的時(shí)序電路分析如下。輸出方程:c=q3q2q1q0 驅(qū)動方程:j0=k0=1 j1=k1=qn0j 2=k2=qn1qn0j 3=k3=qn2qn1qn0 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器將驅(qū)動方程代入觸發(fā)器的特

7、性方程, 得到根據(jù)狀態(tài)方程可作出電路的狀態(tài)轉(zhuǎn)換表，如表19.3所示。nnnnnnnnnnnnnnnnnnnnnnnnnnnnn012301233333130120122222121010111000010qqqqqqqqqkqjqqqqqqqqkqjqqqqkqjqqqkqjq 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器表19.3 四位同步二進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器根據(jù)狀態(tài)轉(zhuǎn)換表，可畫出狀態(tài)轉(zhuǎn)換圖和各觸發(fā)器輸出端的波形圖，如圖19.6和圖19.7所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.6 四位同步二進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖00000

8、00100100011010001010110011111111110110111001011101010011000q3q2q1q0 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.7 四位同步二進(jìn)制加法計(jì)數(shù)器波形圖cpt000000q0q1q2q3cttttt 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器2. 同步二進(jìn)制減法計(jì)數(shù)器 根據(jù)二進(jìn)制減法計(jì)數(shù)器的運(yùn)算規(guī)則可知，從多位二進(jìn)制數(shù)減1時(shí)，要求每輸入一個(gè)計(jì)數(shù)脈沖，最低位觸發(fā)器要翻轉(zhuǎn)一次，而其它觸發(fā)器只能在其低位觸發(fā)器均為0時(shí)，在計(jì)數(shù)脈沖cp的作用下才翻轉(zhuǎn)。用jk觸發(fā)器構(gòu)成四位同步二進(jìn)制減法計(jì)數(shù)器如圖19.8所示。 第第19章章 寄存器和計(jì)數(shù)

9、器寄存器和計(jì)數(shù)器圖 19.8 四位同步二進(jìn)制減法計(jì)數(shù)器邏輯圖1cf0jqqkcpf1jqqkf2jqqk&g1f3jqqk&g2&g3q0q1q2q3 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器根據(jù)圖19.8的邏輯電路可寫出驅(qū)動方程:輸出方程: nnnnnn01233102201100qqqkjqqkjqkj1kjnnnn0123qqqqc 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器將驅(qū)動方程代入jk觸發(fā)器的特性方程式中,得到電路的狀態(tài)方程：根據(jù)狀態(tài)方程，可作出狀態(tài)轉(zhuǎn)換表19.4，其中c為進(jìn)位。nnnnnnnnnnnnnnnnnnnnnnnnnnnnn012301233

10、333130120122222121010111000010qqqqqqqqqkqjqqqqqqqqkqjqqqqkqjqqqkqjq 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器表19.4 四位同步二進(jìn)制減法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器根據(jù)狀態(tài)轉(zhuǎn)換表，可畫出狀態(tài)轉(zhuǎn)換圖19.9和各觸發(fā)器輸出端的波形圖19.10。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖 19.9 四位同步二進(jìn)制減法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖0000111111101101110010111010100100010010001101000101011001111000q3q2q1q0 第第19章章 寄存

11、器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.10 四位同步二進(jìn)制減法計(jì)數(shù)器各觸發(fā)器輸出端的波形cpt0q0q1q2q3c00000ttttt 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器19.2.2 同步十進(jìn)制計(jì)數(shù)器1.同步十進(jìn)制加法計(jì)數(shù)器圖19.11所示為由四個(gè)jk觸發(fā)器和門電路構(gòu)成的同步十進(jìn)制加法計(jì)數(shù)器。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.11 同步十進(jìn)制加法計(jì)數(shù)器邏輯圖1ccp&q0q2q3f0jqqkf1jqqkf2jqqkf3jqqkq1&1 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器根據(jù)圖19.11的邏輯關(guān)系，寫出電路的驅(qū)動方程：j0=k 0=1 j1=k1=qn

12、 3qn 0j2=k2=qn 1qn 0j3=k3=qn2qn1qn0+qn3qn0輸出方程：c=qn3qn0 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器將上面的式子代入jk觸發(fā)器的特性方程可得到：由上面的的狀態(tài)轉(zhuǎn)換方程可列出狀態(tài)轉(zhuǎn)換表19.5。 nnnnnnnnnnnnnnnnnnnnnnnnnnnnn330012303012130120121210301310010q)qqqqq(q)qqqqq(qqqqqqqqqqqqqqqqq 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器表19.5 同步十進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換表 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器 狀態(tài)轉(zhuǎn)換如圖19.12所示。根

13、據(jù)圖19.12可畫出各觸發(fā)器輸出端的波形圖，如圖19.13所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.12 同步十進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖1110111100000001001000111010q3q2q1q0100110000100010101110110101111011100 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.13 同步十進(jìn)制加法計(jì)數(shù)器各觸發(fā)器輸出端波形圖0000t012345678910cpq0ttttq1q2q3 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器2.同步十進(jìn)制減法計(jì)數(shù)器圖19.14所示是同步十進(jìn)制減法計(jì)數(shù)器的邏輯圖，它是從同步二進(jìn)制減法計(jì)數(shù)器電

14、路的基本上演變過來的，其工作原理請讀者自行分析。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖 19.14 同步十進(jìn)制減法計(jì)數(shù)器邏輯圖 1cf0jqqkcpf1jqqkf2jqqkf3jqqkq0q1q2q3& 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器19.3 異步計(jì)數(shù)器異步計(jì)數(shù)器19.3.1 異步二進(jìn)制計(jì)數(shù)器1. 異步二進(jìn)制加法計(jì)數(shù)器 圖19.15所示是由jk觸發(fā)器組成的四位異步二進(jìn)制加法計(jì)數(shù)器的邏輯圖。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.15 異步二進(jìn)制加法計(jì)數(shù)器邏輯圖f0jqq1kcpf1jqqkq0f2jqqkq1f3jqqkq2q3 第第19章章 寄存器和計(jì)

15、數(shù)器寄存器和計(jì)數(shù)器根據(jù)圖19.15的邏輯圖，可分別寫出時(shí)鐘方程、驅(qū)動方程和狀態(tài)方程。時(shí)鐘方程：cp 0=cp, cp 1=qn0，cp2=qn1，cp3=qn2驅(qū)動方程：j0=k0=1，j1=k1=1，j2=k2=1，j3=k3=1狀態(tài)方程：nnnnnnnnnnnnnnnn33333132222212110111000010qqkqjqqqkqjqqqkqjqqqkqjq 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖如圖19.16所示。圖 19.16 異步二進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖00000001001000110100010101100111111111101101110010111

16、01010011000q3q2q1q0 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器由狀態(tài)轉(zhuǎn)換圖可畫出各觸發(fā)器輸出端的狀態(tài)轉(zhuǎn)換波形圖，如圖19.17所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.17 異步二進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換波形圖0cp1cptttttcp2cp3q0q1q2q30000 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器2. 異步二進(jìn)制減法計(jì)數(shù)器 圖19.18所示為由jk觸發(fā)器組成的四位異步二進(jìn)制減法計(jì)數(shù)器的邏輯圖。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.18 四位異步二進(jìn)制減法計(jì)數(shù)器邏輯圖f0jqq1kcpf1jqqkq0f2jqqkq1f3jqqkq2q

17、3 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器 根據(jù)圖19.18所示的邏輯圖，可分別寫出時(shí)鐘方程、驅(qū)動方程和狀態(tài)方程。時(shí)鐘方程：cp0=cp，cp1=qn0，cp2=qn1 ，cp3= qn2 驅(qū)動方程：j0=k0=1，j1=k1=1, j2=k2=1, j3=k3=1狀態(tài)方程: nnnnnnnnnnnnnnnn33333132222212110111000010qqkqjqqqkqjqqqkqjqqqkqjq 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器狀態(tài)轉(zhuǎn)換如圖19.19所示。圖 19.19 四位異步二進(jìn)制減法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖00001111111011011100101110101001

18、00010010001101000101011001111000q3q2q1q0 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器由狀態(tài)轉(zhuǎn)換圖可畫出各觸發(fā)器的輸入端和輸出端波形圖，如圖19.20所示。 圖 19.20 四位異步二進(jìn)制減法計(jì)數(shù)器輸入輸出波形圖00000tttttcp1cp0q1cp2q2cp3q0q3 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器19.3.2 異步十進(jìn)制加法計(jì)數(shù)器圖19.21所示是一個(gè)異步十進(jìn)制加法計(jì)數(shù)器的邏輯電路，它由4個(gè)jk觸發(fā)器組成，將4位異步十進(jìn)制加法計(jì)數(shù)器修改后, 能保存00001001共10個(gè)狀態(tài)，而跳過10101111共6個(gè)狀態(tài)，從而實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)。由圖19

19、.21所示邏輯圖，可分別寫出時(shí)鐘方程、驅(qū)動方程和輸出方程。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖 19.21 異步十進(jìn)制加法計(jì)數(shù)器邏輯圖f0jqq1kcpf1jqqkq0f2jqqkq1f3jqqkq2q3&c 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器時(shí)鐘方程：cp 0=cp，cp 1=qn0，cp 2=qn1，cp3=qn 0=cp1驅(qū)動方程：j0=k0=1 ;j1=qn3, k1=1j2=k2=1j 3=qn 2qn 0, k3=1輸出方程：c=qn3qn0 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器狀態(tài)方程: 狀態(tài)轉(zhuǎn)換如圖19.22所示。nnnnnnnnnnnnn123

20、13212031000010qqqqqqqqqqqkqjq 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.22 異步十進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖0000000100100011010010011000011101100101q3q2q1q0 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器 由圖19.22可畫出各觸發(fā)器輸入端和輸出端波形圖，如圖19.23所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.23 異步十進(jìn)制加法計(jì)數(shù)器各觸發(fā)器輸入和輸出端波形圖012345678910tttttcpq00q10q20q30 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器19.4 任意進(jìn)制計(jì)數(shù)器的構(gòu)成方

21、法任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法19.4.1 中規(guī)模集成電路計(jì)數(shù)器1. 四位同步二進(jìn)制加法計(jì)數(shù)器 圖19.24所示為集成四位同步二進(jìn)制加法計(jì)數(shù)器74ls161 的邏輯功能圖。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.24 74ls161芯片引腳圖74ls161cpcttq0cod0ctpdrldd1d2d3q1q2q3 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器74ls161的功能如表19.6所示(“”為上升沿)。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器表19.6 74ls161功能表 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器2. 同步二進(jìn)制可逆計(jì)數(shù)器 圖19.25為4位同步二進(jìn)制可

22、逆計(jì)數(shù)器74ls191的芯片引腳圖，其邏輯功能如表19.7所示(“”為上升沿)。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.25 74ls191芯片引腳圖 74ls191cpq0d0drldd1d2d3q1q2q3s 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器 表19.7 74ls191邏輯功能表 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器3. 同步十進(jìn)制計(jì)數(shù)器 1) 同步十進(jìn)制加法計(jì)數(shù)器圖19.26為集成十進(jìn)制同步加法計(jì)數(shù)器74ls160 芯片引腳圖，其邏輯功能如表19.8所示(“”為上升沿)。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.26 74ls160芯片引腳圖74ls

23、160cpctpq0cod0cttdrldd1d2d3q1q2q3 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器表19.8 74ls160邏輯功能表 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器2) 同步十進(jìn)制可逆計(jì)數(shù)器圖19.27為集成十進(jìn)制同步可逆計(jì)數(shù)器74ls190芯片引腳圖，其邏輯功能如表19.9所示(“”為上升沿)。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.27 74ls190芯片引腳圖74ls190cpq0co/bod0mldd1d2d3q1q2q3ct 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器表19.9 74ls190邏輯功能表 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器

24、4. 異步計(jì)數(shù)器 圖19.28(a)為集成異步二五十進(jìn)制計(jì)數(shù)器74ls290芯片引腳圖。它實(shí)際上是一個(gè)一位二進(jìn)制數(shù)器和一個(gè)五進(jìn)制計(jì)數(shù)器兩部分的組合，圖19.28(b)為74ls290的電路結(jié)構(gòu)圖。圖中的r0a和r0b為置0輸入端，s9a、s9b為置9輸入端。表19.10為74ls290的功能表。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器 圖 19.28 74ls290(a) 芯片引腳圖；(b) 電路結(jié)構(gòu)圖m2m = 5q1q074ls290cp1q0cp0q1q2q3r0ar0bs9as9b(a)cp0cp1q2q3q1q2q3(b) 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器表19.10

25、74ls290的邏輯功能表 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器由功能表可知74ls290邏輯功能如下：異步置0功能：當(dāng)r0=r0ar0b=1，s9=s9as9b=0時(shí)，計(jì)數(shù)器置零與時(shí)鐘脈沖cp無關(guān)，因而稱為異步置0。異步置9功能：當(dāng)r0=r0ar0b=0，s9=s9as9b=1時(shí)，計(jì)數(shù)器置9與時(shí)鐘脈沖cp無關(guān)，因此稱為異步置9。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器 計(jì)數(shù)功能：當(dāng)r0ar0b=0，s9as9b=0時(shí)，計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài)。一般分為四種情況討論: （1）計(jì)數(shù)脈沖由cp0 端輸入，從q0輸出時(shí)，構(gòu)成一位二進(jìn)制計(jì)數(shù)器。 （2）計(jì)數(shù)脈沖由cp1 端輸入，輸出為q3q2q

26、1時(shí)，構(gòu)成異步五進(jìn)制計(jì)數(shù)器。 （3）若將q0與cp1相連，計(jì)數(shù)脈沖由cp0端輸入，輸出為q3q2q1q0時(shí)，構(gòu)成十進(jìn)制異步計(jì)數(shù)器。 （4）若將q3與cp0相連，計(jì)數(shù)脈沖由cp1端輸入，從高位到低位輸出為q3q2q1q0時(shí), 構(gòu)成5421bcd碼的異步十進(jìn)制加法計(jì)數(shù)器。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器19.4.2 構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法1. 用復(fù)位法構(gòu)成任意進(jìn)制計(jì)數(shù)器復(fù)位法，又稱為異步置零法，其工作原理如下：如果計(jì)數(shù)器從s0開始計(jì)數(shù)，當(dāng)輸入了m個(gè)脈沖后，電路進(jìn)入sm狀態(tài)。如果將sm狀態(tài)譯碼，產(chǎn)生一個(gè)異步置0信號加到計(jì)數(shù)的異步置0端，則電路一旦進(jìn)入sm狀態(tài)后立即復(fù)位，回到s0狀態(tài)。由

27、于跳過了nm的狀態(tài)，故可得到m進(jìn)制計(jì)數(shù)器。圖19.29所示是復(fù)位法產(chǎn)生m進(jìn)制計(jì)數(shù)器的示意圖，圖中虛線箭頭表示sm只在一個(gè)短暫的時(shí)間里出現(xiàn)。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.29 復(fù)位法產(chǎn)生m進(jìn)制計(jì)數(shù)器示意圖sn2sn1s0s1s2sm1sm 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器例19.2 試用74ls161構(gòu)成十二進(jìn)制計(jì)數(shù)器。 解 采用復(fù)位法實(shí)現(xiàn)的電路連線如圖19.30所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.30 例19.2電路圖 74ls161cpcttq0cod0ctpdrldd1d2d3q1q2q31cp&0000110010111010

28、100110000001001000110100010101100111 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器例19.3 試用74ls160構(gòu)成七進(jìn)制計(jì)數(shù)器。 解 采用復(fù)位法實(shí)現(xiàn)的電路連線如圖19.31所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.31 例19.3電路圖74ls160cpcttq0cod0ctpdrldd1d2d3q1q2q31cp0000011101100010001101000101&0001 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器2. 用置位法構(gòu)成任意進(jìn)制計(jì)數(shù)器 例19.4 試用74ls160構(gòu)成七進(jìn)制計(jì)數(shù)器（采用置位法實(shí)現(xiàn)）。 解 由于74

29、ls160是十進(jìn)制同步計(jì)數(shù)器，具有00001001共10個(gè)工作狀態(tài)，工作時(shí)若能跳過3個(gè)狀態(tài)就能構(gòu)成七進(jìn)制計(jì)數(shù)器，如圖19.32所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.32 狀態(tài)示意圖00001001001001111000000101000011011001011234598761012 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器根據(jù)74ls160的功能可知，預(yù)置過程需在cp時(shí)鐘的控制下完成，則可選擇兩種方案，分別如圖19.33(a)、(b)所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器 圖 19.33 例19.4電路圖(a) 電路方案一；(b) 電路方案二174ls16

30、0cpctpq0cod0cttdrldd1d2d3q1q2q31cp11174ls160cpctpq0cod0cttdrldd1d2d3q1q2q31cp11(a)(b) 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器3. 利用計(jì)數(shù)器的級聯(lián)獲得大容量n進(jìn)制計(jì)數(shù)器 例19.5 試用兩片同步十進(jìn)制加法計(jì)數(shù)器74ls160構(gòu)成一個(gè)同步百進(jìn)制計(jì)數(shù)器。 解 因74ls160是十進(jìn)制計(jì)數(shù)器，所以兩級串接后1010恰好是百進(jìn)制計(jì)數(shù)器，如圖19.34所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖19.34 例19.5電路 74ls160(1)cpctpq0cod0cttdrldd1d2d3q1q2q31cp

31、74ls160(2)cpctpq0cod0cttdrldd1d2d3q1q2q3輸出 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器例19.6 試用兩片4位二進(jìn)制同步加法計(jì)數(shù)器74ls161構(gòu)成五十進(jìn)制的計(jì)數(shù)器。 解 因74ls161是4位二進(jìn)制同步加法計(jì)數(shù)器，構(gòu)成五十進(jìn)制計(jì)數(shù)器選擇105（或510）即第一片為十進(jìn)制，第二片為五進(jìn)制，則兩片串聯(lián)后可構(gòu)成五十進(jìn)制計(jì)數(shù)器，如圖19.35所示。 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器圖 19.35 例19.6電路圖74ls161(1)cpctpq0cod0cttdrldd1d2d3q1q2q3cp74ls161(2)cpctpq0cod0cttdrldd1d2d3q1q2q35 v&15 v&11 第第19章章 寄存器和計(jì)數(shù)器寄存器和計(jì)數(shù)器19.4.3