華為硬件工程師面試題

1、U. 職業(yè)導(dǎo)師兩4OlmEnTORTT更多資料下載請(qǐng)到職業(yè)導(dǎo)師網(wǎng)DSP嵌入式、軟件等1、請(qǐng)用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號(hào)處理系統(tǒng)，并做簡(jiǎn)要的分析；如果沒(méi)有，也可以自己設(shè)計(jì)一個(gè)簡(jiǎn)單的數(shù)字信號(hào)處理系統(tǒng)，并描述其功能及用途。（仕蘭微面試題目）2、 數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。（仕蘭微面試題目）3、IIR, FIR濾波器的異同。（新太硬件面題）4、 拉氏變換與Z變換公式等類似東西，隨便翻翻書(shū)把如.h（n）=-a*h（n-1）+b* S （n）a.求h（n）的z變換；b.問(wèn)該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c寫(xiě)出FIR數(shù)字濾波器的差分方程；（未知）5、 DSP和通用處理器在結(jié)構(gòu)上有什么不同，請(qǐng)簡(jiǎn)要畫(huà)出你熟悉的

2、一種DSP結(jié)構(gòu)圖。（信威 dsp軟件面試題）6、 說(shuō)說(shuō)定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說(shuō)出他們的區(qū)別）（信威dsp軟件面試題）7、 說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題）&請(qǐng)寫(xiě)出【一8, 7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0.5和一0.5.（信威dsp軟件面試題）9、DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知）10、 嵌入式處理器類型（如ARM）,操作系統(tǒng)種類（Vxworks,ucos,winCE,linux）,操作系統(tǒng)方面 偏CS方向了，在CS篇里面講了；（未知）11、有一個(gè)LDO芯片將用于對(duì)手機(jī)供電，需要你對(duì)他進(jìn)行評(píng)估，你將如何設(shè)計(jì)你的測(cè)試項(xiàng)目？12、某

3、程序在一個(gè)嵌入式系統(tǒng)（200M CPU, 50M SDRAM）中已經(jīng)最優(yōu)化了，換到零一個(gè)系統(tǒng)（300M CPU, 50M SDRAM）中是否還需要優(yōu)化？（I ntel）13、 請(qǐng)簡(jiǎn)要描述 HUFFMAN編碼的基本原理及其基本的實(shí)現(xiàn)方法。（仕蘭微面試題目）14、說(shuō)出0SI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層） 。（仕蘭微面試題目）15、 A）（仕蘭微面試題目）# i ncludevoid testf（i nt*p）*p+=1;main （）int *n ,m2;n=m;m0=1;m1=8;testf（ n）;prin tf（"Data value is %d ",* n）;B)#

4、i ncludevoid testf(i nt*p)*p+=1；main ()int *n ,m2;n=m;m0=1;m1=8;testf(&n);prin tf(Data value is %d",* n);下面的結(jié)果是程序 A還是程序B的?Data value is 8那么另一段程序的結(jié)果是什么？16、那種排序方法最快？（華為面試題）17、寫(xiě)出兩個(gè)排序算法，問(wèn)哪個(gè)好？（威盛）18、編一個(gè)簡(jiǎn)單的求 n!的程序。（Infineon筆試試題）19、 用一種編程語(yǔ)言寫(xiě) n!的算法。（威盛VIA 2003.11.06上海筆試試題）20、 用C語(yǔ)言寫(xiě)一個(gè)遞歸算法求N!;（華為面試題）

5、21、 給一個(gè)C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯(cuò)誤；（華為面試題）22、 防火墻是怎么實(shí)現(xiàn)的？（華為面試題）23、你對(duì)哪方面編程熟悉？（華為面試題）24、 冒泡排序的原理。（新太硬件面題）25、 操作系統(tǒng)的功能。（新太硬件面題）26、 學(xué)過(guò)的計(jì)算機(jī)語(yǔ)言及開(kāi)發(fā)的系統(tǒng)。（新太硬件面題）27、 一個(gè)農(nóng)夫發(fā)現(xiàn)圍成正方形的圍欄比長(zhǎng)方形的節(jié)省4個(gè)木樁但是面積一樣羊的數(shù)目和正方形圍欄的樁子的個(gè)數(shù)一樣但是小于36,問(wèn)有多少羊？（威盛）28、 C語(yǔ)言實(shí)現(xiàn)統(tǒng)計(jì)某個(gè) cell在某.v文件調(diào)用的次數(shù)（這個(gè)題目真bt）（威盛VIA 2003.11.06 上 海筆試試題）29、 用C語(yǔ)言寫(xiě)一段控制手機(jī)中馬達(dá)振子的驅(qū)動(dòng)程序

6、。（威勝）30、 用perl或TCL/Tk實(shí)現(xiàn)一段字符串識(shí)別和比較的程序。（未知）31、 給出一個(gè)堆棧的結(jié)構(gòu)，求中斷后顯示結(jié)果，主要是考堆棧壓入返回地址存放在低端地址 還是高端。（未知）32、 一些DOS命令，如顯示文件，拷貝，刪除。（未知）33、 設(shè)計(jì)一個(gè)類，使得該類任何形式的派生類無(wú)論怎么定義和實(shí)現(xiàn)，都無(wú)法產(chǎn)生任何對(duì)象實(shí)例。（IBM）34、What is pre-emption? （Intel）35、What is the state of a process if a resource is not available? （Intel）36、 三個(gè) float a,b,c;問(wèn)值（a+b）

7、 +c=（b+a）+c, （a+b）+c=（a+c）+b。（Intel）37、 把一個(gè)鏈表反向填空。（luce nt）38、 xA4+a*xA3+xA2+c*x+d 最少需要做幾次乘法？（Dephi）職業(yè)導(dǎo)師網(wǎng) 更多資料下載請(qǐng)到職業(yè)導(dǎo)師網(wǎng)T. 職業(yè)導(dǎo)師兩4SlmEnTORTT主觀題1、你認(rèn)為你從事研發(fā)工作有哪些特點(diǎn)？（仕蘭微面試題目）2、 說(shuō)出你的最大弱點(diǎn)及改進(jìn)方法。（威盛VIA 2003.11.06上海筆試試題）3、 說(shuō)出你的理想。說(shuō)出你想達(dá)到的目標(biāo)。題目是英文出的，要用英文回答。（威盛 VIA2003.11.06上海筆試試題）4、 我們將研發(fā)人員分為若干研究方向，對(duì)協(xié)議和算法理解（主要應(yīng)用

8、在網(wǎng)絡(luò)通信、 圖象語(yǔ)音壓縮方面）、電子系統(tǒng)方案的研究、 用MCU、DSP編程實(shí)現(xiàn)電路功能、用ASIC設(shè)計(jì)技術(shù) 設(shè) 計(jì)電路（包括 MCU、DSP本身）、電路功能模塊設(shè)計(jì)（包括模擬電路和數(shù)字電路）、集成 電路后端設(shè)計(jì)（主要是指綜合及自動(dòng)布局布線技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究。你希望從事哪方面的研究？（可以選擇多個(gè)方向。另外，已經(jīng)從事過(guò)相關(guān)研發(fā)的人員可以詳細(xì)描述你的研發(fā)經(jīng)歷）。（仕蘭微面試題目）5、 請(qǐng)談?wù)剬?duì)一個(gè)系統(tǒng)設(shè)計(jì)的總體思路。針對(duì)這個(gè)思路，你覺(jué)得應(yīng)該具備哪些方面的知識(shí)？（仕蘭微面試題目）6、 設(shè)想你將設(shè)計(jì)完成一個(gè)電子電路方案。請(qǐng)簡(jiǎn)述用EDA軟件（如PROTEL進(jìn)行設(shè)計(jì)（包括原理圖和PCB

9、圖）到調(diào)試出樣機(jī)的整個(gè)過(guò)程。在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題？電源的穩(wěn)定， 電 容的選取，以及布局的大小。（漢王筆試）共同的注意點(diǎn)1一般情況下，面試官主要根據(jù)你的簡(jiǎn)歷提問(wèn)，所以一定要對(duì)自己負(fù)責(zé)，把簡(jiǎn)歷上的東西搞明白；2. 個(gè)別招聘針對(duì)性特別強(qiáng)， 就招目前他們確的方向的人，這種情況下，就要投其所好，盡 量 介紹其所關(guān)心的東西。3. 其實(shí)技術(shù)面試并不難，但是由于很多東西都忘掉了，才覺(jué)得有些難。所以最好在面試前把 該看的書(shū)看看。4. 雖然說(shuō)技術(shù)面試是實(shí)力的較量與體現(xiàn)，但是不可否認(rèn)，由于不用面試官/公司所專領(lǐng)域及愛(ài)好不同，也有面試也有很大的偶然性，需要冷靜對(duì)待。不能因?yàn)楸痪埽头裾J(rèn)自己或責(zé)罵公司。5面試時(shí)要ta

10、ke it easy，對(duì)越是自己鐘情的公司越要這樣。IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件）1、 我們公司的產(chǎn)品是集成電路， 請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)， 列舉一些與集成電路 相 關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS MCU、RISC CISC DSP ASIC FPGA等 的概念）。（仕蘭微面試題目）2、 FPGA和ASIC的概念，他們的區(qū)別。（未知）答案：FPGA是可編程ASIC ASIC專用集 成電路，它是面向?qū)ｉT(mén)用途的電路，專門(mén)為一個(gè)用戶設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門(mén)陣列等其它ASIC（Applicatio

11、 n Specific IC相比，它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目）職業(yè)導(dǎo)師網(wǎng) U. 職業(yè)導(dǎo)師兩4OlmEnTORTT更多資料下載請(qǐng)到職業(yè)導(dǎo)師網(wǎng)5、 描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)。（仕蘭微面試題目）6、 簡(jiǎn)述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目）7、 IC設(shè)計(jì)前端到后端的流程和eda工具。（未知）&從RTL synthesis到tape out之間的設(shè)計(jì)flow,并列出其中各

12、步使用的 tool.（未知）9、Asic 的 design flow。（威盛 VIA 2003.11.06 上海筆試試題）10、 寫(xiě)出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛）11、 集成電路前段設(shè)計(jì)流程，寫(xiě)出相關(guān)的工具。（揚(yáng)智電子筆試）先介紹下IC開(kāi)發(fā)流程：1. ）代碼輸入（design in put）用vhdl或者是verilog語(yǔ)言來(lái)完成器件的功能描述，生成hdl代碼 語(yǔ)言輸入工具： SUMMIT VISUALHDL MENTOR RENIOR 圖形輸入：composer（cadenee）;viewlogic （viewdraw）2. ）電路仿真（circuit simulation）

13、將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確數(shù)字電路仿真工具：Verolog : CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL :CADENCENC-vhdl SYNOPSYS/SS MENTOR Modle-sim 模擬電路仿真工具：*ANTI HSpicepspice， spectre micro microwave: eesoft : hp3. ）邏輯綜合（synthesis tools）邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對(duì)應(yīng)一定工藝手段的門(mén)級(jí)電路；將初級(jí)仿真中所沒(méi)有考慮的門(mén)沿（gates delay）反標(biāo)到生成

14、的門(mén)級(jí)網(wǎng)表中， 返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。12、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目）13、 是否接觸過(guò)自動(dòng)布局布線？請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布線需要哪些基本元素？（仕蘭微面試題目）14、 描述你對(duì)集成電路工藝的認(rèn)識(shí)。（仕蘭微面試題目）15、 列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試題目）16、 請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的結(jié)果？（仕蘭微面試題目）19、解釋latch-up現(xiàn)象和A

15、ntenna effect和其預(yù)防措施.（未知）20、什么叫Latchup?（科廣試題）21、什么叫窄溝效應(yīng)？（科廣試題）22、 什么是NMOS、PMOS、CMOS?什么是增強(qiáng)型、耗盡型？什么是PNP、NPN？他們有什 么差另（仕蘭微面試題目）23、 硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕 蘭微面試題目）24、 畫(huà)出CMOS晶體管的CROSS-OVER3（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和 轉(zhuǎn)移特性。（Infineon筆試試題）25、 以in terver為例,寫(xiě)出N阱CMOS的process流程,并畫(huà)出剖面圖。（科廣試題）26、Please e

16、xpla in how we describe the resista nee in semic on ductor. Compare the resista nee of a metal,poly and diffusion in tranditional CMOS process.（威 盛 筆試題 circuit design-beijing-03.11.09 ）27、 說(shuō)明mos 一半工作在什么區(qū)。（凹凸的題目和面試）28、畫(huà)p-bulk的nmos截面圖。（凹凸的題目和面試）29、寫(xiě)schematic note （？）, 越多越好。（凹凸的題目和面試）30、 寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以

17、克服和利用。（未知）31、 太底層的MOS管物理特*覺(jué)一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢?，?式推導(dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話需要熟悉的軟件：Cade nee, Syn opsys.Avant，UNIX當(dāng)然也要大概會(huì)操作。32、unix命令cp -r, rm,uname。（揚(yáng)智電子筆試）單片機(jī)、MCU、計(jì)算機(jī)原理1、 簡(jiǎn)單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說(shuō)明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目）2、畫(huà)出8031與2716（ 2K*8ROM ）的連線圖，要求采用三-八譯碼器，8031的P2.5,P2.4和 P2.3參

18、加譯碼，基本地址范圍為3000H-3FFFH該2716有沒(méi)有重疊地址？根據(jù)是什么？若有，則寫(xiě)出每片2716的重疊地址范圍。（仕蘭微面試題目）3、 用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤(pán)加驅(qū)動(dòng)八個(gè)數(shù)碼管 （共陽(yáng)）的原理圖。（仕蘭微面試 題 目）4、 PCI總線的含義是什么？ PCI總線的主要特點(diǎn)是什么？（仕蘭微面試題目）5、 中斷的概念？簡(jiǎn)述中斷的過(guò)程。（仕蘭微面試題目）6、 如單片機(jī)中斷幾個(gè)/類型，編中斷程序注意什么問(wèn)題；（未知）7、 要用一個(gè)開(kāi)環(huán)脈沖調(diào)速系統(tǒng)來(lái)控制直流電動(dòng)機(jī)的轉(zhuǎn)速，程序由8051完成。簡(jiǎn)單原理如 下：由P3.4輸出脈沖的占空比來(lái)控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K

19、0八 個(gè)開(kāi)關(guān)來(lái)設(shè)置，直接與 P1 口相連（開(kāi)關(guān)撥到下方時(shí)為 "0"，撥到上方時(shí)為"1"，組成一個(gè)八 位二 進(jìn)制數(shù)N）,要求占空比為 N/256。（仕蘭微面試題目）下面程序用計(jì)數(shù)法來(lái)實(shí)現(xiàn)這一功能，請(qǐng)將空余部分添完整。MOV P1, #0FFHLOOP1 : MOV R4，#0FFH MOV R3，#00HLOOP2 : MOV A，P1SUBB A R3JNZ SKP1 SKP1: MOV C，70HMOV P3.4，CACALL DELAY:此延時(shí)子程序略AJMP LOOP1&單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題）9、What is

20、 PC Chipset?（揚(yáng)智電子筆試）芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對(duì)CPU的類型和主頻、內(nèi)存的類型和最大容量、ISA/PCI/AGP插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對(duì) KBC（鍵盤(pán)控制器）、RTC（實(shí)時(shí)時(shí)鐘 控制器）、USB（通用串行總線）、Ultra DMA/33（66）EIDE數(shù)據(jù)傳輸方式和 ACPI （高級(jí) 能源管 理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱為主橋（Host Bridge ）。除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級(jí)的加速集線架構(gòu)發(fā)展，In tel的8xx系列芯片組

21、就是這類芯片組的代表， 它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直 接 接入主芯片，能夠提供比 PCI總線寬一倍的帶寬，達(dá)到了 266MB/s。10、 如果簡(jiǎn)歷上還說(shuō)做過(guò) cpu之類，就會(huì)問(wèn)到諸如cpu如何工作，流水線之類的問(wèn)題。（未 知）11、 計(jì)算機(jī)的基本組成部分及其各自的作用。（東信筆試題）12、 請(qǐng)畫(huà)出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接 口、 所存器/緩沖器）。（漢王筆試）13、 cache的主要部分什么的。（威盛VIA 2003.11.06上海筆試試題）14、同步異步傳輸?shù)牟町悾ㄎ粗?5、串行通信與同步通信異同，特點(diǎn),比較。（華為面試題

22、）16、RS232C高電平脈沖對(duì)應(yīng)的 TTL邏輯是？（負(fù)邏輯?）（華為面試題）信號(hào)與系統(tǒng)1、 的話音頻率一般為 3003400HZ,若對(duì)其采樣且使信號(hào)不失真，其最小的采樣頻率應(yīng)為多大？若采用8KHZ的采樣頻率，并采用 8bit的PCM編碼，則存儲(chǔ)一秒鐘的信號(hào)數(shù)據(jù)量有多 大？（仕蘭微面試題目）2、 什么耐奎斯特定律，怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)。（華為面試題）3、 如果模擬信號(hào)的帶寬為5khz,要用8K的采樣率，怎么辦？（lucent）兩路？4、 信號(hào)與系統(tǒng)：在時(shí)域與頻域關(guān)系。（華為面試題）5、 給出時(shí)域信號(hào)，求其直流分量。（未知）6、 給出一時(shí)域信號(hào)，要求（1）寫(xiě)出頻率分量，（2）寫(xiě)出其傅立葉變

23、換級(jí)數(shù)；（3）當(dāng)波形 經(jīng)過(guò)低通濾波器濾掉高次諧波而只保留一次諧波時(shí)，畫(huà)出濾波后的輸出波形。（未知）7、 sketch連續(xù)正弦信號(hào)和連續(xù)矩形波 （都有圖）的傅立葉變換 。（Infineon筆試試題）&拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。（新太硬件面題）模擬電路1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）2、平板電容公式（C=£ S4 n kd）。（未知）3、 最基本的如三極管曲線特性。（未知）4、 描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）5、 負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反饋的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出

24、電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用）（未知）6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）7、 頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個(gè)方法。（未知）&給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償，并畫(huà)補(bǔ)償后的波特圖。（凹凸）9、 基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺 點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知）10、 給出一差分電路，告訴其輸出電壓Y+和Y-求共模分量和差模分量。（未知）11、 畫(huà)差放的兩個(gè)輸入管。（凹凸）12、 畫(huà)出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。 并畫(huà)出一個(gè)

25、晶體管級(jí)的運(yùn)放電路。（仕蘭微電子）13、 用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知）14、 給出一個(gè)簡(jiǎn)單電路， 讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn) 的 rise/fall 時(shí)間。（Infineon 筆試試題）15、 電阻R和電容C串聯(lián)，輸入電壓為 R和C之間的電壓，輸出電壓分別為C上電壓和R 上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通 濾 波器。當(dāng) RC<< period - setup - hold16、 時(shí)鐘周期為 T觸發(fā)器D1的建立時(shí)間最大為 Tlmax,最小為T(mén)imin。組合邏輯電路最大 延遲為T(mén)2max最小為T(mén)

26、2min。問(wèn)，觸發(fā)器 D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿足什么條件。（華為）17、 給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->（還有clock的delay,寫(xiě)出決 定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。（威盛VIA 2003.11.06上海筆試試題）18、 說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。（威盛VIA 2003.11.06上海筆試試題）19、 一個(gè)四級(jí)的 Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào)如何改善timing。（威盛VIA 2003.11.06上 海筆試試題）20、給出一個(gè)門(mén)級(jí)的圖，又給了各個(gè)門(mén)的傳輸延時(shí)，問(wèn)關(guān)鍵路徑是什么，還問(wèn)給出輸入，使 得輸出依賴于關(guān)鍵路徑。（未知）

27、21、邏輯方面數(shù)字電路的卡諾圖化簡(jiǎn)，時(shí)序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu)點(diǎn)），全加器等等。（未知）22、 卡諾圖寫(xiě)出邏輯表達(dá)使。（威盛VIA 2003.11.06上海筆試試題）23、化簡(jiǎn) F（A,B,C,D）= m（1,3,4,5,10,11,12,13,14,15）的和。（威盛）24、please show the CMOS in verter schmatic,layout and its cross sect ion with P- well process.Plotits tran sfer curve （Vout-Vi n） And also explain the oper

28、ati on regi on of PMOS and NMOS for each segment of the transfer curve?（威 盛筆試題 circuit design-beijing-03.11.09）25、To desig n a CMOS in vertor with bala nce rise and fall time,please defi ne the rati on of cha nnel width of PMOS and NMOS and explai n?26、 為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長(zhǎng)比要比 N管的寬長(zhǎng)比大？（仕蘭微電子）27、 用mos管搭

29、出一個(gè)二輸入與非門(mén)。（揚(yáng)智電子筆試）28、please draw the tran sistor level schematic of a cmos 2 in put AND gate and explain whichin put has faster response for output rising edge.（less delay time）。（威盛筆試題 circuit design-beijing-03.11.09）29、 畫(huà)出NOT,NAND,NOR的符號(hào)，真值表，還有 transistor level的電路。（Infineon筆試）30、畫(huà)出 CMOS的圖，畫(huà)出tow-to-

30、one mux gate。（威盛 VIA 2003.11.06上海筆試試題）31、用一個(gè)二選一 mux和一個(gè)inv實(shí)現(xiàn)異或。（飛利浦大唐筆試）32、畫(huà)出Y=A*B+C的cmos電路圖。（科廣試題）33、 用邏輯們和cmos電路實(shí)現(xiàn)ab+cdo （飛利浦大唐筆試）34、 畫(huà)出CMOS電路的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A*B+C（D+E）（仕蘭微電子）35、利用 4 選 1 實(shí)現(xiàn) F（x,y,z）=xz+yZ。（未知）36、 給一個(gè)表達(dá)式f=xxxx+xxxx+xxxxx+xxxx用最少數(shù)量的與非門(mén)實(shí)現(xiàn)（實(shí)際上就是化簡(jiǎn)）37、 給出一個(gè)簡(jiǎn)單的由多個(gè)NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫(huà)出

31、各點(diǎn)波形。（Infineon 筆試）38、 為了實(shí)現(xiàn)邏輯（A XOR B OR （C AND D）,請(qǐng)選用以下邏輯中的一種，并說(shuō)明為什 么？1） INV 2） AND 3） OR 4） NAND 5） NOR 6） XOR 答案：NAND （未知）39、 用與非門(mén)等設(shè)計(jì)全加法器。（華為）40、 給出兩個(gè)門(mén)電路讓你分析異同。（華為）41、 用簡(jiǎn)單電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為（仕蘭微電子）42、 A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F（也就是如果 A,B,C,D,E中1的個(gè)數(shù)比0多, 那么F輸出為1，否則F為0），用與非門(mén)實(shí)現(xiàn)，輸入數(shù)目沒(méi)有限制。（未知）43、用波形表示D觸發(fā)器

32、的功能。（揚(yáng)智電子筆試）44、 用傳輸門(mén)和倒向器搭一個(gè)邊沿觸發(fā)器。（揚(yáng)智電子筆試）45、用邏輯們畫(huà)出 D觸發(fā)器。（威盛VIA 2003.11.06上海筆試試題）46、 畫(huà)出DFF的結(jié)構(gòu)圖，用verilog實(shí)現(xiàn)之。（威盛）47、 畫(huà)出一種CMOS的D鎖存器的電路圖和版圖。（未知）48、 D觸發(fā)器和D鎖存器的區(qū)別。（新太硬件面試）49、簡(jiǎn)述latch和filp-flop的異同。（未知）50、LATCH和DFF的概念和區(qū)別。（未知）51、latch與register的區(qū)別，為什么現(xiàn)在多用register.行為級(jí)描述中l(wèi)atch如何產(chǎn)生的。 （南 山之橋）52、 用D觸發(fā)器做個(gè)二分顰的電路.又問(wèn)什么是

33、狀態(tài)圖。（華為）53、請(qǐng)畫(huà)出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試）54、怎樣用D觸發(fā)器、與或非門(mén)組成二分頻電路？（東信筆試）55、How many flip-flop circuits are needed to divide by 164 （Intel） 16 分頻？56、用 filp-flop 和 logic-gate 設(shè)計(jì)一個(gè) 1 位加法器，輸入 carryin 和 current-stage，輸出 carryout 禾口 next-stage.（未知）57、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。（華為）58、實(shí)現(xiàn) N 位 Johnson Counter,N=5。（南山之橋）59、 用你熟

34、悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？（仕蘭 微 電子）60、 數(shù)字電路設(shè)計(jì)當(dāng)然必問(wèn)Verilog/VHDL ,如設(shè)計(jì)計(jì)數(shù)器。（未知）61、BLOCKING NONBLOCKIN（賦值的區(qū)別。（南山之橋）62、寫(xiě)異步 D 觸發(fā)器的 verilog module。（揚(yáng)智電子筆試） module dff8（clk , reset, d, q）; in put clk;in put reset; in put 7:0 d; output 7:0 q; reg 7:0 q; always （posedge clk or posedge reset） if(reset) q &

35、lt;= 0; else q <= d; en dmodule63、用D觸發(fā)器實(shí)現(xiàn)2倍分頻的Verilog描述？(漢王筆試)module divide2( clk , clk_o, reset); in put clk , reset; output clk_o; wire in; reg out ; always ( posedge clk or posedge reset) if ( reset) out <= 0; else out <= in; assig n in = out; assig n clk_o = out; en dmodule6?、可編程邏輯器件在現(xiàn)代

36、電子設(shè)計(jì)中越來(lái)越重要，請(qǐng)問(wèn)：a)你所知道的可編程邏輯器 件有哪些？ b)試用VHDL或VERILOG ABLE描述8位D觸發(fā)器邏輯。(漢王筆試) PAL, PLD,CPLD FPGA module dff8（clk , reset, d, q）; in put clk; in put reset; in put d; output q; reg q; always （posedge clk or posedge reset） if（reset） q <= 0; else q <= d; en dmodule65、請(qǐng)用HDL描述四位的全加法器、5分頻電路。（仕蘭微電子）66、用VER

37、ILOG或VHDL寫(xiě)一段代碼，實(shí)現(xiàn) 10進(jìn)制計(jì)數(shù)器。（未知）67、用VERILOG或VHDL寫(xiě)一段代碼，實(shí)現(xiàn)消 除一個(gè)glitch。（未知）68、 一個(gè)狀態(tài)機(jī)的題目用 verilog實(shí)現(xiàn)（不過(guò)這個(gè)狀態(tài)機(jī)畫(huà)的實(shí)在比較差，很容易誤解的）。 （威盛VIA 2003.11.06上海筆試試題）69、 描述一個(gè)交通信號(hào)燈的設(shè)計(jì)。（仕蘭微電子）70、 畫(huà)狀態(tài)機(jī)，接受1, 2, 5分錢(qián)的賣(mài)報(bào)機(jī)，每份報(bào)紙5分錢(qián)。（揚(yáng)智電子筆試）71、 設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣(mài)soda水的，只能投進(jìn)三種硬幣，要正確的找回錢(qián) 數(shù)。（1） 畫(huà)出fsm （有限狀態(tài)機(jī)）；（2）用verilog編程，語(yǔ)法要符合 fpga設(shè)計(jì)的要求。（未知）72、 設(shè)計(jì)一個(gè)自動(dòng)飲料售賣(mài)機(jī)，飲料 10分錢(qián)，硬幣有