電工學少學時組合邏輯電路PPT課件

1、第1頁/共169頁 概概 述述邏輯電路邏輯電路組合邏輯電路組合邏輯電路時序邏輯電路時序邏輯電路任意時刻的輸出信號僅取決任意時刻的輸出信號僅取決于該時刻的輸入信號，而與于該時刻的輸入信號，而與該時刻之前電路的歷史狀態(tài)該時刻之前電路的歷史狀態(tài)無關無關任意時刻的輸出狀態(tài)除與現(xiàn)任意時刻的輸出狀態(tài)除與現(xiàn)時輸入信號有關外還與電路時輸入信號有關外還與電路的原狀態(tài)有關的原狀態(tài)有關)()(tAftY 組合電路的輸出與電路的歷史狀態(tài)無關。組合電路的輸出與電路的歷史狀態(tài)無關。時序電路的輸出與電路的歷史狀態(tài)有關。時序電路的輸出與電路的歷史狀態(tài)有關。)(),() 1(tYtAftY 一、邏輯電路的分類及特點一、邏輯電路

2、的分類及特點第2頁/共169頁脈沖躍變后的值比初始值高脈沖躍變后的值比初始值低0+3V0-3V0+3V0-3V脈沖信號是指作用時間很短的突變電壓或電流第3頁/共169頁R導通截止S3V0VSRRD“1”“0”第4頁/共169頁飽和3V0VuO 0V =“0”uO +UCC =“1”+UCCuiRBRCuOTuO+UCCRCECuO+UCCRCEC“1”“0”uCE 0ViC 0=12VCEB第5頁/共169頁 當用兩個二進制數(shù)碼來表示兩種不同的狀態(tài)當用兩個二進制數(shù)碼來表示兩種不同的狀態(tài)時，按照某種指定的因果關系，它們之間也可以時，按照某種指定的因果關系，它們之間也可以進行運算，這種運算稱為邏輯

3、運算。邏輯運算是進行運算，這種運算稱為邏輯運算。邏輯運算是按位進行的，不牽扯進位和借位。按位進行的，不牽扯進位和借位。 邏輯電路中的輸入、輸出變量稱為邏輯變量。邏輯電路中的輸入、輸出變量稱為邏輯變量。邏輯變量一般用英文大寫字母邏輯變量一般用英文大寫字母A，B， C， ，F(xiàn) ，Y等來表示。邏輯變量的取值只可為等來表示。邏輯變量的取值只可為0和和1。五、邏輯運算五、邏輯運算四、邏輯變量四、邏輯變量第6頁/共169頁 在邏輯代數(shù)中，三種基本的邏輯關系為。 下面通過例子說明邏輯電路的概念及的邏輯意義。 。 由的組合構成的邏輯關系稱為復合邏輯。第7頁/共169頁220V+- Y = A B0001011

4、10100ABYBYA第8頁/共169頁 Y = A B000101110100ABY 00=0 01=0 10=0 11=1 推論推論：A0=0 A1=A AA=A第9頁/共169頁BY220VA+- Y = A + B000111110110ABY第10頁/共169頁 Y = A+B 0+0=0 0+1=1 1+0=1 1+1=1000111110110ABY 推 論推 論 ： A + 0 = A A + 1 = 1 A+A=A第11頁/共169頁101AY0Y220VA+-R 第12頁/共169頁101AY0 0=1 1=0 推論推論：A=A，還原還原第13頁/共169頁 所謂“門”就是

5、一種開關，它能按照一定的條件去控制信號的通過或不通過。 門電路的輸入和輸出之間存在一定的邏輯關系(因果關系)，所以門電路又稱為邏輯門電路。 第14頁/共169頁第15頁/共169頁 電平的高低一般用“1”和“0”兩種狀態(tài)區(qū)別，若規(guī)定高電平為“1”，低電平為“0”則稱為正邏輯。反之則稱為負邏輯。若無特殊說明，均采用正邏輯。100VUCC高電平低電平第16頁/共169頁 標準TTL門電路的輸入/輸出邏輯電平 邏輯1(高電平)邏輯0(低電平)輸入5 V2 V0.8 V0 VUIHUILUIH(min)UIL(max)邏輯1(高電平)邏輯0(低電平)輸出5 V2.4 V0.4 V0 VUOHUOLUO

6、H(min)UOL(max)第17頁/共169頁 CMOS門電路的輸入/輸出邏輯電平(a)5VCMOS電路; (b)3.3VCMOS電路邏 輯 1(高 電 平 )邏 輯 0(低 電 平 )輸 入5 V3.5 V1.5 V0 VUIHUILUIH(min)UIL(max)邏 輯 1(高 電 平 )邏 輯 0(低 電 平 )輸 出5 V4.4 V0.33 V0 VUOHUOLUOH(min)UOL(max)(a)邏 輯 1(高 電 平 )邏 輯 0(低 電 平 )輸 入3.3 V2 V0.8 V0 VUIHUILUIH(min)UIL(max)邏 輯 1(高 電 平 )邏 輯 0(低 電 平 )輸

7、 出3.3 V2.4 V0.4 V0 VUOHUOLUOH(min)UOL(max)(b)第18頁/共169頁輸入A、B、C全為高電平“1”時，輸出 Y 為“1”。輸入A、B、C有低電平“0”時，輸出 Y 為“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V第19頁/共169頁邏輯即：有“0”出“0”， 全“1”出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC第20頁/共169頁當當 B = 1 1 時，時，F(xiàn) = A

8、1 = A 與門打與門打開開當當 B = 0 0 時，時， F = A 0 = 0 0 與門關閉與門關閉信號輸入端信號輸入端 與與門也可以起控制門的作用門也可以起控制門的作用 &ABF=信號控制端信號控制端第21頁/共169頁0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC3V3V-U 12VRDADCABYDBC輸入A、B、C全為低電平“0”，輸出 Y 為“0”。輸入A、B、C有一個為高電平“1”，輸出 Y 為“1”。第22頁/共169頁3. 邏輯關系：邏輯即：有“1”出“1”， 全“0”出“0”Y=A+B+CABYC

9、100000011101111011001011101011111ABYC第23頁/共169頁信號輸入端信號輸入端信號控制端信號控制端當當 B = 0 0 時，時，F(xiàn) = A+ 0=A 或門打或門打開開當當 B = 1 1 時，時，F(xiàn) =A+ 1=1=1 或門關閉或門關閉 或或門還可以起控制門的作用門還可以起控制門的作用 1 ABF=A+B第24頁/共169頁+UCC-UBBARKRBRCYT 1 0飽和邏輯表達式：Y=A“0”10“1”“0”“1”AY非門的邏輯符號：1AY第25頁/共169頁ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY1 1A

10、BY2Y2第26頁/共169頁R1DR2F+12V +3V三極管非門三極管非門D1D2AB+12V二極管與門二極管與門與非門與非門第27頁/共169頁有“0”出“1”，全“1”出“0”&ABCY&ABC00010011101111011001011101011110ABYCY= A B C1Y第28頁/共169頁R1DR2F+12V +3V三極管非門三極管非門D1D2AB-12V二極管或門二極管或門或非門或非門第29頁/共169頁有“1”出“0”，全“0”出“1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+C第3

11、0頁/共169頁R1DR2F+12V +3V三極管非門三極管非門D1D2AB+12V二極管與門二極管與門與或非門與或非門D1D2CD+12V二極管與門二極管與門D1D2-12V二極管或門二極管或門第31頁/共169頁Y=A B+ C D&AB1Y&CD 1Y&ABCD第32頁/共169頁Y=A B+ C DABCD YABCD Y00000001001000110100010101100111111011101000100110101011110011011110111111100000第33頁/共169頁1、體積大、工作不可靠。、體積大、工作不可靠。2、需要不同電源。

12、、需要不同電源。3、各種門的輸入、輸出電平不匹配。、各種門的輸入、輸出電平不匹配。第34頁/共169頁TTL 晶體管晶體管- -晶體管邏輯集成電路晶體管邏輯集成電路集成門電路集成門電路雙極型雙極型TTL (Transistor-Transistor Logic Integrated Circuit , TTL)ECL (射極耦合邏輯門射極耦合邏輯門)NMOSCMOSPMOS單極型單極型 （M Metal-etal-O Oxide-xide-( (MOS型型) ) S Semiconductoremiconductor，MOS）MOS 金屬氧化物半導體場效應管集成電路金屬氧化物半導體場效應管集成

13、電路集成門電路的分類集成門電路的分類I2L門門(集成注入邏輯門集成注入邏輯門)第35頁/共169頁 按邏輯功能來劃分，集成邏輯門電路又可以按邏輯功能來劃分，集成邏輯門電路又可以劃分為：與門，或門，非門，與非門，或非門，劃分為：與門，或門，非門，與非門，或非門，與或非門，異或門等等，在數(shù)字集成電路中它們與或非門，異或門等等，在數(shù)字集成電路中它們都屬于小規(guī)模集成電路。都屬于小規(guī)模集成電路。第36頁/共169頁 CMOS 或或非門原理電路非門原理電路 A = 0 0，B = 0 0，PMOS1 和和 PMOS2 導通導通 NMOS1 和和 NMOS2 截止截止 A = 0 0，B = 1 1， PM

14、OS1 和和 NMOS2 導通導通 NMOS1 和和 PMOS2 截止截止 A = 1 1，B = 0 0， NMOS1 和和 PMOS2 導通導通 PMOS1 和和 NMOS2 截止截止 A = 1 1，B = 1 1， PMOS1 和和 PMOS2 截止截止 NMOS1 和和 NMOS2 導通導通 CMOS 或非門或非門 NMOS2PMOS1PMOS2FANMOS1DDDDSSSS+UBF = 1 1F = 0 0F = 0 0F = 0 0有“1”出“0”，全“0”出“1”第37頁/共169頁F1 AB1 10 00 00 00 0 0 00 10 11 01 01 11 1A B F

15、真值表真值表F = AB 或非門或非門 有“1”出“0”，全“0”出“1”第38頁/共169頁i3VT Viii第39頁/共169頁iii3VT V第40頁/共169頁TGuiuOCCTGuiuiCC1“1”TGuiuiCC1“0”第41頁/共169頁第42頁/共169頁 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1 BCR1+5V第43頁/共169頁 T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1“1”(3.6V)4.3V鉗位2.1V“0”(0.3V)輸入全高“1”,輸出為低“0”1V第44頁/共169頁 T5Y R3R5AB CR4R2R1

16、 T3 T4T2+5V T11V(0.3V)“1”“0”輸入有低“0”輸出為高“1”VY 5-0.7-0.7 =3.6V第45頁/共169頁00010011101111011001011101011110ABYCY=A B CY&ABC第46頁/共169頁“1”控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T1第47頁/共169頁“0”控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V第48頁/共169頁 0 高阻態(tài)Z0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表&YEBA邏

17、輯符號EN第49頁/共169頁邏輯符號邏輯符號邏輯功能邏輯功能:F&ABE ENE = 0 0 F = ZE = 1 1 F = A BE = 1 1 F = ZE = 0 0 F = A BF&ABE EN高電平使能高電平使能低電平使能低電平使能邏輯符號邏輯符號第50頁/共169頁“1”“0”“0”A1 B1第51頁/共169頁四、四、TTL異或門異或門第52頁/共169頁 000111100110ABYBABABAY ABY=1第53頁/共169頁01110111000010AAAABABABAY第54頁/共169頁門電路門電路小結(jié)小結(jié)門電路門電路 符號符號 表示式表示式與

18、門與門& &A AB BY YA AB BY Y11或門或門非門非門1 1Y YA AY=ABY=ABY=A+BY=A+BY= AY= A與非門與非門& &A AB BY YY= ABY= AB或非門或非門A AB BY Y11Y= A+BY= A+B異或門異或門=1=1A AB BY YY= AY= A B B第55頁/共169頁第56頁/共169頁1、與門 CBAY2、或門 3、與非門 4、或非門 CBAYCBAYCBAY5、異或門 BABABAY第57頁/共169頁或門與門非門或非門第58頁/共169頁BAY1BAY2有“0”出“1”，全“1”出“0”第5

19、9頁/共169頁BAY1BAY2第60頁/共169頁第61頁/共169頁AAAA100011AAAAAAAAAA 01AAAA00=0 01=0 10=0 11=10+0=0 0+1=1 1+0=1 1+1=1第62頁/共169頁CBABCAAABCACBACBA )()()(BCACBACBA )()()(CABACBA)()()(CABACBA )()(CABABCBCA)(1BCAA=A1A A=A.ABBAABBAA+1=1 CBABCAA 第63頁/共169頁110011111100BABABABA列狀態(tài)表證明：AB0001101111100100ABBABABABA0000第64頁

20、/共169頁公式名稱公式名稱 公式內(nèi)容公式內(nèi)容自等律自等律A+ 0 0 = AA 1 1 = A0-1律律A+ 1 1=1 1A 0 0= 0 0重疊律重疊律A+ A = AA A = A互補律互補律 還原律還原律A = A表邏輯代數(shù)的基本公式（表邏輯代數(shù)的基本公式（1） A+ A = 1A A = 0第65頁/共169頁 公式名稱公式名稱 公式內(nèi)容公式內(nèi)容 交換律交換律 結(jié)合律結(jié)合律 分配律分配律 吸收律吸收律 反演律反演律 (摩根定律摩根定律)A+B = B+AA B = B AA+(B+C) = B+(C+A) = C+(A+B) A (B C) = B (C A)=C (A B)A+(

21、B C) = (A+B) (A+C)A (B + C) = (A B) + (A C)A+(A B) = AA (A + B) = A A B = A + B A + B = A B 表邏輯代數(shù)的基本公式（表邏輯代數(shù)的基本公式（2） 第66頁/共169頁 將邏輯函數(shù)輸入變量取值的不同組合與所對應將邏輯函數(shù)輸入變量取值的不同組合與所對應的輸出變量值用列表的方式一一對應列出的表格。的輸出變量值用列表的方式一一對應列出的表格。n2n個輸入變量個輸入變量 種組合種組合。第67頁/共169頁第68頁/共169頁 設：開關閉合其狀態(tài)為“1”，斷開為“0”燈亮其狀態(tài)為“1”，燈滅為“0” 0 0 0 0 C

22、 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1變量第69頁/共169頁 1.將輸出變量值為將輸出變量值為“1”所對應的輸入變量的取值組所對應的輸入變量的取值組合作為一個乘積項，在這個乘積項中，值為合作為一個乘積項，在這個乘積項中，值為“1”的輸入的輸入變量寫為原變量的形式，值為變量寫為原變量的形式，值為“0”的輸入變量寫為反變的輸入變量寫為反變量的形式；量的形式； 2. 將這些乘積項相加，即可得到將這些乘積項相加，即可得到“與或與或”邏輯函數(shù)邏輯函數(shù)式。式。 由真值表寫出邏輯函數(shù)式的方法由真值表寫出邏輯函數(shù)式的方法 由若干個變量乘積項之和構

23、成的邏輯函數(shù)式由若干個變量乘積項之和構成的邏輯函數(shù)式稱為稱為“與或與或”表達式。表達式。第70頁/共169頁取 Y=“1”( 或Y=“0” ) 列邏輯式取 Y = “1”對應于Y=1，一種組合中，輸入變量之間是“與”關系， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1CBA 第71頁/共169頁ABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1第72頁/共169頁YCBA&1CBAABCCBACBACBAY第73頁/共

24、169頁 將輸入變量每一種可能出現(xiàn)的取值與對應的輸將輸入變量每一種可能出現(xiàn)的取值與對應的輸出值依次排列起來所得到的電平波形圖即稱為邏輯函出值依次排列起來所得到的電平波形圖即稱為邏輯函數(shù)的波形圖。數(shù)的波形圖。ABCCBACBACBAY第74頁/共169頁第75頁/共169頁例1：化簡CABCBACBAABCY)()(BBCABBACCAAC A例2：ABAAB CBCBA)(CBCBACBACBACBAY化簡A+AB=ABABAA)(CCA BABA第76頁/共169頁例3：化簡CBCAABY)(AACBCAABCBACACABABCAABA+A=1A1=A第77頁/共169頁ABBABABA,

25、第78頁/共169頁BA0101BABABABABCA00100m0111101m3m2m4m5m7m6mAB000m0111101m3m2m4m5m7m6mCD0001111012m12m15m14m8m9m11m10m第79頁/共169頁1111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABC0010011110第80頁/共169頁ABC00100111101111ABCCBACBACBAY第81頁/共169頁BCAABCCAB 例如：例如：BCCABY BCAACAB)( ABC0010011110111第82

26、頁/共169頁解：0100011110001110CDABAB111111B CD11 ACD ABC11AC1111兩次填10000例例 ：用卡諾圖表示邏輯函數(shù)：用卡諾圖表示邏輯函數(shù)F(AF(A，B B，C C，D)D)ACBCADCBABDCA DCA DCBA DCBA 第83頁/共169頁1.畫卡諾圖2.合并最小項3.寫出最簡“與或”邏輯式用卡諾圖化簡邏輯函數(shù)的一般規(guī)則：用卡諾圖化簡邏輯函數(shù)的一般規(guī)則： 如果有2n個值為1的相鄰最小項（n=1，2，3)排成一個矩形組，則它們必可合并為一個乘積項，并可以消去n個變量因子，合并后的結(jié)果中僅包含這些最小項的公共變量因子。第84頁/共169頁A

27、BC00 01 11 100 11 1Y=ABC+ABC =AC利用對稱相鄰性可以實現(xiàn)化簡利用對稱相鄰性可以實現(xiàn)化簡 如果是兩個幾何相鄰單元取值同為如果是兩個幾何相鄰單元取值同為1，則可以，則可以合并為一項，并消去一個變量。合并為一項，并消去一個變量。ABC00 01 11 100 11 1利用利用A+A=1的關系的關系Y=ABC+ABC =BC(A+A) =BC第85頁/共169頁ABCD00 01 11 1000 01 11 1011CDBCDBACDBAY 第86頁/共169頁 如果是四個幾何相鄰單元取值同為如果是四個幾何相鄰單元取值同為1，則可以，則可以合并為一項，并消去兩個變量。合并

28、為一項，并消去兩個變量。ABC00 01 11 100 1 1 1 1 1ABC00 01 11 100 1 1 1 1 1Y=AY= ABC+ABC+ABC+ABC =AC(B+B)+AC(B+B)=AC+AC=CY=ABC+ABC+ABC+ABC第87頁/共169頁ABCD00 01 11 1000 01 11 10ABCD00 01 11 1000 01 11 1011111 11 1Y= BD錯誤的圈法錯誤的圈法正確的圈法正確的圈法第88頁/共169頁ABCD00 01 11 1000 01 11 101 1 1 11 1 1 1Y= D 如果是八個相鄰單元取值同為如果是八個相鄰單元取

29、值同為1，則可以合并，則可以合并為一項，并消去三個變量。為一項，并消去三個變量。ABC00 01 11 100 11 1 1 11 1 1 1Y= 1第89頁/共169頁 (1)在滿足合并規(guī)則的條件下，每個矩形組應包含盡可能多的最小項； (2)每個矩形組中值為1的最小項的個數(shù)必須是2n個； (3)矩形組的數(shù)目應盡可能少； (4)每個矩形組至少應包含一個新的最小項； (5)各最小項可以重復使用， 即同一個等于1的單元格可以被圈在不同的矩形組內(nèi)； (6)所有等于1的單元格都必須被圈過。用卡諾圖化簡應遵循的原則用卡諾圖化簡應遵循的原則第90頁/共169頁ABC00100111101111ABCCAB

30、CBABCAY用卡諾圖表示并化簡。解：第91頁/共169頁ABC00100111101111解：三個圈最小項分別為：合并最小項ABCCBAABCBCACABABC BCACABABACBCY第92頁/共169頁00ABC100111101111解：CACBYAB00011110CD000111101111DBY CBABCACBACBAY(1)(2)DCBADCBADCBADCBAY第93頁/共169頁解：DBAYAB00011110CD000111101DBDBCBAAY111111111第94頁/共169頁第95頁/共169頁第96頁/共169頁Y = Y2 Y3= A AB B AB.A

31、 B.A B.A. .A BBY1.AB&YY3Y2.第97頁/共169頁反演律反演律第98頁/共169頁ABY001 100111001=A B第99頁/共169頁.A B.Y = AB AB .AB.BAYA B = AB +AB第100頁/共169頁 =1ABY邏輯符號=A BABY001 100100111第101頁/共169頁 0 0=1 0 1=0 1 0=0 1 1=1 ABBAY=A BA A=1A A=0第102頁/共169頁ABY001 100111001=A B“異或異或”與與“同或同或”之間的關系之間的關系 ABY001 100100111=A B A B =A

32、 B =A B A B第103頁/共169頁例例 分析圖示密碼鎖電路的密碼。輸出變量分析圖示密碼鎖電路的密碼。輸出變量F1和和F2分別為開鎖和報警信號，為分別為開鎖和報警信號，為“1”時分別表示開鎖和報警。時分別表示開鎖和報警。S為鑰匙開關。為鑰匙開關。S +5VA B C D E F1F211 1 ABCDE F1 = S S A B C D E = 1 1 開鎖開鎖1 1 0 01 10 01 1 = 1 1 報警報警1 11 11 11 11 1密碼為：密碼為：1 0 1 0 11 0 1 0 1。 ABCDE F2 = S S A B C D E 解：解： = 0 0 不報警不報警=

33、0 0 不開鎖不開鎖第104頁/共169頁第105頁/共169頁三三人人表表決決電電路路 例1：試用最少的與非門設計一個三人多數(shù)表決電路。邏輯功能為：當兩人或兩人以上同意時決議通過，否則決議被否決。10A+5VBCRY第106頁/共169頁ABC00011110011275346001110010ABCY00000001101110001111010010111011真值表解： BCACABY BCACAB BCACAB 第107頁/共169頁三人表決電路10A+5VBCRY&BCACABY 第108頁/共169頁 ( 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01

34、0 0 11 0 1 01 1 0 01 1 1 1CBACBACBACBAY 第109頁/共169頁CBACBACBACBAY ABCCBACBACBAY BCACBACBACBAABC00100111101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1第110頁/共169頁YCBA011001111101&11&1010BCACBACBACBAY第111頁/共169頁12.6 加法器第112頁/共169頁0 0 0 0 11+10101010不考慮低位來的進位 半加 全加第113頁/共169頁第

35、114頁/共169頁A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABASABC .ABSCABC 第115頁/共169頁輸入-1表示來自低位的進位AiBiCi-1SiCi第116頁/共169頁1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 1第117頁/共169頁1ii1iiiii CACBBAC1iiiiCBAS&am

36、p;=11CiSi&=1AiBiCi-1SiCi第118頁/共169頁ii1iii)(BACBA1iiiiCBAS1iii1iii1iii1iiiiCBACBACBACBAC.ABSCBASABC 第119頁/共169頁根據(jù)邏輯表達式畫出邏輯電路根據(jù)邏輯表達式畫出邏輯電路Si = Ai Bi Ci1Ci = （Ai Bi）Ci1 + AiBi Ai Bi Ci1 Si Ci CI CO全加器全加器 全加器全加器 AiBiAi Bi Si Ci COAi Bi 1(Ai Bi ) Ci(Ai Bi ) Ci1 COCi1 S S第120頁/共169頁 4 位全加器邏輯圖：位全加器邏輯圖：

37、 CI COCI COCI COCI COF4F3F2F1C4C3C2C1C0A4 B4A3 B3A2 B2A1 B1 4 位全加器邏輯圖位全加器邏輯圖 串行進位方式串行進位方式第121頁/共169頁 74LS183是集成加法器電路組件，含有兩個獨立的全加器。（a）1/2邏輯圖 （b）圖形符號第122頁/共169頁74LS183的外觀及管腳排列的外觀及管腳排列第123頁/共169頁例：試用例：試用74LS183構成一個四位二進制數(shù)相加構成一個四位二進制數(shù)相加 的電路的電路S0S1S2C3A2 B2A1 B12Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183

38、2Ci 2S 1Ci 1S2A 2B 2Ci-1 1A 1B 1Ci -174LS183S3A0 B0A3 B3第124頁/共169頁 n 位二進制代碼有 2n 種組合，可以表示 2n 個信息。第125頁/共169頁控制信息控制信息編碼器編碼器二進制代碼二進制代碼編碼器的分類編碼器的分類 可實現(xiàn)編碼功能的組合邏輯電路。可實現(xiàn)編碼功能的組合邏輯電路。 普通編碼器普通編碼器 優(yōu)先編碼器優(yōu)先編碼器 二進制編碼器二進制編碼器 二二- -十進制編碼器十進制編碼器 第126頁/共169頁編碼器一、普通編碼器一、普通編碼器 每次只允許輸入一個控制信息的編碼器。每次只允許輸入一個控制信息的編碼器。 1. 二進

39、制編碼器二進制編碼器 第127頁/共169頁當當 n = 2 時，即為時，即為 4 線線2 線編碼器：線編碼器： 四個需要四個需要編碼的信號編碼的信號 兩位二進制代碼兩位二進制代碼F1F2A0A1A2A3二進二進制編制編碼器碼器0 00 00 10 11 1 0 01 1 1 1 4 線線-2 線編碼器線編碼器 輸入輸入F2 F1A0A3A1A2 輸出輸出 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0編碼表編碼表第128頁/共169頁0 00 00 10 11 1 0 01 1 1 1輸入輸入F2 F1A0A3A

40、1A2 由于普通編碼器每次只允許輸入一個控制信息，由于普通編碼器每次只允許輸入一個控制信息，即在某一時刻僅允許一個輸入信號為有效電平，即在某一時刻僅允許一個輸入信號為有效電平，輸入信號之間是互相排斥的。因此，普通編碼器輸入信號之間是互相排斥的。因此，普通編碼器的編碼表也可寫為如下形式：的編碼表也可寫為如下形式： 第129頁/共169頁 第130頁/共169頁0 0 01 0 0I0I1I2I3I5I6I輸入輸 出Y2 Y1 Y0第131頁/共169頁Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7. .= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 =

41、I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7. .= I1 + I3+ I5 + I7第132頁/共169頁10000000111I7I6I5I4I3I1I2Y2Y1Y0第133頁/共169頁表示十進制數(shù)10個編碼器第134頁/共169頁 十進制數(shù)：十進制數(shù)： 0 9357例如十進制數(shù)例如十進制數(shù) 357 用二進制數(shù)表示為：用二進制數(shù)表示為： 0011 0101 01110011 0101 0111 BCD碼碼BCD-Binary-Coded-DecimalBCD碼：用二進制數(shù)編碼的十進制數(shù)代碼。碼：用二

42、進制數(shù)編碼的十進制數(shù)代碼。第135頁/共169頁表 幾種常用的BCD碼 十進制數(shù) 8421碼 5421碼 2421碼 余3碼 BCD Gray碼 012345678900000001001000110100010101100111100010010000000100100011010010001001101010111100000000010010001101001011110011011110111100110100010101100111100010011010101111000000000100110010011001110101010011001000第136頁/共169頁 00011

43、101000011110001101100000000111第137頁/共169頁00011101000011110001101100000000111 = I8+I9Y3 = I8+I9 = I8I9第138頁/共169頁00011101000011110001101100000000111第139頁/共169頁十鍵84218421碼編碼器的邏輯圖+5V&Y3&Y2&Y1&Y0I0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9第140頁/共169頁第141頁/共169頁表優(yōu)先權編碼器真值表表優(yōu)先權編碼

44、器真值表 如果同時有多如果同時有多 個信號輸入，個信號輸入， 輸出的是優(yōu)先輸出的是優(yōu)先 級別高的輸入級別高的輸入 信號對應的代信號對應的代 碼。碼。 A1 A2 A3 A4 A5 A6 A7 A8 A9Y3 Y2 Y1 Y0 1 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 10 0 1 0 0 0 1 10 1 0 0 0 1 0 10 1 1 01 1 1 1 1 1 0 0 1 1 11 1 1 1 1 1 1 0 1 0 0 0 1 0 0 1假設輸入信號假設輸入信號A1的的優(yōu)先級別最高，優(yōu)先級別最高，A9的優(yōu)先級別最低，的優(yōu)先級別最低，且均為低電平有效，且均為低電平有

45、效，則可得編碼表。則可得編碼表。 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0代表任意狀態(tài)代表任意狀態(tài)第142頁/共169頁GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8第143頁/共169頁第144頁/共169頁 將具有特定含義的二進制代碼變換成一定將具有特定含義的二進制代碼變換成一定譯碼器譯碼器二進制數(shù)代碼二進制數(shù)代碼 按其編碼時的原意翻譯成按其編碼時的原意翻譯成 對應的電平信號輸出對應的電平信號輸出的輸出電平信號，以表示二

46、進制代碼的原意，的輸出電平信號，以表示二進制代碼的原意，實現(xiàn)譯碼功能的組合電路為譯碼器。實現(xiàn)譯碼功能的組合電路為譯碼器。這一過程稱為譯碼。譯碼是編碼的逆過程。這一過程稱為譯碼。譯碼是編碼的逆過程。第145頁/共169頁一、一、 二進制譯碼器二進制譯碼器n 位二進制代碼位二進制代碼輸入輸入2n 種狀態(tài)種狀態(tài)2n 個輸出個輸出第146頁/共169頁n = 2 時即為時即為 2 線線4 線譯碼器：線譯碼器： F0 E A21 F1 E A21 F2 E A21 F3 E A21 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 低電平譯碼低電平譯碼 E A2 A1 F3 F2 F1 F

47、01 1 0 0譯譯 碼碼 表表1 1 1 11 1 1 11 1 1 1 1 1 0 01 1 1 1 0 0 1 11 1 0 0 1 1 1 10 0 1 1 1 1 1 1A2A1F0 F1F2F3E 111 譯碼器電路譯碼器電路 第147頁/共169頁 輸 入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0

48、 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1輸 出第148頁/共169頁Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C第149頁/共169頁CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC第150頁/共169頁0AS2-42-4線譯碼器ABCD0Y1Y2Y時時，當當 0 S3Y1AAEBECEDE第151頁/共169頁總線時時，當當 0 S00總線0AS2-42-4線譯碼器ABCDAEBECEDE0Y1Y2Y3Y1A脫離總線脫離總線數(shù)據(jù)數(shù)據(jù)第152頁/共169頁0AS 2-4線譯碼器ABCD0Y1Y2Y時時，當當 0 S3Y1AAEBECEDE00脫離總線脫離總線數(shù)據(jù)數(shù)據(jù)第153頁/共169頁74LS139型譯碼器(a) 外引線排列圖；(b) 邏輯圖(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC1091615141