電子電工 第十單元

1、 143 第11章 組合邏輯電路第10章 組合邏輯電路一、思考題解答10.1思考題【思10.1.1】當(dāng)為負(fù)邏輯體制時(shí)，教材中表10.1.1所示的與門真值表可以表示或邏輯關(guān)系，由此可得，當(dāng)邏輯體制改變時(shí)，與門和或門的邏輯關(guān)系可以互換?！舅?0.1.2】其輸出端的電平波形圖如圖10-1所示?！舅?0.1.3】在(a)中，F(xiàn)，真值表如表10-2所示。在(b)中，F(xiàn)，真值表如表10-2所示。所以，它們的邏輯功能相同。 圖10-1 思專題10.1.2的波形圖 表10-2 真 值 表BCDF00000010010001111001101011011111【思10.1.4】(1)F·10·

2、;A ；(2)F·01·A A；(3) F·AA·0；(4)FA·A·1，所以(2)能實(shí)現(xiàn)FA關(guān)系。【思10.1.5】(1)F1；(2)F ；(3) F；(4)F0，所以輸出恒為1的電路是(1)?！舅?0.1.6】(1)F·10·A ；(2)F；(3) 此時(shí)三態(tài)門為工作狀態(tài)，F(xiàn)，所以(1)、(2)、(3)都能實(shí)現(xiàn)F關(guān)系?！舅?0.1.7】(a)不能正常工作，因?yàn)榇藭r(shí)EN0，只有在EN1(接高電位)時(shí)，才能滿足F1。(b) 因?yàn)镋N0，所以能正常工作，且F2。(c) 因?yàn)镋N1，所以能正常工作，且F3。(d) 能正常

3、工作，但此時(shí)F4，必須把非門符號(hào)除掉才能滿足F4AB?！舅?0.1.8】正確的有：(a)、(c)、(f)。錯(cuò)誤的有：(b)、(d)、(e)。其中(b)中接1端改接0；(d)中與非門換成三態(tài)輸出與非門，再接上A端；(e)中接地端改接1或懸空?！舅?0.1.9】(a)因?yàn)镕1·，所以能實(shí)現(xiàn)F。(b)因?yàn)镕1，所以能實(shí)現(xiàn)F。(c)因?yàn)镕1ABCD，所以不能實(shí)現(xiàn)F。(d)因?yàn)镕1，所以不能實(shí)現(xiàn)F。10.2思考題【思10.2.1】在(1)式中，左邊FBA，真值表如表10-3所示。右邊F()(AB )，真值表也如表10-3所示。所以，它們的邏輯功能相同。在(2)式中，左邊FABCBC，真值表如表

4、10-4所示。右邊FABC，真值表也如表10-4所示。所以，它們的邏輯功能相同。表10-3 真 值 表ABF000011101110表10-4 真 值 表ABCFABCF00001000001110100100110101111111【思10.2.2】證明：(1)左邊ABCABC1，右邊1。(2)左邊ABAB，右邊。(3)左邊·(A)(B)AB，右邊AB?！舅?0.2.3】F(AC)(B)ABABC?！舅?0.2.4】求邏輯函數(shù)的反函數(shù)的方法有：(1) 真值表法：挑出那些使函數(shù)值為0的變量取值組合，變量為1的寫成原變量，為0的寫成反變量，對(duì)應(yīng)于使函數(shù)值為0的每一個(gè)組合可以寫出一個(gè)乘積

5、項(xiàng)(與關(guān)系)，將這些乘積項(xiàng)相加(或關(guān)系)，即可得到邏輯函數(shù)的反函數(shù)。(2) 公式法：對(duì)整個(gè)函數(shù)式求反，再利用公式化簡(jiǎn)得到的最簡(jiǎn)式為邏輯函數(shù)的反函數(shù)。(3) 卡諾圖法：把卡諾圖中小方塊為0的項(xiàng)相加(合并最小項(xiàng))，即得該函數(shù)的反函數(shù)最簡(jiǎn)與或表達(dá)式?！舅?0.2.5】若有一組邏輯變量組成乘積項(xiàng)，每個(gè)變量都必須以原變量或反變量的形式在這些乘積項(xiàng)中只出現(xiàn)一次，這些乘積項(xiàng)就叫做這些變量的最小項(xiàng)。最小項(xiàng)具有下列性質(zhì)：對(duì)于輸入變量的任意一組取值，只有一個(gè)最小項(xiàng)的值為1，任意兩個(gè)最小項(xiàng)的乘積為0，全體最小項(xiàng)之和為1，邏輯相鄰的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng)，并消去一個(gè)變量。最小項(xiàng)邏輯相鄰就是若兩個(gè)最小項(xiàng)僅有一個(gè)變

6、量不同，稱這兩個(gè)最小項(xiàng)邏輯相鄰。10.3思考題【思10.3.1】(a) F1AB，真值表如表10-5所示，完成或邏輯功能。(b) F2AB，真值表如表10-6所示，完成同或門邏輯功能。(c) F3AB，真值表如表10-7所示，完成與邏輯功能。(d) F4AB，真值表如表10-8所示，完成異或門邏輯功能。(e) F5表10-5 真值表 表10-6 真值表 表10-7 真值表 表10-8 真值表ABFABFABFABF000001000000011010010011101100100101111111111110【思10.3.2】真值表如表10-9所示，從真值表可知，其邏輯功能為：當(dāng)三個(gè)變量A、B

7、、C中任意兩個(gè)(不包括三個(gè))為1時(shí)，輸出才為1，否則輸出為0。【思10.3.3】(1)F1100000000。(2) F1111011110。(3) F111110111111011。【思10.3.4】根據(jù)題意列真值表如表10-10所示，從真值表可得邏輯函數(shù)式，化簡(jiǎn)邏輯函數(shù)式可得FABCABBCACABBCCA，再根據(jù)邏輯函數(shù)式可畫(huà)出邏輯圖如圖10-2所示。10.4思考題【思10.4.1】完成半加功能的邏輯電路稱為半加器，半加器的特點(diǎn)是兩個(gè)數(shù)相加(只考慮加數(shù)、被加數(shù)，不考慮低位向本位的進(jìn)位數(shù))。完成全加功能的邏輯電路稱為全加器，全加器的特點(diǎn)是三位數(shù)相加(加數(shù)、被加數(shù)以及低位向本位的進(jìn)位數(shù))?！?/p>

8、思10.4.2】用若干數(shù)字、文字或符號(hào)表示特定對(duì)象的過(guò)程叫編碼。能實(shí)現(xiàn)編碼功能的邏輯電路稱為編碼器。編碼器的功能是將對(duì)應(yīng)的各種信息分別編上一組特定二進(jìn)制代碼，其作用相當(dāng)于給每一個(gè)電話用戶編上一個(gè)電話號(hào)碼(二進(jìn)制的代碼)。表10-9 思考題10.3.2的表ABCF00000010010001111000101111011110表10-10 思考題10.3.4的表ABCF00000010010001111000101111011111圖10-2 思10.3.4的邏輯圖因?yàn)閷?duì)于每一個(gè)輸入信號(hào)都有一組不同的輸出代碼，且為一一對(duì)應(yīng)的關(guān)系，所以，在輸入端不允許同時(shí)有兩個(gè)或兩個(gè)以上輸入信號(hào)要求編碼，否則輸出

9、端就會(huì)發(fā)生混亂，出現(xiàn)錯(cuò)誤，即編碼器每次只能對(duì)一個(gè)輸入信號(hào)進(jìn)行編碼。因?yàn)閮?yōu)先編碼器可對(duì)所有的輸入信號(hào)按優(yōu)先順序排隊(duì)，只對(duì)同時(shí)輸入的幾個(gè)信號(hào)中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼，所以，優(yōu)先編碼器允許同時(shí)在幾個(gè)輸入端有多個(gè)輸入信號(hào)?！舅?0.4.3】譯碼是編碼的逆過(guò)程，把代碼的特定含義“翻譯”出來(lái)，即將輸入代碼的狀態(tài)翻譯成相應(yīng)的輸出信號(hào)，以表示某惟一的特定信息。能實(shí)現(xiàn)譯碼功能的邏輯電路稱為譯碼器。二、習(xí) 題 解 答【習(xí)題10.1】【解】因?yàn)?，F(xiàn)1AB，F(xiàn)2AB，F(xiàn)3，所以，F(xiàn)1、F2、F3的波形如圖10-3所示?！玖?xí)題10.2】【解】因?yàn)镕1，F(xiàn)2，F(xiàn)3ABCD，F(xiàn)4，所以，F(xiàn)1、F2、F3、F4的波形如圖1

10、0-4所示。 圖10-3 【習(xí)題10.1】的圖 圖10-4 【習(xí)題10.2】的圖【習(xí)題10.3】【解】因?yàn)椋?1)F(AB)(AC)ABC，(2)FA(BC)BC ，(3)FC，(4)FAABC，所以，它們的邏輯圖如圖10-5所示。 (a) (b) (c) (d)圖10-5 【習(xí)題10.3】的圖【習(xí)題10.4】【解】(1) F(ACC)··(ACC)·(B)·(C)(ACC)·(BBC)ABCBCBC，邏輯圖如圖10-6(a)所示。(2) FA()C()ABCCDE ACABCABCCDE A(BC)C(AB)CDE ACCDE AC ，邏輯圖

11、如圖10-6(b)所示。(3) FABCBCACABABBCACABC(A)AC(1)AB(1)BCABCACABABCA，邏輯圖如圖10-6(c)所示。(4) FBCACC(1B)ACA，邏輯圖如圖10-6(d)所示。 (a) (b) (c) (d)圖10-6 【習(xí)題10.4】的圖【習(xí)題10.5】【解】(1) A(CD)(B)A(CD)A(CD)0(2) AC(DB)BC0BCBC(AD)()ABCD()ABCD(3) ACDABDADAD(CB)AD(4) A(AC)(ABC)AC(AABACACC)AC(1BC)A(1B)CAC(AC)AACCAC(5) ABACDBADE(FG)A(B

12、)CDBADE(FG)ACDBADE(FG)ACDBADE(FG) ACDB(6) (ABC)()ABCBACABCA(ABB)CC AA(BCC)B(AAC)BAC【習(xí)題10.6】【解】(1) 證明：左邊ABCABC1右邊。(2) 證明：左邊(AB)1右邊。(3) 證明：左邊(AABC)A(BC)0右邊。(4) 證明：左邊0右邊。(5) 證明：左邊ABC(A)BC(B)ACABC1右邊。(6) 證明：左邊ABCABDBCABCBDBABC(1)BD(A1)BCBABCBDBCBB(ACDC)B(ACD)B右邊?！玖?xí)題10.7】【解】(1) FADBCDDAD(A)BCD(B)(C)DADA

13、BCDBCDBDCDDm9m15m7m5m3m1。(2) FABCDA(B)(C)(D)(A)B(C)(D)(A) (B)CDCDBBDBCBCDAADACACDABABDABCABCD。(3) FABBCCD在圖10-7(a)卡諾圖上用觀察法可直接寫出最小項(xiàng)形式：F。(4) FABC在圖10-7(b)卡諾圖上用觀察法可直接寫出最小項(xiàng)形式：F。 (a) (b)圖10-7 【習(xí)題10.7】的圖【習(xí)題10.8】【解】(1) FABC，卡諾圖如圖10-8(a)所示。(2) FABCCA B，卡諾圖如圖10-8(b)所示。(3) FCABDBC，卡諾圖如圖10-8(c)所示。(4) FABDBCDB，

14、卡諾圖如圖10-8(d)所示。(5) FCD，卡諾圖如圖10-8(e)所示。 (a) (b) (c) (d) (e)圖10-8 【習(xí)題10.8】的圖【習(xí)題10.9】【解】(1) 從10-9(a)卡諾圖可得FBABCBC。(2) 從10-9(b)卡諾圖可得FBABC1。(3) 從10-9(c)卡諾圖可得FABCABDADACACDBCDABCD。(4) 從10-9(d)卡諾圖可得F因?yàn)?，D，所以，F(xiàn)BC。(5) 從10-9(e)卡諾圖可得FAD。(6) 從10-9(f)卡諾圖可得FACADBCBD，因?yàn)?，所以，F(xiàn)(AB)(CD)。由上可知該函數(shù)的與或式和或與式相比，后者較為簡(jiǎn)單，用門電路實(shí)現(xiàn)時(shí)

15、可節(jié)省元件。 (a) (b) (c) (d) (e) (f)圖10-9 【習(xí)題10.9】的圖【習(xí)題10.10】【解】(a) 首先寫出各門的輸出端邏輯函數(shù)得FCAB，從10-10(a)卡諾圖上化簡(jiǎn)可得FCAB。(b) 寫出各門的輸出端邏輯函數(shù)得 F·(AB)AC(AD·BC)·(AB)ACAD·()BC·(AB)AC(ADBC)·(AB)ACADAABCBBBCAC，從10.10(b)卡諾圖上化簡(jiǎn)可得FABADC。 (a) (b)圖10-10 【習(xí)題10.10】的圖【習(xí)題10.11】【解】(1) FCADCAD，將以上各項(xiàng)與約束項(xiàng)分別填

16、入10-11(a)卡諾圖中，化簡(jiǎn)后可得FADC。(2) FC(AB)BDC(AB)BD ACB CBD，將以上各項(xiàng)與約束項(xiàng)分別填入10.11(b)卡諾圖中，化簡(jiǎn)后可得FBDAC。(3) 將邏輯函數(shù)F的各項(xiàng)及約束項(xiàng)分別填入10-11(c)卡諾圖中，化簡(jiǎn)后可得F1。(4) 將邏輯函數(shù)F的各項(xiàng)及約束項(xiàng)分別填入10-11(d)卡諾圖中，化簡(jiǎn)后可得FACCD。 (a) (b) (c) (d)圖10-11 【習(xí)題10.11】的圖【習(xí)題10.12】【解】由題意列真值表如表10-11所示。由真值表可知，只有當(dāng)開(kāi)關(guān)A和B同時(shí)上投或下投時(shí)，燈泡才亮，故有FAB。【習(xí)題10.13】【解】由題意列真值表如表10-12

17、所示，由真值表可知該函數(shù)為FCBAABC 【習(xí)題10.14】【解】由題意列真值表也如表10-12所示，由真值表寫出邏輯函數(shù)為FCBAABC由邏輯函數(shù)可畫(huà)出邏輯圖如圖10-12所示。表10-11 【習(xí)題10.12】的真值表ABF001010100111表10-12 【習(xí)題10.13】的真值表ABCF00000011010101101001101011001111圖10-12 【習(xí)題10.14】的圖【習(xí)題10.15】【解】邏輯表達(dá)式為F1AB，F(xiàn)2A，F(xiàn)3B電路的邏輯功能為當(dāng)AB時(shí)，F(xiàn)11， F2F30； 當(dāng)AB時(shí)，F(xiàn)21，F(xiàn)1F30；當(dāng)AB時(shí)，F(xiàn)31，F(xiàn)1F20。真值表如表10-13所示?！玖?xí)題

18、10.16】【解】由題意可知當(dāng)A為1時(shí)，B一定為1；當(dāng)B為1時(shí)，C一定為1，否則報(bào)警F=1，其真值表如表10-14所示。由真值表可得邏輯表達(dá)式為FBAACABCBA，進(jìn)一步可得邏輯圖如圖10-13所示。表10-13 【習(xí)題10.15】的真值表ABF1F2F300100010011001011100表10-14 【習(xí)題10.16】的真值表ABCF00000010010101101001101111011110 圖10-13 【習(xí)題10.16】的圖【習(xí)題10.17】【解】由題意可知設(shè)有故障為1，燈亮為1。由題意列出真值表如表10-15所示，邏輯表達(dá)式為F1BCACABABCABBCAC，F(xiàn)2CBA

19、ABC(AB)ABC，進(jìn)一步可得邏輯圖如圖10-14所示?！玖?xí)題10.18】【解】設(shè)及格課程為1，獲得結(jié)業(yè)證書(shū)為1。由題意列出真值表如表10-16所示，邏輯表達(dá)式為FACDABDABCABCDACDABDABC，進(jìn)一步可得邏輯圖如圖10-15所示。表10-15 【習(xí)題10.17】的真值表ABCF1(紅)F2(黃)0000 00010 10100 10111 01000 11011 01101 01111 1表10-16 【習(xí)題10.18】的真值表ABCDFABCDF00000000000001000010001000010000110001110100001000010100101101100011010111001111 圖10-14 【習(xí)題10.17】的圖 圖10-15 【習(xí)題10.18】的圖【習(xí)題10.19】【解】由表10-17列出的譯碼器真值表如表10-18所示，由熒光數(shù)碼管的筆劃段圖10-16(a)和真值表10-17可得a12；b0；c1；d12；e2；f；g。邏輯圖如圖10-16(b)所示。表10-17 【習(xí)題10.19】的真值表(1)譯碼器輸入熒光數(shù)碼管輸出Q2 Q100011011表10-18 【習(xí)題10.20】的真值表(