位的奇偶校驗(yàn)器設(shè)計(jì)

1、16位的奇偶校驗(yàn)器設(shè)計(jì)課程設(shè)計(jì)報(bào)告學(xué)生姓名學(xué)號(hào)班級(jí)電子信息工程院系信院電子系題目 16 位的奇偶校驗(yàn)器設(shè)計(jì)指導(dǎo)教師2012年5月題目一 :設(shè)計(jì)一個(gè) 16 位的奇偶校驗(yàn)器 ,并仿真驗(yàn)證其功能。 (1 班 1 組)(要求 :輸入一個(gè)16 位的矢量數(shù)值,統(tǒng)計(jì)矢量中“1 ”的個(gè);并數(shù)判斷16 位數(shù)中1的個(gè)數(shù)的奇偶性)1、設(shè)計(jì)思路2、VHDL程序 (或原理圖 )3、仿真波形(圖片)4、程序分析1,設(shè)計(jì)思路如下:可以使用 FOR_LOOP 語(yǔ)句 ,語(yǔ)法格式如下 :LOOP 標(biāo)號(hào) : FOR 循環(huán)變量 ,IN 循環(huán)次數(shù)范圍 LOOP 順序語(yǔ)句END LOOP LOOP標(biāo)號(hào) ;FOR 后的“循環(huán)變量”是一個(gè)臨

2、時(shí)變量,屬 LOOP 語(yǔ)句的局部變量 ,不必事先定義?！把h(huán)次數(shù)范圍”規(guī)定LOOP 語(yǔ)句中的順序語(yǔ)句被執(zhí)行的次數(shù)。循環(huán)變量從循環(huán)次數(shù)數(shù)范圍的初值開始,每執(zhí)行完一次順序語(yǔ)句后遞增1,直至達(dá)到循環(huán)次數(shù)范圍指定的最大值。其中定義輸入端口十六位的數(shù)據(jù)總線為a,輸出端口y 將其奇偶校驗(yàn)的結(jié)果輸出, 輸出端c 統(tǒng)計(jì)1 的個(gè)數(shù)2,VHDL 程序如下 :LIBRARY IEEE;USEENTITY parity_check ISPORT (a:IN STD_LOGIC_VECTOR (15 DOWNTO 0); y:OUT STD_LOGIC;c:out integer range 0 to 16);END

3、parity_check;ARCHITECTURE arch OF parity_check ISBEGINPROCESS(a)V ARIABLE temp:STD_LOGIC;V ARIABLE m: INTEGER RANGE 0 TO 16; BEGINtemp:='0'm:=0; - 偶校驗(yàn)初始值設(shè)為 0,奇校驗(yàn)初始值設(shè)為 1 FOR i IN 0 TO 15 LOOP temp:=temp XOR a(i);IF (a(i)='1') THEN m:=m+1;END IF;END LOOP;y<=temp;c<=m;END PROCESS;

4、END arch;原理圖如下 :3,仿真波形如下 :程序分析實(shí)體 :實(shí)體名 parity_check輸入端口十六位的數(shù)據(jù)總線a:IN STD_LOGIC_VECTOR (15 DOWNTO 0)輸出端口 y:OUT STD_LOGIC; 將其奇偶校驗(yàn)的結(jié)果輸出若為奇數(shù)個(gè) 1 輸出為高電平 ;若為偶數(shù)個(gè) 1 輸出為低電平輸出端 c:out integer range 0 to 16)統(tǒng)計(jì) 1 的個(gè)數(shù)結(jié)構(gòu)體 :結(jié)構(gòu)體名 arch在進(jìn)程 PROCESS(a)中定義變量V ARIABLE temp:STD_LOGIC;V ARIABLE m: INTEGER RANGE 0 TO 16;并進(jìn)行變量的賦值temp:='0'm:=0;loop 循環(huán)FOR i IN 0 TO 15 LOOPtemp:=temp XOR a(i);IF (a(i)='1') THEN m:=m+1;END IF;END LOOP;Temp 與 a(i) 異或?qū)⑵浣Y(jié)果賦給t