數(shù)字電路復(fù)習(xí)大綱四川大學(xué)PPT課件

1、主要內(nèi)容：主要內(nèi)容：一、數(shù)字邏輯基礎(chǔ)（第一、數(shù)字邏輯基礎(chǔ)（第1章，第章，第2章章)二、組合邏輯電路（第二、組合邏輯電路（第3、4章）章）三、時(shí)序邏輯電路（第三、時(shí)序邏輯電路（第5、6章）章）四、半導(dǎo)體存儲(chǔ)器和可編程邏輯器件（第四、半導(dǎo)體存儲(chǔ)器和可編程邏輯器件（第7章）章）五、脈沖波形的產(chǎn)生與變換（第五、脈沖波形的產(chǎn)生與變換（第8章）章）六、六、A/D、D/A轉(zhuǎn)換（第轉(zhuǎn)換（第9章）章）第1頁/共48頁一、數(shù)字邏輯基礎(chǔ)一、數(shù)字邏輯基礎(chǔ)1、數(shù)制與碼、數(shù)制與碼數(shù)制：以數(shù)制：以R為基數(shù)的計(jì)數(shù)體制為基數(shù)的計(jì)數(shù)體制 R=2、8、10、16 位權(quán)：位權(quán)：Rn-1R2R1R0.R-1R-2R-m 一般表達(dá)式：一

2、般表達(dá)式：1nmiiiDRKNn- 整數(shù)位數(shù)整數(shù)位數(shù)m- 小數(shù)位數(shù)小數(shù)位數(shù)Ki- 各位系數(shù)各位系數(shù)R- 基數(shù)基數(shù) 處于不同位置的數(shù)碼處于不同位置的數(shù)碼 Ki 所代表的數(shù)值是不同的，每所代表的數(shù)值是不同的，每一位的權(quán)數(shù)（位權(quán)）是一位的權(quán)數(shù)（位權(quán)）是 Ri 。第2頁/共48頁數(shù)制間的轉(zhuǎn)換數(shù)制間的轉(zhuǎn)換二進(jìn)制與十六進(jìn)制數(shù)、八進(jìn)制數(shù)之間的轉(zhuǎn)換24=16，四位二進(jìn)制數(shù)對應(yīng)一位十六進(jìn)制數(shù)。 23=8， 三位二進(jìn)制數(shù)對應(yīng)一位八進(jìn)制數(shù)。舉例：3 3AF.2AF.2H H = = 00110011 10101010 11111111. .00100010 = 1110101111.001 = 1110101111

3、.001B B 3 A F 2 3 A F 21111101.111111101.11B B = = 01110111 11011101. .11001100 = 7D.C = 7D.CH H 7 D C7 D C 十六進(jìn)制和八進(jìn)制是二進(jìn)制的另一種表達(dá)形式，一一對應(yīng)，能簡單互換。第3頁/共48頁二進(jìn)制數(shù)（B、O、H）取不同R按展開式展開，然后按照十進(jìn)制運(yùn)算法則求和。1011.10101011.1010B B= =（1 12 23 3+1+12 21 1+ +1 12 20 0+1+12 2-1-1+1+12 2-3-3）D D=11.625=11.625D DDFC.8DFC.8H H = =

4、（131316162 2+15+1516161 1+ +121216160 0+8+81616-1-1）D D = 3580.5= 3580.5D D十進(jìn)制數(shù)（D）十進(jìn)制數(shù)（D）二進(jìn)制數(shù)（B、O、H）整數(shù)轉(zhuǎn)換法：小數(shù)轉(zhuǎn)換法：乘2取整，直至，高位到低位第4頁/共48頁碼碼編碼：把若干個(gè)0和1按一定規(guī)律編排在一起，組成不同的代碼，并且賦予每個(gè)代碼以固定的含義（十進(jìn)制數(shù)值、字母、符號等）。編碼器能自動(dòng)實(shí)現(xiàn)編碼操作。 用n位二進(jìn)制代碼可以表達(dá)2n個(gè)不同的信號 需要編碼的信息有N項(xiàng)，則2n NA.每一組代碼都可以看作是一個(gè)包含特定含義的符號，各組代碼之間以及每組代碼內(nèi)部各位之間沒有一定的數(shù)值進(jìn)位關(guān)系。B

5、.信息與代碼間的對應(yīng)關(guān)系完全是人為規(guī)定的，可以任意編，但在制定編碼時(shí)，應(yīng)該使編碼順序有一定的規(guī)律可循。第5頁/共48頁幾種常見編碼A.自然二進(jìn)制碼（8421碼）：在數(shù)值上與對應(yīng)的十進(jìn)制 恰好相等位數(shù)n由N決定。B.二-十進(jìn)制碼（BCD碼） 固定4位二進(jìn)制編碼表示十進(jìn)制的0-9十個(gè)數(shù)碼。 由于4位二進(jìn)制碼可以表示24=16種信號，所以在表示0-9這十個(gè)數(shù)碼時(shí)就有不同的組合，即不同的編碼方式： 8421BCD碼 2421BCD碼 5421BCD碼 余3碼：8421BCD碼+0011第6頁/共48頁判斷及填空：判斷及填空：1.四位二進(jìn)制代碼有四位二進(jìn)制代碼有16種組合，表示種組合，表示0-9十個(gè)十進(jìn)

6、制數(shù)十個(gè)十進(jìn)制數(shù)時(shí)要去掉其中時(shí)要去掉其中6種。種。 2.二進(jìn)制數(shù)二進(jìn)制數(shù)1001和二進(jìn)制代碼和二進(jìn)制代碼1001都表示十進(jìn)制數(shù)都表示十進(jìn)制數(shù)9。3.二進(jìn)制代碼二進(jìn)制代碼1000和和1001都可以表示十進(jìn)制數(shù)都可以表示十進(jìn)制數(shù)9 。4.（1001 1101 1111 0001）B=（9DF1）H5. 10.10B=（ ）D6. 16D=（ ）8421=（ ）8421BCD7. FFH=（ ）B=（ ）O=（ ）D =（ ）8421BCD2.5100000001011011111111377255001001010101第7頁/共48頁2、基本邏輯運(yùn)算及表達(dá)方式 邏輯代數(shù)是研究數(shù)字邏輯電路的數(shù)學(xué)工

7、具。邏輯代數(shù)是按一定邏輯規(guī)律進(jìn)行運(yùn)算的代數(shù)，與普通代數(shù)一樣也是用字母表示變量，區(qū)別在于：1.變量值只有0和1，且只表示兩種對立的邏輯狀態(tài)，不表示數(shù)量的大小。2.表達(dá)方式：真值表-將輸入變量的各種可能取值和相應(yīng)函數(shù) 值排列在一起而組成的表格。 邏輯符號-規(guī)定的圖形符號。 邏輯函數(shù)表達(dá)式-L=f（A、B） 語句表、梯形圖等。第8頁/共48頁3.邏輯變量有原變量和反變量兩類，普通代數(shù)中沒有反變量。4.邏輯代數(shù)中的基本運(yùn)算有邏輯乘、邏輯加、邏輯非，而普通代數(shù)有加、減、乘、除四種運(yùn)算。第9頁/共48頁異或：異或：同或：同或：L=A B=BABABAL+=ABBA+常見邏輯運(yùn)算：P24基本邏輯運(yùn)算：與、或

8、、非基本邏輯運(yùn)算：與、或、非第10頁/共48頁3.邏輯關(guān)系表達(dá)方式間的轉(zhuǎn)換邏輯關(guān)系表達(dá)方式間的轉(zhuǎn)換：真值表真值表 表達(dá)式表達(dá)式 邏輯圖邏輯圖真值表 表達(dá)式：把真值表中函數(shù)值等于1的變量組合挑出來；變量組合中變量是1的寫成原變量，是0的寫成反變量；把組合中各個(gè)變量相乘，這樣對應(yīng)于函數(shù)值為1的每個(gè)變量組合就可以寫成一個(gè)乘積項(xiàng)，然后把這些就的得到相應(yīng)的邏輯表達(dá)式。表達(dá)式 真值表 邏輯運(yùn)算第11頁/共48頁4、邏輯函數(shù)的變換和化簡公式法公式法圖形法圖形法變換變換化簡化簡化簡：變量數(shù)在化簡：變量數(shù)在5以內(nèi)以內(nèi)與非與非-與非與非或非或非-或非或非第12頁/共48頁BABAAAABAABAAB吸收律隱含律：

9、CAABBCCAAB 注意公式的擴(kuò)展應(yīng)用如：注意公式的擴(kuò)展應(yīng)用如：BAABA+=+反演律（摩根定律）：BABABABA .常用公式：常用公式：公式法變換和化簡邏輯函數(shù)公式法變換和化簡邏輯函數(shù)第13頁/共48頁 邏輯函數(shù)的變換邏輯函數(shù)的變換 根據(jù)邏輯表達(dá)式，可以畫出相應(yīng)的邏輯圖，表達(dá)式的形根據(jù)邏輯表達(dá)式，可以畫出相應(yīng)的邏輯圖，表達(dá)式的形式?jīng)Q定門電路的個(gè)數(shù)和種類，因此實(shí)際中需要對表達(dá)式進(jìn)行式?jīng)Q定門電路的個(gè)數(shù)和種類，因此實(shí)際中需要對表達(dá)式進(jìn)行變換。變換。 常用的表達(dá)方式：常用的表達(dá)方式：與或、與非與或、與非-與非與非 常見變換：常見變換：與或與或 與非與非-與非與非 與或與或 或非或非-或非或非 方

10、法：方法： 與或表達(dá)式與或表達(dá)式摩根定律（摩根定律（ 用與非門實(shí)現(xiàn)）用與非門實(shí)現(xiàn)）與或表達(dá)式與或表達(dá)式或與表達(dá)式或與表達(dá)式摩根定律（用或非門實(shí)現(xiàn)）摩根定律（用或非門實(shí)現(xiàn)）第14頁/共48頁BABABAL&AB&AB1L用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn)BABABABABABALAB&BLA=1BAL第15頁/共48頁無反變量輸入BABALBBAABABABABBAAABBABAABBABAL&AB第16頁/共48頁邏輯函數(shù)的化簡邏輯函數(shù)的化簡邏輯函數(shù)化簡的意義：邏輯表達(dá)式越簡單，實(shí)現(xiàn)它邏輯函數(shù)化簡的意義：邏輯表達(dá)式越簡單，實(shí)現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。的電路越簡

11、單，電路工作越穩(wěn)定可靠。最簡與或表達(dá)式最簡與或表達(dá)式乘積項(xiàng)最少、并且每個(gè)乘積項(xiàng)中的變量也最少的與乘積項(xiàng)最少、并且每個(gè)乘積項(xiàng)中的變量也最少的與或表達(dá)式?；虮磉_(dá)式。第17頁/共48頁（1）卡諾圖：由最小項(xiàng)構(gòu)成的按相鄰性規(guī)律排列的方格圖。（2）卡諾圖化簡邏輯函數(shù)的依據(jù)：）卡諾圖化簡邏輯函數(shù)的依據(jù)：任何2n個(gè)標(biāo)1的相鄰最小項(xiàng)，可以合并為一項(xiàng)，并消去n個(gè)變量（消去互為反變量的因子，保留公因子）。 AB C000111100100110110CBACBAABCBCACBBC卡諾圖化簡邏輯函數(shù)卡諾圖化簡邏輯函數(shù)第18頁/共48頁（3）卡諾圖化簡邏輯函數(shù)的步驟：）卡諾圖化簡邏輯函數(shù)的步驟：1.用卡諾圖用卡諾圖

12、 表示邏輯函數(shù)。表示邏輯函數(shù)。2.合并最小項(xiàng)。合并最小項(xiàng)。 包含包含2n個(gè)方格：個(gè)方格：2、4、8 包圍的方格為矩形塊包圍的方格為矩形塊 包圍圈越大越好，越少越好包圍圈越大越好，越少越好 方格可以被重復(fù)包圍，但每個(gè)包圍圈內(nèi)必需有新的方格方格可以被重復(fù)包圍，但每個(gè)包圍圈內(nèi)必需有新的方格 所有的所有的1都要被包圍住都要被包圍住 充分考慮隨意項(xiàng)充分考慮隨意項(xiàng)3.合并后的最小項(xiàng)之和即為最簡與或表達(dá)式。合并后的最小項(xiàng)之和即為最簡與或表達(dá)式。P37 習(xí)題習(xí)題P64 習(xí)題習(xí)題第19頁/共48頁TTL和和CMOS邏輯門電路邏輯門電路邏輯功能邏輯功能性能特點(diǎn)性能特點(diǎn)工作速度工作速度帶負(fù)載能力帶負(fù)載能力灌電流負(fù)載

13、灌電流負(fù)載拉電流負(fù)載拉電流負(fù)載半導(dǎo)體器件的開關(guān)特性半導(dǎo)體器件的開關(guān)特性 二、組合邏輯電路1、邏輯門電路、邏輯門電路門電路負(fù)載電流計(jì)算參數(shù)：門電路負(fù)載電流計(jì)算參數(shù)：IOL、IOH、IIL、IIH第20頁/共48頁其他邏輯門電路：OC門、TSL門、TG門線與：靠線的連接實(shí)現(xiàn)線與：靠線的連接實(shí)現(xiàn)與與的邏輯功能。普通的邏輯功能。普通TTL輸出端不允許直接相連。輸出端不允許直接相連。CDABYYY21集電極開路門（OC門）第21頁/共48頁三態(tài)與非門（TSL門）電路的輸出有高阻態(tài)、高電平和低電平電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。種狀態(tài)。=0,1,EEABY第22頁/共48頁傳輸門TG：傳送模擬

14、信號的模擬開關(guān)正負(fù)邏輯問題 門電路多余輸入端的處理P122 習(xí)題習(xí)題3.第23頁/共48頁2、組合邏輯電路的分析和設(shè)計(jì)分析：已知邏輯電路，通過數(shù)字邏輯的方法，推斷電路的邏輯功能。邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式（最簡）與（最簡）與或表達(dá)式或表達(dá)式真值表真值表電路的邏電路的邏輯功能輯功能第24頁/共48頁設(shè)計(jì)：根據(jù)實(shí)際邏輯問題（控制要求），設(shè)計(jì)出滿足要求的最簡的邏輯電路圖。真值表真值表電路功電路功能描述能描述邏輯表達(dá)式邏輯表達(dá)式或卡諾圖或卡諾圖最簡與或最簡與或表達(dá)式表達(dá)式邏輯變換邏輯變換邏輯電路圖邏輯電路圖第25頁/共48頁3、常用組合邏輯功能器件實(shí)現(xiàn)編碼操作的電路稱為編碼器。編編碼碼器器N個(gè)需

15、編碼的信息個(gè)需編碼的信息n位二進(jìn)制碼（位二進(jìn)制碼（2nN）編碼器編碼器優(yōu)先編碼器優(yōu)先編碼器CD4532CD4532 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 第26頁/共48頁譯碼器譯碼器把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。譯譯碼碼器器n位二進(jìn)制碼位二進(jìn)制碼N個(gè)譯碼出的信息個(gè)譯碼出的信息N 2n二進(jìn)制譯碼器：二進(jìn)制譯碼器：74LS138（3/8譯碼器）譯碼器）二二-十進(jìn)制譯碼器：十進(jìn)制譯碼器：4/10線線顯示譯碼器：驅(qū)動(dòng)顯示器件如數(shù)碼管顯示譯碼器：驅(qū)動(dòng)顯示器件如數(shù)碼管共陰、共陽？共陰、共陽？應(yīng)用：實(shí)現(xiàn)

16、邏輯函數(shù)、作數(shù)據(jù)分配器應(yīng)用：實(shí)現(xiàn)邏輯函數(shù)、作數(shù)據(jù)分配器第27頁/共48頁數(shù)據(jù)選擇器數(shù)據(jù)選擇器按要求從多路輸入中選擇一路輸出。按要求從多路輸入中選擇一路輸出。D0D1D2D2n-1Yn位通道選擇信號位通道選擇信號數(shù)據(jù)選擇器數(shù)據(jù)選擇器例如例如74HC151D7YYE7474HC151151D6D5D4D3D2D1D0S2S1S0第28頁/共48頁用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換 0 1 0 0 1 1 0 1 L 74HC151 E S2 S1 S0 Y S2 S1 S0 第29頁/共48頁比較器算術(shù)運(yùn)算電路：加法器超

17、前進(jìn)位加法器超前進(jìn)位加法器第30頁/共48頁P(yáng)192 習(xí)題習(xí)題 習(xí)題習(xí)題第31頁/共48頁三、時(shí)序邏輯電路三、時(shí)序邏輯電路1、鎖存器和觸發(fā)器、鎖存器和觸發(fā)器觸發(fā)方式、邏輯功能觸發(fā)方式、邏輯功能觸發(fā)方式：觸發(fā)方式：電平觸發(fā)：電平觸發(fā)：對脈沖電平敏感對脈沖電平敏感(鎖存器鎖存器)脈沖觸發(fā)：脈沖觸發(fā)：對脈沖邊沿敏感對脈沖邊沿敏感(觸發(fā)器觸發(fā)器)第32頁/共48頁邏輯功能：邏輯功能：SR：Qn+1=S+RQn，其約束條件為：SR0JK： Qn+1=JQn+KQnD： Qn+1=DT： Qn+1=TQn+TQnT： Qn+1=Qn 鎖存器和觸發(fā)器的邏輯功能可以用特性方程、特性表（真值表）、激勵(lì)表（驅(qū)動(dòng)表

18、）、狀態(tài)圖和時(shí)序圖等方式來描述。其邏輯功能可以相互轉(zhuǎn)換。置0、置1和保持置0、置1、保持、翻轉(zhuǎn)置0、置1P238 習(xí)題習(xí)題第33頁/共48頁 時(shí)序電路邏輯功能的表示方法時(shí)序電路邏輯功能的表示方法時(shí)序電路的邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖、時(shí)序圖和邏輯圖6種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。1）邏輯方程組：）邏輯方程組：特性方程：描述觸發(fā)器邏輯功能的邏輯表達(dá)式。激勵(lì)方程：（驅(qū)動(dòng)方程）觸發(fā)器輸入信號的邏輯表達(dá)式。時(shí)鐘方程：控制時(shí)鐘CP的邏輯表達(dá)式。狀態(tài)方程：（次態(tài)方程）次態(tài)輸出的邏輯表達(dá)式。 激勵(lì)方程代入特性方程得狀態(tài)方程。輸出方程：輸出變量的邏輯表達(dá)式。2、時(shí)序

19、電路的分析和設(shè)計(jì)方法、時(shí)序電路的分析和設(shè)計(jì)方法第34頁/共48頁2）狀態(tài)（真值）表：）狀態(tài)（真值）表：表明輸出Y、次態(tài)Qn+1與輸入X、現(xiàn)態(tài)Qn邏輯關(guān)系的表格。3）狀態(tài)圖：）狀態(tài)圖：4）時(shí)序（波形）圖）時(shí)序（波形）圖表明狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖形。第35頁/共48頁 時(shí)序電路邏輯功能的分類時(shí)序電路邏輯功能的分類同步時(shí)序電路中，各個(gè)觸發(fā)器的時(shí)鐘脈沖相同，即電路中有一個(gè)統(tǒng)一的時(shí)鐘脈沖，每來一個(gè)時(shí)鐘脈沖，電路的狀態(tài)只改變一次。異步時(shí)序電路中，各個(gè)觸發(fā)器的時(shí)鐘脈沖不同，即電路中沒有統(tǒng)一的時(shí)鐘脈沖來控制電路狀態(tài)的變化，電路狀態(tài)改變時(shí)，電路中要更新狀態(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后，是異步進(jìn)行的。

20、在分析時(shí)必須注意，觸發(fā)器只有在其CP端的信號有效時(shí)，狀態(tài)才可能改變，否則狀態(tài)保持不變，因此必須確定各CP端是否有觸發(fā)信號作用。第36頁/共48頁 時(shí)序電路邏輯電路的分析方法時(shí)序電路邏輯電路的分析方法電路圖電路圖特性方程、特性方程、時(shí)鐘方程、時(shí)鐘方程、驅(qū)動(dòng)方程、驅(qū)動(dòng)方程、輸出方程。輸出方程。狀態(tài)方程狀態(tài)方程狀態(tài)圖狀態(tài)圖判斷電路判斷電路邏輯功能邏輯功能12354狀態(tài)表狀態(tài)表或或時(shí)序圖時(shí)序圖第37頁/共48頁時(shí)序電路邏輯電路的設(shè)計(jì)方法時(shí)序電路邏輯電路的設(shè)計(jì)方法設(shè)計(jì)設(shè)計(jì)要求要求原始狀原始狀態(tài)圖態(tài)圖最簡狀最簡狀態(tài)圖態(tài)圖畫電畫電路圖路圖檢查電檢查電路能否路能否自啟動(dòng)自啟動(dòng)1246列狀態(tài)真值表、列狀態(tài)真值表

21、、選觸發(fā)器，求時(shí)選觸發(fā)器，求時(shí)鐘、輸出、狀態(tài)、鐘、輸出、狀態(tài)、驅(qū)動(dòng)方程驅(qū)動(dòng)方程5狀態(tài)狀態(tài)分配分配3化簡存在無效狀態(tài)時(shí)存在無效狀態(tài)時(shí)第38頁/共48頁寄存器在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來構(gòu)成。按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類。基本寄存器只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、

22、并行輸出，十分靈活，用途也很廣。3、常用時(shí)序邏輯功能器件、常用時(shí)序邏輯功能器件第39頁/共48頁計(jì)數(shù)器在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。二進(jìn)制計(jì)數(shù)器、非二進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器、減法計(jì)數(shù)器、可逆計(jì)數(shù)器同步計(jì)數(shù)器、異步計(jì)數(shù)器按按CP脈沖輸入方式：脈沖輸入方式：按計(jì)數(shù)規(guī)律：按計(jì)數(shù)規(guī)律：按計(jì)數(shù)的進(jìn)制：按計(jì)數(shù)的進(jìn)制：第40頁/共48頁集成計(jì)數(shù)器集成計(jì)數(shù)器1.集成計(jì)數(shù)器：74161、743902.集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器CP脈沖引入方式：同步、異步計(jì)數(shù)模式：清零方式：異步、同步預(yù)置數(shù)方式：異步、同步P319 習(xí)題習(xí)題 習(xí)題習(xí)題第41頁/共48頁四、存儲(chǔ)器和可編程邏輯器件四、存儲(chǔ)器和可編程邏輯器件用來存放數(shù)據(jù)、資料、程序等二進(jìn)制信息的器件。存取速度：反映存儲(chǔ)器的工作速度。存儲(chǔ)容量：字?jǐn)?shù)位數(shù)（字位）1024=1K 1024K=1M 1024M=1G存儲(chǔ)器半導(dǎo)體存儲(chǔ)器的功能及分類。ROM、 PROM、 EPROM的電路結(jié)構(gòu)及工作原理，理解與陣列(譯碼器)和或陣列(存儲(chǔ)陣列)的原理及用存儲(chǔ)器實(shí)現(xiàn)組合函數(shù)的方法。第42頁/共48頁存儲(chǔ)矩陣地址譯碼器讀/寫控制