計(jì)算機(jī)組成原理第二版課后答案,

1、1.什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要?解：P3計(jì)算機(jī)系統(tǒng)一一計(jì)算機(jī)硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體。計(jì)算機(jī)硬件一一計(jì)算機(jī)的物理實(shí)體。計(jì)算機(jī)軟件一一計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。I硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。I.呎/5. 馮？諾依曼計(jì)算機(jī)的特點(diǎn)是什么？ I I-7-/ /f 尹 /解：馮氏計(jì)算機(jī)的特點(diǎn)是：P9I F i f I>*" I / / «!?由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸岀設(shè)備五大部件組成；?指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲(chǔ)器中；?指令由操作碼、地址碼兩大部分組成；廠i

2、"l /?指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取岀執(zhí)行；?以運(yùn)算器為中心（原始馮氏機(jī)）。7.解釋下列概念：主機(jī)、CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長、存儲(chǔ)容量、機(jī)器字長、指令字長。解：P10主機(jī)一一是計(jì)算機(jī)硬件的主體部分，由CPU+MM （主存或內(nèi)存）組成；IICPU中央處理器（機(jī)），是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器+控制器組成；（早期的運(yùn)、控不在同一芯片上）主存一一計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存??；由存儲(chǔ)體、各種邏輯部件及控 制電路組成。存儲(chǔ)單元一一可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位；存儲(chǔ)元件一

3、一存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存??；存儲(chǔ)字一一一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位；存儲(chǔ)字長一一一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)；存儲(chǔ)容量 存儲(chǔ)器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）僅供個(gè)人學(xué)習(xí)參考機(jī)器字長 CPU能同時(shí)處理的數(shù)據(jù)位數(shù)；指令字長一一一條指令的二進(jìn)制代碼位數(shù)；講評(píng)：一種不確切的答法：CPU與MM合稱主機(jī)；運(yùn)算器與控制器合稱 CPU。這兩個(gè)概念應(yīng)從結(jié)構(gòu)角度解釋較確切。8.解釋下列英文縮寫的中文含義：ICPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPSz&#

4、39;川I ./ /八解：全面的回答應(yīng)分英文全稱、中文名、中文解釋三部分。,I 1CPUCentralProcessingUnit，中央處理機(jī)（器），見 7 題；PCProgramcounter，程序計(jì)數(shù)器，存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址的計(jì)數(shù)器；IRInstructionRegister ，指令寄存器，存放當(dāng)前正在執(zhí)行的指令的寄存器； II I .1 I #CUControlUnit，控制單元（部件），控制器中產(chǎn)生微操作命令序列的部件，為控制器的核心部件；ALUArithmeticLogicUnit，算術(shù)邏輯運(yùn)算單元，運(yùn)算器中完成算術(shù)邏輯運(yùn)算的邏輯部件；ACCAcc

5、umulator，累加器，運(yùn)算器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放運(yùn)算結(jié)果的寄存器；MQMultiplier-QuotientRegister ，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。X此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù); Kf、 i . I iMARMemoryAddressRegister，存儲(chǔ)器地址寄存器，內(nèi)存中用來存放欲訪問存儲(chǔ)單元地址的寄存器；MDRMemoryDataRegister，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，主存中用來存放從某單元讀出、或?qū)懭肽炒鎯?chǔ)單元數(shù)據(jù)的寄存器；I/OInput/Outputeq

6、uipment ，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送；MIPSMillionInstructionPerSecond ，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位；10. 指令和數(shù)據(jù)都存于存儲(chǔ)器中，計(jì)算機(jī)如何區(qū)分它們？解：計(jì)算機(jī)硬件主要通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取岀的既為指令，執(zhí)行周期（或相應(yīng)微 程序）取岀的既為數(shù)據(jù)。另外也可通過地址來源區(qū)分，從PC指出的存儲(chǔ)單元取出的是指令，由指令地址碼部分提供操作數(shù)地址。問題討論：X由控制器分析是指令還是數(shù)據(jù)；數(shù)據(jù)進(jìn)控制器？X指令由指令寄存器存?。恢噶罴拇嫫饔锌?/p>

7、制功能？X指令和數(shù)據(jù)的格式不一樣；指令由操作碼和地址碼組成）兩者的二進(jìn)制代碼形式不一樣？X指令順序存放，而數(shù)據(jù)不是；數(shù)據(jù)為什么不能順序存放？XMAR放地址，MDR放數(shù)據(jù)；取指時(shí)MDR中也是數(shù)據(jù)？X存取數(shù)據(jù)和存取指令的操作在機(jī)器中完全一樣；無法區(qū)分？X指令和數(shù)據(jù)的地址不一樣；某一存儲(chǔ)單元只能放數(shù)據(jù)（或指令）？ II I . / /X指令放在 ROM中，數(shù)據(jù)放在 RAM中；用戶程序放在哪？第三章1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)?解：總線是多個(gè)部件共享的傳輸部件。 i 丨 I總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。為了減輕總線

8、負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。講評(píng)：圍繞為減輕總線負(fù)載”的幾種說法：X應(yīng)對(duì)設(shè)備按速率進(jìn)行分類，各類設(shè)備掛在與自身速率相匹配的總線上；X應(yīng)采用多總線結(jié)構(gòu)；X總線上只連接計(jì)算機(jī)的五大部件；X總線上的部件應(yīng)為低功耗部件。上述措施都無法從根上（工程上）解決問題，且增加了許多不必要（或不可能）的限制僅供個(gè)人學(xué)習(xí)參考X總線上的部件應(yīng)具備機(jī)械特性、電器特性、功能特性、時(shí)間特性；這是不言而喻的。4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏 感？解：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題；常見的集中式總

9、線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過 程較復(fù)雜；獨(dú)立請(qǐng)求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。x' d I / 八5. 解釋下列概念：總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。解：I !l.Z-r |_'f -I - - _總線的主設(shè)備（主模塊）一一指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）一一指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)

10、來的命令；II -4總線的傳輸周期一一總線完成一次完整而可靠的傳輸所需時(shí)間；總線的通信控制一一指總線傳送過程中雙方的時(shí)間配合方式。6. 試比較同步通信和異步通信。解：同步通信一一由統(tǒng)一時(shí)鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。 適合于速度差別不大的場合； 丨 I異步通信一一不由統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速 度差異較大時(shí)，有利于提高總線工作效率。I-.卜8. 為什么說半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？解：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信

11、那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。10.為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plugandplay ?哪些總線有這一特點(diǎn)？解：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；plugandplay 即插即用，EISA、PCI等具有此功能。11. 畫一個(gè)具有雙向傳輸功能的總線邏輯圖。解：此題實(shí)際上是要求設(shè)計(jì)一個(gè)雙向總線收發(fā)器，設(shè)計(jì)要素為三態(tài)、雙向、使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線收發(fā)器芯片內(nèi)部電路。邏輯圖如下：(n位)幾種錯(cuò)誤的設(shè)計(jì)：幾種錯(cuò)誤的設(shè)計(jì)：12. 設(shè)數(shù)據(jù)總線上接有 A、B、

12、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：(1) 設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)Dt A、DtB和DtC寄存器間的傳送；-片 .y / 八(2) 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：j i / - -'/ /TO時(shí)刻完成Dt總線；T1時(shí)刻完成總線t A;T2時(shí)刻完成At總線；T3時(shí)刻完成總線t BoI I . 1 # / ./解：(1 )采用三態(tài)輸出的 D型寄存器74LS374做A、B、C、D四個(gè)寄存器，其輸出可直接掛總線。A、B、C三個(gè)寄存器的輸入采用同一脈沖打入。注意-0E為電平控制，與打入脈沖間的時(shí)間配合關(guān)系為：現(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示：(2)寄存器設(shè)置

13、同(1),由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖， 鎖存器采用74LS373 (電平使能輸入)< 節(jié)拍、脈沖配合關(guān)系如下：節(jié)拍、脈沖分配邏輯如下：I. ,V - l節(jié)拍、脈沖時(shí)序圖如下：以8位總線為例，電路設(shè)計(jì)如下：(圖中，A、B、C、D四個(gè)寄存器與數(shù)據(jù)總線的連接方法同上°)幾種錯(cuò)誤的設(shè)計(jì)：(1)幾種錯(cuò)誤的設(shè)計(jì)：(1)幾種錯(cuò)誤的設(shè)計(jì)：(2) 幾種錯(cuò)誤的設(shè)計(jì)：（2）幾種錯(cuò)誤的設(shè)計(jì)：第四章3. 存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在Cache 主存和主存一輔存這兩個(gè)存儲(chǔ)層次上。Cache 主存

14、層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。主存一輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于 主存。j j / - - '/ /綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存一輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部份通過軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大

15、得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來說都是透明的。I I .1 I #4. 說明存取周期和存取時(shí)間的區(qū)別。解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的 恢復(fù)時(shí)間。即：存取周期=存取時(shí)間+恢復(fù)時(shí)間5. 什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲(chǔ)器的帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)岀信息的最大數(shù)量。存儲(chǔ)器帶寬=1/200ns X 32位L .卜、=1

16、60M 位/ 秒=20MB/S=5M 字/秒注意字長（32位）不是16位。（注：本題的兆單位來自時(shí)間 =106 ）6. 某機(jī)字長為32位，其存儲(chǔ)容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫岀主存字地址和字節(jié)地址的分 配情況。解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64KB，則：按字尋址范圍=64KX 8/32=16K字按字節(jié)編址時(shí)的主存地址分配圖如下：討論:1、 一個(gè)存儲(chǔ)器不可能有兩套地址，注意字長32位，不是16位，不能按2字節(jié)編址；2、本題與IBM370、PDP-11機(jī)無關(guān)；3、按字尋址時(shí)，地址仍為 16位；'（:地址14位，單元16K個(gè)，按字編址4

17、K空間。）4、字尋址的單位為字，不是 B。5、 按字編址的地址范圍為 016K-1，空間為16K字；按字節(jié)編址的地址范圍為064K-1，空間為64KB。不能混淆;6、畫存儲(chǔ)空間分配圖時(shí)要畫出上限。I7、一個(gè)容量為16K X32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？1K X4 位, 2KX8 位, 4KX4 位, 16K X1 位, 4KX8 位, 8K X8 位I _/,1 y解：I ,z I地址線和數(shù)據(jù)線的總和 =14+32=46 根；各需要的片數(shù)為：1K X4: 16K X32/1K >4=16 X8=128 片 II I . 1 #

18、 / ./2K X8 : 16K X32/2K X=8 X4=32 片4K X4: 16K X32/4K >4=4 X8=32 片16K X1 : 16K X32/16K X=32 片4K X8 : 16K X32/4K X=4 X4=16 片8K X8 : 16K X32/8K X=2 X4=8 片，. 丨.討論：地址線根數(shù)與容量為 2的冪的關(guān)系，在此為 214 , 14根；:32=25 , 5根）數(shù)據(jù)線根數(shù)與字長位數(shù)相等，在此為32根。（不是2的冪的關(guān)系。9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。解：刷新一一對(duì)DRAM定期進(jìn)行的全部重寫過程；刷新原因一一因電容泄漏而引起的

19、DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種一一集中式、分散式、異步式。集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新；分散式：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無CPU訪存死時(shí)間；異步式：是集中式和分散式的折衷。討論：1、刷新與再生的比較:共同點(diǎn)：?動(dòng)作機(jī)制一樣。都是利用 DRAM存儲(chǔ)元破壞性讀操作時(shí)的重寫過程實(shí)現(xiàn)；?操作性質(zhì)一樣。都是屬于重寫操作。區(qū)別： 、/S I?解決的問題不一樣。再生主要解決DRAM存儲(chǔ)元破壞性讀岀時(shí)的信息重寫問題；刷新主要解決長時(shí)間不訪存時(shí)的信息衰減問題。x' I / /?操作的時(shí)間不一樣。再生緊跟在讀操作之后

20、，時(shí)間上是隨機(jī)進(jìn)行的；刷新以最大間隔時(shí)間為周期定時(shí)重復(fù)進(jìn)行。:, Ijfh?動(dòng)作單位不一樣。再生以存儲(chǔ)單元為單位，每次僅重寫剛被讀岀的一個(gè)字的所有位；刷新以行為單位，每次重寫整個(gè)存儲(chǔ)器所有芯片內(nèi)部存儲(chǔ)矩陣的同一行。J J /?芯片內(nèi)部I/O操作不一樣。讀岀再生時(shí)芯片數(shù)據(jù)引腳上有讀岀數(shù)據(jù)輸岀；刷新時(shí)由于CAS信號(hào)無效，芯片數(shù)據(jù)引腳上無讀岀數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。»I F"-"2、CPU訪存周期與存取周期的區(qū)別：p I1 I g/CPU訪存周期是從CPU 一邊看到的存儲(chǔ)器工作周期，他不一定是真正的存儲(chǔ)

21、器工作周期；存取周期是存儲(chǔ)器速度指標(biāo)之一，它反 映了存儲(chǔ)器真正的工作周期時(shí)間。3、分散刷新是在讀寫周期之后插入一個(gè)刷新周期，而不是在讀寫周期內(nèi)插入一個(gè)刷新周期，但此時(shí)讀寫周期和刷新周期合起來構(gòu)成CPU訪存周期。4、刷新定時(shí)方式有3種而不是2種，一定不要忘了最重要、性能最好的異步刷新方式。.' I、-& J ' IX" x I: |10. 半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種？解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。I. ,V - l線選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡單，費(fèi)器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉

22、點(diǎn)即為所選單元。這種方法通過行、列譯碼信號(hào)的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。11. 畫出用1024 M位的存儲(chǔ)芯片組成一個(gè)容量為 64K X8位的存儲(chǔ)器邏輯框圖。要求將64K分成4個(gè)頁面，每個(gè)頁面分16組，指岀共需多少片存儲(chǔ)芯片。解：設(shè)采用SRAM芯片，總片數(shù)=64KX 8位/1024 X4位=64 X2=128 片題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁面、組三級(jí)，因此畫圖時(shí)也應(yīng)分三級(jí)畫。首先應(yīng)確定各級(jí)的容量：頁面容量=總?cè)萘?頁面數(shù) =64K X8 位/4=16K X8 位；組容量=頁面容量/組數(shù)=16K X8 位/16=1K X3 位；組內(nèi)片數(shù)=

23、組容量/片容量=1K X8 位/1K X4 位=2 片；地址分配：4 I頁面邏輯框圖：（字?jǐn)U展） z'沖I” /八存儲(chǔ)器邏輯框圖：（字?jǐn)U展）I -.' . I F討論：I "（.J Jr - |頁選地址取 A11、A10，頁內(nèi)片選取 A15A12 ；'（頁內(nèi)組地址不連貫？）不分級(jí)畫；問題： iI I . 1 # / ./1、不合題意；2、芯片太多難畫；3、無頁譯碼，6： 64譯碼選組。'頁選直接聯(lián)到芯片；問題：1、SRAM 一般只一個(gè)片選端； I I2、譯碼輸岀負(fù)載能力需考慮。附加門電路組合2級(jí)譯碼信號(hào)；（應(yīng)利用譯碼器使能端輸入高一級(jí)的譯碼選通信號(hào)）不

24、設(shè)組選，頁選同時(shí)選 8組（16組），并行存??？ 組譯碼無頁選輸入；'片芯片合為一體畫；文字?jǐn)⑹龃娈媹D；地址線、數(shù)據(jù)線不標(biāo)信號(hào)名及信號(hào)序號(hào)。12. 設(shè)有一個(gè)64K X位的RAM芯片，試問該芯片共有多少個(gè)基本單元電路（簡稱存儲(chǔ)基元）？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基 元的芯片，要求對(duì)芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。解: 存儲(chǔ)基元總數(shù)=64KX 8位=512K 位=219 位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成 2的冪的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，

25、則片容量為：2axb=219 ; b=219-a ;若 a=19，b=1，總和=19+1=20 ;a=18，b=2，總和=18+2=20 ;a=17，b=4，總和=17+4=21;yy II /，-ya=16，b=8，總和=16+8=24 ;i y /.F Z jT 蘆 T由上可看岀：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按2的冪變化。I lz :/ I結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根,數(shù)據(jù)線=2根。采用字、位擴(kuò)展技術(shù)設(shè)計(jì)；«| F- I13. 某8位微型機(jī)地址碼為18位，若使用4KX

26、4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問：(1 )該機(jī)所允許的最大主存空間是多少？(2 )若每個(gè)模塊板為32KX 8位，共需幾個(gè)模塊板？(3) 每個(gè)模塊板內(nèi)共有幾片 RAM芯片？(4) 共有多少片 RAM?-',<.n . X -.X j Ix I: |(5) CPU如何選擇各模塊板？解：I. ,V - l(1) 218=256K，則該機(jī)所允許的最大主存空間是256KX 8位(或256KB);(2) 模塊板總數(shù)=256KX 8/32KX 8=8塊；(3) 板內(nèi)片數(shù)=32KX 8位/4KX 4位=8 X2=16 片；(4) 總片數(shù)=16片X8=128片；(5) CPU通過最高3

27、位地址譯碼選板，次高 3位地址譯碼選片。地址格式分配如下：討論：僅供個(gè)人學(xué)習(xí)參考不對(duì)板譯碼、片譯碼分配具體地址位;板內(nèi)片選設(shè)4位地址；不設(shè)板選，8個(gè)板同時(shí)工作，總線分時(shí)傳送；8位芯片；板通過3 : 8譯碼器組成256K '14. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ （低電平有效）作訪存控制信號(hào)，R/-W作讀寫命令信號(hào)（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片：ROM （2K X8位，4K M位，8K X8位），RAM （1K X4位，2K X8位，4K X8位），及74138譯碼器和其他門電路（門電路自定）。 試從上述規(guī)格中選用合適芯片，畫岀CPU和存儲(chǔ)芯片的連接圖

28、。要求：（1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)；（2）指岀選用的存儲(chǔ)芯片類型及數(shù)量；（3）詳細(xì)畫岀片選邏輯。j j / - - '/ /解：'f -1 -（1）地址空間分配圖：（2）選片：ROM : 4KX4 位：2 片；»I F'RAM: 4KX8 位：3 片；1 I #（3）CPU和存儲(chǔ)器連接邏輯圖及片選邏輯：討論：1）選片：當(dāng)采用字?jǐn)U展和位擴(kuò)展所用芯片一樣多時(shí)，選位擴(kuò)展。理由：字?jǐn)U展需設(shè)計(jì)片選譯碼，較麻煩，而位擴(kuò)展只需將數(shù)據(jù)線按位引岀即可。/ 汽 I本題如選用2KX 8ROM，片選要采用二級(jí)譯碼，實(shí)現(xiàn)較麻煩。 Q I I當(dāng)

29、需要RAM、ROM等多種芯片混用時(shí)，應(yīng)盡量選容量等外特性較為一致的芯片，以便于簡化連線。2 ）應(yīng)盡可能的避免使用二級(jí)譯碼，以使設(shè)計(jì)簡練。但要注意在需要二級(jí)譯碼時(shí)如果不使用，會(huì)使選片產(chǎn)生二義性。3）片選譯碼器的各輸岀所選的存儲(chǔ)區(qū)域是一樣大的，因此所選芯片的字容量應(yīng)一致，如不一致時(shí)就要考慮二級(jí)譯碼。另外如把片 選譯碼輸岀或”起來使用也是不合理的。4 ）其它常見錯(cuò)誤：138的C輸入端接地；（相當(dāng)于把 138當(dāng)2-4譯碼器用，不合理）'EPROI的 PD 端接地；（PD為功率下降控制端，當(dāng)輸入為高時(shí)，進(jìn)入功率下降狀態(tài)。因此PD端的合理接法是與片選端-CS并聯(lián)。）'ROM!讀/寫控制線-

30、WE ；（ROM無讀/寫控制端）僅供個(gè)人學(xué)習(xí)參考15. CPU假設(shè)同上題，現(xiàn)有 8片8K X8位的RAM芯片與CPU相連，試回答：（1 ）用74138譯碼器畫出CPU與存儲(chǔ)芯片的連接圖；（2）寫出每片RAM的地址范圍；（3） 如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以AOOOH為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。（4）根據(jù)（1 ）的連接圖，若岀現(xiàn)地址線 A13與CPU斷線，并搭接到高電平上，將岀現(xiàn)什么后果？解：（1）CPU與存儲(chǔ)器芯片連接邏輯圖：（2）地址空間分配圖：I（3） 如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以AOOOH為起始地址的存儲(chǔ)芯片（第5片）都有與其相同的

31、數(shù)據(jù)，則根本的故 障原因?yàn)椋涸摯鎯?chǔ)芯片的片選輸入端很可能總是處于低電平。可能的情況有：1 ）該片的-CS端與-WE端錯(cuò)連或短路；I E I2）該片的-CS端與CPU的-MREQ端錯(cuò)連或短路；J J /3）該片的-CS端與地線錯(cuò)連或短路；在此，假設(shè)芯片與譯碼器本身都是好的。»I F-（4） 如果地址線A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“1的情況。此時(shí)存儲(chǔ)器只能尋址 A13=1的地址空間（奇 數(shù)片），A13=O的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問不到。若對(duì)A13=O的地址空間（偶數(shù)片）進(jìn)行訪問，只能錯(cuò)誤地訪問到 A13=1的對(duì)應(yīng)空間（奇數(shù)片）中去。17. 某機(jī)字長1

32、6位，常規(guī)的存儲(chǔ)空間為 64K字，若想不改用其他高速的存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。解：若想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術(shù)，圖示如下：Ix I: |8體交叉訪問時(shí)序：18. 什么是程序訪問的局部性”存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問的局部性原理？I. .V- '解：程序運(yùn)行的局部性原理指：在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大（大約5:1）。存儲(chǔ)系統(tǒng)中Cache 主存層次采用了程序訪問的局部性原理。2O.

33、Cache做在CPU芯片內(nèi)有什么好處？將指令 Cache和數(shù)據(jù)Cache分開又有什么好處？答：Cache做在CPU芯片內(nèi)主要有下面幾個(gè)好處：1） 可提高外部總線的利用率。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問Cache時(shí)不必占用外部總線；2） Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率；3 ）可提高存取速度。因?yàn)?Cache與CPU之間的數(shù)據(jù)通路大大縮短，故存取速度得以提高；將指令Cache和數(shù)據(jù)Cache分開有如下好處：1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成；2）指令Cache可用ROM實(shí)現(xiàn)，以提高指

34、令存取的可靠性；3）數(shù)據(jù)Cache對(duì)不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例 32位），也可支持浮點(diǎn)數(shù)據(jù)（如 64位）。補(bǔ)充討論：Cache結(jié)構(gòu)改進(jìn)的第三個(gè)措施是分級(jí)實(shí)現(xiàn)，如二級(jí)緩存結(jié)構(gòu)，即在片內(nèi)Cache（ L1）和主存之間再設(shè)一個(gè)片外Cache（ L2），片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)岀速度（主 存一L2L1 ）。21. 設(shè)某機(jī)主存容量為 4MB，Cache容量為16KB，每字塊有8個(gè)字，每字32位，設(shè)計(jì)一個(gè)四路組相聯(lián)映象（即Cache每組內(nèi)共有4個(gè)字塊）的Cache組織，要求：（1）畫岀主存地址字段中各段的

35、位數(shù)；.Ijf'（2） 設(shè)Cache的初態(tài)為空，CPU依次從主存第0、1、299號(hào)單元讀出100個(gè)字（主存一次讀出一個(gè)字），并重復(fù)按此次序讀 8次，問命中率是多少？ - _ _ >, I y I ,（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度提高多少倍？答："I f'（1）由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：87232（2） 由于題意中給岀的字地址是連續(xù)的，故（ 1）中地址格式的最低 2位不參加字的讀岀操作。當(dāng)主存讀 0號(hào)字單元時(shí)，將主存0 號(hào)字塊（07 ）調(diào)入Cache （0組x號(hào)塊），主存讀 8號(hào)字單元時(shí)，將

36、 1號(hào)塊（815 ）調(diào)入Cache （1組x號(hào)塊）主存讀96號(hào) 單元時(shí)，將12號(hào)塊（96103 ）調(diào)入Cache （12組x號(hào)塊）。?共需調(diào)100/813次，就把主存中的100個(gè)數(shù)調(diào)入Cache。除讀第1遍時(shí)CPU需訪問主存13次外，以后重復(fù)讀時(shí)不需再訪問主存。 則在800個(gè)讀操作中：I. 春訪 Cache 次數(shù)=（100-13 ） +700=787 次?0.98?Cache 命中率=787/80098%（3）設(shè)無Cache時(shí)訪主存需時(shí)800T （T為主存周期），加入 Cache后需時(shí)：（131.167+13 ） T?T/6+13T' 787144.167T?5.55 倍？則：800T

37、/144.167T有Cache和無Cache相比，速度提高 4.55倍左右。23. 畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串1011001的寫入電流波形圖。解:24. 以寫入10010110為例，比較調(diào)頻制和改進(jìn)調(diào)頻制的寫電流波形圖。解：寫電流波形圖如下：比較：1) FM和MFM寫電流在位周期中心處的變化規(guī)則相同；2) MFM制除連續(xù)一串“ 0”兩個(gè)0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化；3) FM制記錄一位二進(jìn)制代碼最多兩次磁翻轉(zhuǎn)，MFM制記錄一位二進(jìn)制代碼最多一次磁翻轉(zhuǎn)，因此MFM制的記錄密度可提高一倍。上圖中示出了在 MFM制時(shí)位周期時(shí)間縮短一倍的情況。由圖可

38、知，當(dāng)MFM制記錄密度提高一倍時(shí)，其寫電流頻率與FM制的寫電流頻率相當(dāng)；4) 由于MFM制并不是每個(gè)位周期都有電流變化，故自同步脈沖的分離需依據(jù)相鄰兩個(gè)位周期的讀出信息產(chǎn)生，自同步技術(shù)比FM 制復(fù)雜得多。.Ijf'25. 畫出調(diào)相制記錄 01100010的驅(qū)動(dòng)電流、記錄磁通、感應(yīng)電勢、同步脈沖及讀出代碼等幾種波形。I "(.JJr-"''解：注意：1 )畫波形圖時(shí)應(yīng)嚴(yán)格對(duì)準(zhǔn)各種信號(hào)的時(shí)間關(guān)系。 II I .2 )讀岀感應(yīng)信號(hào)不是方波而是與磁翻轉(zhuǎn)邊沿對(duì)應(yīng)的尖脈沖；3) 同步脈沖的岀現(xiàn)時(shí)間應(yīng)能 包裹”要選的讀岀感應(yīng)信號(hào)，才能保證選通有效的讀岀數(shù)據(jù)信號(hào)，并

39、屏蔽掉無用的感應(yīng)信號(hào)。4) 最后讀岀的數(shù)據(jù)代碼應(yīng)與寫入代碼一致。26. 磁盤組有六片磁盤，每片有兩個(gè)記錄面，存儲(chǔ)區(qū)域內(nèi)徑22厘米，外徑33厘米，道密度為40道/厘米，內(nèi)層密度為400位/厘米， 轉(zhuǎn)速2400轉(zhuǎn)/分，問：IX" x I: |(1 )共有多少存儲(chǔ)面可用？(2) 共有多少柱面？I. ,V - l(3) 盤組總存儲(chǔ)容量是多少？(4) 數(shù)據(jù)傳輸率是多少？解：(1) 若去掉兩個(gè)保護(hù)面，則共有： 6 X2-2=10個(gè)存儲(chǔ)面可用；(2) 有效存儲(chǔ)區(qū)域=(33-22 ) /2=5.5cm柱面數(shù)=40道/cmx 5.5=220道僅供個(gè)人學(xué)習(xí)參考=p （3）內(nèi)層道周長=2269.08cm道

40、容量=400 位/cmx 69.08cm=3454B面容量=3454BX 220道=759 , 880B盤組總?cè)萘?759 , 880BX 10面=7 , 598, 800B（4）轉(zhuǎn)速=2400轉(zhuǎn)/60秒I=40轉(zhuǎn)/秒z A f / / 八數(shù)據(jù)傳輸率=3454取40轉(zhuǎn)/秒I . I y=138，160B/S注意：I < f J' if I1）計(jì)算盤組容量時(shí)一般應(yīng)去掉上、下保護(hù)面；的精度選取不同將引起答案不同，一般取兩位小數(shù)；p2）盤組總磁道數(shù)（=一個(gè)盤面上的磁道數(shù)）13）柱面數(shù)4）數(shù)據(jù)傳輸率與盤面數(shù)無關(guān)；5）數(shù)據(jù)傳輸率的單位時(shí)間是秒，不是分。27. 某磁盤存儲(chǔ)器轉(zhuǎn)速為 3000轉(zhuǎn)

41、/分，共有4個(gè)記錄盤面，每毫米 5道，每道記錄信息12288字節(jié)，最小磁道直徑為 230mm，共有275道，求：,<.n. X -,.X j >x I: |（1）磁盤存儲(chǔ)器的存儲(chǔ)容量；（2）最高位密度（最小磁道的位密度）和最低位密度；I. ,V - l（3）磁盤數(shù)據(jù)傳輸率；（4）平均等待時(shí)間。解：（1 ）存儲(chǔ)容量=275 道 X12288B/ 道 X4 面=13516800B（2）最高位密度=p12288B/230=17B/mm=136 位 /mm （向下取整）最大磁道直徑 =230mm+275 道 /5 道 X2僅供個(gè)人學(xué)習(xí)參考=230mm+110mm=340mm p最低位密度=

42、12288B/340=11B/mm=92 位/mm （向下取整）（3 ）磁盤數(shù)據(jù)傳輸率=12288B X3000 轉(zhuǎn)/ 分=12288B X50 轉(zhuǎn)/ 秒=614400B/S（4）平均等待時(shí)間=1/50/2=10ms討論：S I1、本題給岀的道容量單位為字節(jié)，/川I / /八因此算出的存儲(chǔ)容量單位也是字節(jié)，而不是位；I =.' . I *2、 由此算出的位密度單位最終應(yīng)轉(zhuǎn)換成bpm（位/毫米）；3、平均等待時(shí)間是磁盤轉(zhuǎn)半圈的時(shí)間，與容量無關(guān)。第五章1.1/0有哪些編址方式？各有何特點(diǎn)？I I .1 I #解：常用的I/O編址方式有兩種：I/O與內(nèi)存統(tǒng)一編址和I/O獨(dú)立編址；特點(diǎn)：I/O

43、與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元地址完全一樣的格式， I/O設(shè)備和主存占用同一個(gè)地址空間，CPU可像訪問主存一樣訪問I/O設(shè)備，不需要安排專門的I/O指令。I/O獨(dú)立編址方式時(shí)機(jī)器為I/O設(shè)備專門安排一套完全不同于主存地址格式的地址編碼，此時(shí)I/O地址與主存地址是兩個(gè)獨(dú)立的空間，CPU需要通過專門的I/O指令來訪問I/O地址空間。I討論：I/O編址方式的意義：I/O編址方式的選擇主要影響到指令系統(tǒng)設(shè)計(jì)時(shí)I/O指令的安排，因此描述其特點(diǎn)時(shí)一定要說明此種I/O編址方式對(duì)應(yīng)的I/O指令設(shè)置情況。'I/O內(nèi)存統(tǒng)一編址方式將I/O地址看成是存儲(chǔ)地址的一部分，占用主存空間；問題：確切地

44、講，I/O與內(nèi)存統(tǒng)一編址的空間為總線空間， I/O所占用的是內(nèi)存的擴(kuò)展空間。I/O獨(dú)立編址方式有明顯的I/O地址標(biāo)識(shí)，而I/O與內(nèi)存統(tǒng)一的編址方式?jīng)]有；問題：無論哪種編址方式，I/O地址都是由相應(yīng)的指令提供的，而地址本身并沒有特殊的標(biāo)識(shí)。2. 簡要說明CPU與I/O之間傳遞信息可采用哪幾種聯(lián)絡(luò)方式？它們分別用于什么場合？答：CPU與I/O之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制（立即響應(yīng)）、同步、異步。適用場合分別為：直接控制適用于結(jié)構(gòu)極簡單、速度極慢的I/O設(shè)備，CPU直接控制外設(shè)處于某種狀態(tài)而無須聯(lián)絡(luò)信號(hào)。同步方式采用統(tǒng)一的時(shí)標(biāo)進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差不大，近距離傳送的場合。僅

45、供個(gè)人學(xué)習(xí)參考異步方式采用應(yīng)答機(jī)制進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差較大、遠(yuǎn)距離傳送的場合。討論：注意I/O交換方式、I/O傳送分類方式與I/O聯(lián)絡(luò)方式的區(qū)別：串行、并行I/O傳送方式常用于描述I/O傳送寬度的類型；I/O交換方式主要討論傳送過程的控制方法；I/O聯(lián)絡(luò)方式主要解決傳送時(shí) CPU與I/O之間如何取得通信聯(lián)系以建立起操作上的同步配合關(guān)系。'同步方式適用于CPU與I/O工作速度完全同步的場合。問題：I/O要達(dá)到與CPU工作速度完全同步一般是不可能的。同步方式的實(shí)質(zhì)是 就慢不就快”，如采用同步方式一般 CPU達(dá)不到滿負(fù)荷工作。I6.字符顯示器的接口電路中配有緩沖存儲(chǔ)器和只讀存

46、儲(chǔ)器，各有何作用？解：顯示緩沖存儲(chǔ)器的作用是支持屏幕掃描時(shí)的反復(fù)刷新；只讀存儲(chǔ)器作為字符發(fā)生器使用，他起著將字符的ASCII碼轉(zhuǎn)換為字形點(diǎn)陣信息的作用。j j / - - '/ /8.某計(jì)算機(jī)的I/O設(shè)備采用異步串行傳送方式傳送字符信息。字符信息的格式為一位起始位、七位數(shù)據(jù)位、一位校驗(yàn)位和一位停止 位。若要求每秒鐘傳送 480個(gè)字符，那么該設(shè)備的數(shù)據(jù)傳送速率為多少？J / r解：480X 10=4800 位/秒=4800 波特；波特一一是數(shù)據(jù)傳送速率波特率的單位。 II I .注：題意中給岀的是字符傳送速率，即：字符/秒。要求的是數(shù)據(jù)傳送速率，串行傳送時(shí)一般用波特率表示。兩者的區(qū)別：字

47、符傳送率是數(shù)據(jù)的純”有效傳送率，不含數(shù)據(jù)格式信息；波特率是毛”傳送率，含數(shù)據(jù)格式信息。10.什么是I/O接口 ？為什么要設(shè)置I/O接口？ I/O接口如何分類？解：I/O接口一般指CPU和I/O設(shè)備間的連接部件；I/O接口分類方法很多，主要有：按數(shù)據(jù)傳送方式分有并行接口和串行接口兩種；按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種。12. 結(jié)合程序查詢方式的接口電路，說明其工作過程。解：程序查詢接口工作過程如下（以輸入為例）：開命令接收門；？選中，發(fā)SEL信號(hào)？設(shè)備選擇器譯碼？接口 ？地址總線？1） CPU發(fā)I/O地址設(shè)備開始工作；？接口向設(shè)備發(fā)啟動(dòng)命令？D置0， B置1?2

48、） CPU發(fā)啟動(dòng)命令DBR； ?3） CPU等待，輸入設(shè)備讀出數(shù)據(jù)B置0，D置1； ?接口 ？4）外設(shè)工作完成，完成信號(hào)CPU； ?控制總線？5）準(zhǔn)備就緒信號(hào)6）輸入：CPU通過輸入指令（IN ）將DBR中的數(shù)據(jù)取走； 若為輸岀，除數(shù)據(jù)傳送方向相反以外，其他操作與輸入類似。工作過程如下:僅供個(gè)人學(xué)習(xí)參考開命令接收門；？選中，發(fā)SEL信號(hào)？設(shè)備選擇器譯碼？接口 ？地址總線？1） CPU發(fā)I/O地址2）輸出：CPU通過輸出指令（OUT）將數(shù)據(jù)放入接口 DBR中；設(shè)備開始工作；？接口向設(shè)備發(fā)啟動(dòng)命令？D置0， B置1?3）CPU發(fā)啟動(dòng)命令4）CPU等待，輸出設(shè)備將數(shù)據(jù)從 DBR取走；B置0，D置1；

49、 ?接口 ？5）外設(shè)工作完成，完成信號(hào)CPU，CPU可通過指令再次向接口 DBR輸岀數(shù)據(jù)，進(jìn)行第二次傳送。？控制總線？6）準(zhǔn)備就緒信號(hào)13. 說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。解：I中斷向量地址和入口地址的區(qū)別：Z*川I / /八向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存地址編號(hào)，中斷入口地址是中斷服務(wù)程序首址。I _、': . I中斷向量地址和入口地址的聯(lián)系：I ”J" " I中斷向量地址可理解為中斷服務(wù)程序入口地址指示器（入口地址的地址），通過它訪存可獲得中斷服務(wù)程序入口地址。（兩種方法：在向量地址所指單元內(nèi)放一條 JUM指令；主存中設(shè)向量地址表。

50、參考8.4.3 ）討論：I f'硬件向量法的實(shí)質(zhì)：I當(dāng)響應(yīng)中斷時(shí)，為了更快、更可靠的進(jìn)入對(duì)應(yīng)的中斷服務(wù)程序執(zhí)行，希望由硬件直接提供中斷服務(wù)程序入口地址。但在內(nèi)存地址字較長時(shí)這是不可能的。因此由硬件先提供中斷源編號(hào)、 再由編號(hào)間接地獲得中斷服務(wù)程序入口地址。這種中斷源的編號(hào)即向量地址。由于一臺(tái)計(jì)算機(jī)系統(tǒng)可帶的中斷源數(shù)量很有限，因此向量地址比內(nèi)存地址短得多，用編碼器類邏輯部件實(shí)現(xiàn)很方便。14. 在什么條件下，I/O設(shè)備可以向CPU提出中斷請(qǐng)求？/ 汽 I解：I/O設(shè)備向CPU提出中斷請(qǐng)求的條件是：I/O接口中的設(shè)備工作完成狀態(tài)為 1 （ D=1 ），中斷屏蔽碼為0 （MASK=0 ），且C

51、PU 查詢中斷時(shí)，中斷請(qǐng)求觸發(fā)器狀態(tài)為1 （INTR=1 ）。15. 什么是中斷允許觸發(fā)器？它有何作用？解：中斷允許觸發(fā)器是 CPU中斷系統(tǒng)中的一個(gè)部件，他起著開關(guān)中斷的作用（即中斷總開關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分 開關(guān)）。16. 在什么條件和什么時(shí)間， CPU可以響應(yīng)I/O的中斷請(qǐng)求？解：CPU響應(yīng)I/O中斷請(qǐng)求的條件和時(shí)間是：當(dāng)中斷允許狀態(tài)為1 （ EINT=1 ），且至少有一個(gè)中斷請(qǐng)求被查到，則在一條指令執(zhí)行完時(shí)，響應(yīng)中斷。17. 某系統(tǒng)對(duì)輸入數(shù)據(jù)進(jìn)行取樣處理，每抽取一個(gè)輸入數(shù)據(jù)，CPU就要中斷處理一次，將取樣的數(shù)據(jù)存至存儲(chǔ)器的緩沖區(qū)中，該中斷處理需P秒。此外，緩沖區(qū)內(nèi)每存儲(chǔ) N個(gè)

52、數(shù)據(jù)，主程序就要將其取岀進(jìn)行處理，這個(gè)處理需Q秒。試問該系統(tǒng)可以跟蹤到每秒多少次中斷請(qǐng)求？解：這是一道求中斷飽和度的題，要注意主程序?qū)?shù)據(jù)的處理不是中斷處理，因此Q秒不能算在中斷次數(shù)內(nèi)。僅供個(gè)人學(xué)習(xí)參考N個(gè)數(shù)據(jù)所需的處理時(shí)間=P XN+Q秒平均每個(gè)數(shù)據(jù)所需處理時(shí)間 =（PXN+Q ） /N秒；求倒數(shù)得：該系統(tǒng)跟蹤到的每秒中斷請(qǐng)求數(shù) =N/ （ PXN+Q ）次。19.在程序中斷方式中，磁盤申請(qǐng)中斷的優(yōu)先權(quán)高于打印機(jī)。當(dāng)打印機(jī)正在進(jìn)行打印時(shí)，磁盤申請(qǐng)中斷請(qǐng)求。試問是否要將打印機(jī)輸岀停下來，等磁盤操作結(jié)束后，打印機(jī)輸岀才能繼續(xù)進(jìn)行？為什么？解：這是一道多重中斷的題，由于磁盤中斷的優(yōu)先權(quán)高于打印機(jī)，

53、因此應(yīng)將打印機(jī)輸岀停下來，等磁盤操作結(jié)束后，打印機(jī)輸岀才能繼續(xù)進(jìn)行。因?yàn)榇蛴C(jī)的速度比磁盤輸入輸岀的速度慢，并且暫停打印不會(huì)造成數(shù)據(jù)丟失。I s I討論：/川I .Z /八'打印機(jī)不停，理由有如下幾種：j j / - - '/ /打印內(nèi)容已存入打印機(jī)緩存；'f -I - _問題：1 ）如果打印機(jī)無緩存呢？2）如果打印機(jī)有緩存，還需要用程序中斷方式交換嗎？（應(yīng)用 DMA）>| F-'由于在指令執(zhí)行末查中斷，因此執(zhí)行打印指令時(shí)不會(huì)響應(yīng)磁盤中斷。問題：打印中斷處理程序=打印指令？采用字節(jié)交叉?zhèn)魉头绞?，?dāng)兩者同時(shí)請(qǐng)求中斷時(shí)，先響應(yīng)盤，再響應(yīng)打印機(jī)，交叉服務(wù)。問題：

54、這是程序中斷方式嗎？由于打印機(jī)速度比 CPU慢得多，CPU將數(shù)據(jù)發(fā)送給打印機(jī)后，就去為磁盤服務(wù)，而這時(shí)打印機(jī)可自己慢慢打印。，./ , I問題：停止打印機(jī)傳送=停止打印機(jī)動(dòng)作？我有打印機(jī)，感覺上打印機(jī)工作是連貫的；問題：人的感覺速度=計(jì)算機(jī)工作速度？22.CPU對(duì)DMA請(qǐng)求和中斷請(qǐng)求的響應(yīng)時(shí)間是否一樣？為什么？解：CPU對(duì)DMA請(qǐng)求和中斷請(qǐng)求的響應(yīng)時(shí)間不一樣，因?yàn)閮煞N方式的交換速度相差很大，因此CPU必須以更短的時(shí)間間隔查詢并響應(yīng)DMA請(qǐng)求（一個(gè)存取周期末）。討論：CPU對(duì)DMA的響應(yīng)是即時(shí)的;隨時(shí)都能響應(yīng)？CPU響應(yīng)DMA的時(shí)間更短;僅供個(gè)人學(xué)習(xí)參考'DM比中斷速度高；短、高或不一樣

55、的具體程度？'不一樣。因?yàn)镈MA與CPU共享主存，會(huì)出現(xiàn)兩者爭用主存的沖突，CPU必須將總線讓給 DMA接口使用，常用停止 CPU訪存、周期竊取及DMA與CPU交替訪存三種方式有效的分時(shí)使用主存；這種情況僅僅存在于 DMA與中斷程序之間嗎？答非所問。24. DMA的工作方式中，CPU暫停方式和周期挪用方式的數(shù)據(jù)傳送流程有何不同？畫圖說明。解：兩種DMA方式的工作流程見下頁，其主要區(qū)別在于傳送階段，現(xiàn)行程序是否完全停止訪存。停止CPU訪存方式的DMA工作流程如下：I現(xiàn)行程序CPUDMACI/OCPUDMACI/OI -.、. IBCDt ;T J.周期竊取方式的DMA工作流程如下：/ / i / / / /現(xiàn)行程序CPUDMA