時序邏輯電路14PPT學習教案

1、時序邏輯電路時序邏輯電路141.理解時序邏輯電路的概念及分類。理解時序邏輯電路的概念及分類。2.掌握寄存器的功能、電路組成及工作原理。清楚環(huán)掌握寄存器的功能、電路組成及工作原理。清楚環(huán)形脈沖分配器的電路構(gòu)成和工作原理。形脈沖分配器的電路構(gòu)成和工作原理。3.理解計數(shù)器的功能，了解二進制加法計數(shù)器、十進理解計數(shù)器的功能，了解二進制加法計數(shù)器、十進制計數(shù)器電路組成及工作原理。制計數(shù)器電路組成及工作原理。4.清楚七段數(shù)碼顯示原理，掌握計數(shù)、譯碼、顯示電清楚七段數(shù)碼顯示原理，掌握計數(shù)、譯碼、顯示電路的組成。路的組成。第1頁/共43頁時序邏輯電路的概念時序邏輯電路的概念第2頁/共43頁1數(shù)字集成電路分類數(shù)

2、字集成電路分類組合邏輯電路組合邏輯電路 電路的輸出狀態(tài)只由同一時刻的電路輸入狀態(tài)決定，與電路的原狀態(tài)無關。電路的輸出狀態(tài)只由同一時刻的電路輸入狀態(tài)決定，與電路的原狀態(tài)無關。時序邏輯電路時序邏輯電路 電路的輸出狀態(tài)不僅與同一時刻的輸入狀態(tài)有關，也與電路原狀態(tài)有關。電路的輸出狀態(tài)不僅與同一時刻的輸入狀態(tài)有關，也與電路原狀態(tài)有關。2時序電路時序電路同步時序電路同步時序電路 各觸發(fā)器都受到同一時鐘脈沖控制，所有觸發(fā)器的狀態(tài)變化都在同一時刻發(fā)生。各觸發(fā)器都受到同一時鐘脈沖控制，所有觸發(fā)器的狀態(tài)變化都在同一時刻發(fā)生。 異步時序電路異步時序電路 各觸發(fā)器沒有統(tǒng)一的時鐘脈沖各觸發(fā)器沒有統(tǒng)一的時鐘脈沖( (或者

3、沒有時鐘脈沖或者沒有時鐘脈沖) )，各觸發(fā)器狀態(tài)變化不在同一時刻發(fā)生。，各觸發(fā)器狀態(tài)變化不在同一時刻發(fā)生。第3頁/共43頁并行輸入、并行輸出寄存器并行輸入、并行輸出寄存器移位寄存器移位寄存器環(huán)形脈沖分配器環(huán)形脈沖分配器第4頁/共43頁寄存器的功能：寄存器的功能：存儲數(shù)碼或信息。存儲數(shù)碼或信息。寄存器的組成：寄存器的組成：觸發(fā)器，觸發(fā)器，1 個觸發(fā)器能存放個觸發(fā)器能存放 1 位二進制數(shù)碼，幾個觸發(fā)器可存放幾位數(shù)碼；位二進制數(shù)碼，幾個觸發(fā)器可存放幾位數(shù)碼；具備控制作用的門電路，以達到寄存器能按照寄存指令，存儲輸入的數(shù)碼或信息。具備控制作用的門電路，以達到寄存器能按照寄存指令，存儲輸入的數(shù)碼或信息。

4、第5頁/共43頁Q0 Q3 是寄存器并行的輸出端，輸出是寄存器并行的輸出端，輸出 4 位二進制數(shù)碼。位二進制數(shù)碼。4 位數(shù)碼寄存器位數(shù)碼寄存器4 個觸發(fā)器的時鐘輸入端連在一起，受時鐘脈沖的同步控制；個觸發(fā)器的時鐘輸入端連在一起，受時鐘脈沖的同步控制；D0 D3 是寄存器并行的數(shù)據(jù)輸入端，輸入是寄存器并行的數(shù)據(jù)輸入端，輸入 4 位二進制數(shù)；位二進制數(shù)；第6頁/共43頁n 位二進制數(shù)是同時輸入到寄存器的輸入端，在輸出端同時得到位二進制數(shù)是同時輸入到寄存器的輸入端，在輸出端同時得到 n 位二進制輸出數(shù)據(jù)。因此稱為并行輸入、并行輸出寄存器。位二進制輸出數(shù)據(jù)。因此稱為并行輸入、并行輸出寄存器。工作原理工

5、作原理CP 上升沿出現(xiàn)時，上升沿出現(xiàn)時，Q0Q1Q2Q3 = D0D1D2D3，二進制數(shù)存入寄存器中。，二進制數(shù)存入寄存器中。第7頁/共43頁在實際應用中，經(jīng)常要求寄存器中數(shù)碼能逐位向左或向右移動。在實際應用中，經(jīng)常要求寄存器中數(shù)碼能逐位向左或向右移動。 一、單向移位寄存器一、單向移位寄存器1右移寄存器右移寄存器各觸發(fā)器的輸出端各觸發(fā)器的輸出端 Q 與右鄰觸發(fā)器與右鄰觸發(fā)器 D 端相連；各端相連；各 CP 脈沖輸入端并聯(lián)；各清零端并聯(lián)。脈沖輸入端并聯(lián)；各清零端并聯(lián)。 第8頁/共43頁工作過程工作過程： 寄存器初始狀態(tài)寄存器初始狀態(tài) Q0Q1Q2Q3 = 0000，D0D1D2D3 = 0000

6、，輸入數(shù)據(jù)為，輸入數(shù)據(jù)為 1010；第第 1 個個 CP 上升沿出現(xiàn)時：上升沿出現(xiàn)時：Q0Q1Q2Q3 = 0000，D0D1D2D3 = 1000第第 2 個個CP 上升沿出現(xiàn)時：上升沿出現(xiàn)時：Q0Q1Q2Q3 = 1000，D0D1D2D3 = 0100第第 3 個個 CP 上升沿出現(xiàn)時：上升沿出現(xiàn)時：Q0Q1Q2Q3 = 0100，D0D1D2D3 = 1010第第 4 個個 CP 上升沿出現(xiàn)時：上升沿出現(xiàn)時：Q0Q1Q2Q3 = 1010第第 1 個個 CP上升沿出現(xiàn)前：上升沿出現(xiàn)前：Q3Q2 Q1Q0 = 0000，D3D2D1D0 = 0000第9頁/共43頁2左移寄存器左移寄存器

7、各觸發(fā)器的輸出端各觸發(fā)器的輸出端 Q 與左鄰觸發(fā)器與左鄰觸發(fā)器 D 端相連；各端相連；各 CP 脈沖輸入端并聯(lián)；各清零端并聯(lián)。脈沖輸入端并聯(lián)；各清零端并聯(lián)。 CR工作過程：寄存器初始狀態(tài)工作過程：寄存器初始狀態(tài) Q0Q1Q2Q3 = 0000，輸入數(shù)據(jù)為，輸入數(shù)據(jù)為 1010；第第 1 個個 CP上升沿出現(xiàn)前：上升沿出現(xiàn)前：Q3Q2 Q1Q0 = 0000，D3D2D1D0 = 0001第第 1 個個 CP上升沿出現(xiàn)時：上升沿出現(xiàn)時：Q3 Q2Q1Q0 = 0001，D3D2D1D0 = 0010第第 2 個個 CP上升沿出現(xiàn)時：上升沿出現(xiàn)時：Q3 Q2Q1Q0 = 0010，D3D2D1D0

8、 = 0101第第 3 個個 CP上升沿出現(xiàn)時：上升沿出現(xiàn)時：Q3 Q2Q1Q0 = 0101，D3D2D1D0 = 1010第第 4 個個 CP上升沿出現(xiàn)時：上升沿出現(xiàn)時：Q3 Q2Q1Q0= 1010第10頁/共43頁4 位左移寄存器狀態(tài)表位左移寄存器狀態(tài)表 動畫動畫 移位寄存器移位寄存器CP 順序順序輸入輸入輸輸 出出移位過程移位過程DSLQ3Q2Q1Q0000000清零清零110001左移左移 1 位位200010左移左移 2 位位310101左移左移 3 位位401010左移左移 4 位位第11頁/共43頁二、雙向移位寄存器二、雙向移位寄存器74LS194 4 位雙向通用寄存器。位雙

9、向通用寄存器。M1、M0 為工作方式控制端，取值不同，工作方式不同。工作時，應在電源為工作方式控制端，取值不同，工作方式不同。工作時，應在電源 Vcc 和地之間接入一只和地之間接入一只 0.1 F 的旁路電容。與的旁路電容。與 CT74LS194 相容的組件有相容的組件有 CC40194 和和 C422 等。等。CT74LS194 功能表功能表 M1M0功功 能能0 x xx x清清 零零100保保 持持101右右 移移110左左 移移111并行輸入并行輸入CR第12頁/共43頁環(huán)形脈沖分配器環(huán)形脈沖分配器：使一個矩形脈沖，按一定的順序在輸出端：使一個矩形脈沖，按一定的順序在輸出端 Q0 Q3

10、 之間，輪流分配反復循環(huán)輸出的電路。之間，輪流分配反復循環(huán)輸出的電路。1電路電路把輸出端把輸出端 Q3 接至右移輸入端接至右移輸入端DSR，使，使 DSR = Q3；。；。1 CR第13頁/共43頁2工作原理工作原理初始時，初始時，M1M0 = 11，寄存器處于并行輸入工作方式；，寄存器處于并行輸入工作方式；D0D1D2D3 = 1000；輸入；輸入 CP 脈沖，在脈沖上升沿出現(xiàn)時，輸出端輸出脈沖，在脈沖上升沿出現(xiàn)時，輸出端輸出 Q0Q1Q2Q3 = 1000。第14頁/共43頁工作時，工作時，M1M0 = 01，芯片處于右移工作方式，芯片處于右移工作方式，DSR = Q3 = 0。當?shù)诋數(shù)?

11、1 個個 CP 脈沖上升沿出現(xiàn)時，脈沖上升沿出現(xiàn)時，DSR = 0 Q0；Q0 = 1 Q1；Q1 = 0 Q2 ；Q2 = 0 Q3，使，使 Q0Q1Q2Q3 = 0100，DSR = 0。同理，第同理，第 2 個個 CP 脈沖上升沿出現(xiàn)時，脈沖上升沿出現(xiàn)時，Q0Q1Q2Q3 = 0010；DSR = 0。第第 3 個個 CP 脈沖上升沿出現(xiàn)時，脈沖上升沿出現(xiàn)時，Q0Q1Q2Q3 = 0001；DSR = 1。第第 4 個個 CP 脈沖上升沿出現(xiàn)時，脈沖上升沿出現(xiàn)時，Q0Q1Q2Q3 = 1000；回到初始狀態(tài)。若不斷輸入脈沖，則寄存器狀態(tài)依上面的順序反復循環(huán)，輸出端輪流分配一個矩形脈沖。；

12、回到初始狀態(tài)。若不斷輸入脈沖，則寄存器狀態(tài)依上面的順序反復循環(huán)，輸出端輪流分配一個矩形脈沖。第15頁/共43頁3狀態(tài)表狀態(tài)表環(huán)形脈沖分配器狀態(tài)表環(huán)形脈沖分配器狀態(tài)表CPM1M0DSR（ Q3 ）Q0Q1Q2Q3循環(huán)循環(huán)0110001010001010100201001030100014011000第16頁/共43頁二進制計數(shù)器二進制計數(shù)器十進制計數(shù)器十進制計數(shù)器第17頁/共43頁在數(shù)字系統(tǒng)中，對脈沖的個數(shù)進行計數(shù)是常見的問題，用計數(shù)器便可解決。在數(shù)字系統(tǒng)中，對脈沖的個數(shù)進行計數(shù)是常見的問題，用計數(shù)器便可解決。計數(shù)器計數(shù)器：具有計數(shù)功能的電路。：具有計數(shù)功能的電路。二進制計數(shù)器是各種類型計數(shù)器的

13、基礎。二進制計數(shù)器是各種類型計數(shù)器的基礎。一、二進制加法計數(shù)器一、二進制加法計數(shù)器1異步二進制加法計數(shù)器異步二進制加法計數(shù)器電路如圖所示。低位觸發(fā)器的電路如圖所示。低位觸發(fā)器的 Q 端接至高位觸發(fā)器端接至高位觸發(fā)器 CP 端。端。動畫異步二進制加法計數(shù)器動畫異步二進制加法計數(shù)器第18頁/共43頁工作過程：工作過程： 在計數(shù)前，在計數(shù)前，Q3Q2Q1Q0 = 0000；第；第1個脈沖輸入后，個脈沖輸入后，Q3Q2Q1Q0 = 0001； 第第 2 個脈沖輸入后，個脈沖輸入后，Q3Q2Q1Q0 = 0010；第；第 3個脈沖輸入后，個脈沖輸入后，Q3Q2Q1Q0 = 0011 ， ; ; 第第 1

14、6 個脈沖輸入后，個脈沖輸入后，Q3Q2Q1Q0 = 0000，下一個脈沖來時，進入新的計數(shù)周期。，下一個脈沖來時，進入新的計數(shù)周期。計數(shù)器所累計的輸入脈沖個數(shù)是：計數(shù)器所累計的輸入脈沖個數(shù)是：N = Q3 23 + Q2 22 + Q1 21 + Q0 20由于上述計數(shù)器在計數(shù)過程中各觸發(fā)器是由低位到高位逐級翻轉(zhuǎn)由于上述計數(shù)器在計數(shù)過程中各觸發(fā)器是由低位到高位逐級翻轉(zhuǎn)，因此計數(shù)速度受到限制。，因此計數(shù)速度受到限制。第19頁/共43頁2同步二進制加法計數(shù)器同步二進制加法計數(shù)器電路電路：每個觸發(fā)器的狀態(tài)轉(zhuǎn)換均與輸入脈沖同步，因此計數(shù)速度較快。：每個觸發(fā)器的狀態(tài)轉(zhuǎn)換均與輸入脈沖同步，因此計數(shù)速度較

15、快。工作原理：工作原理：在計數(shù)脈沖輸入時，各觸發(fā)器在在計數(shù)脈沖輸入時，各觸發(fā)器在 J 、 K 都為都為 0 時，輸出狀態(tài)不變；時，輸出狀態(tài)不變；J、K 都為都為 1 時，每輸入一個脈沖，輸出狀態(tài)改變一次。因此，得到各觸發(fā)器的邏輯關系如下表：時，每輸入一個脈沖，輸出狀態(tài)改變一次。因此，得到各觸發(fā)器的邏輯關系如下表：4 位同步二進制加法計數(shù)器的邏輯關系位同步二進制加法計數(shù)器的邏輯關系第20頁/共43頁二、同步二進制可逆計數(shù)器二、同步二進制可逆計數(shù)器實用的同步二進制計數(shù)器廣泛采用中規(guī)模集成計數(shù)器。實用的同步二進制計數(shù)器廣泛采用中規(guī)模集成計數(shù)器。例如例如 SN74193 同步同步 4 位二進制可逆集成

16、計數(shù)器。位二進制可逆集成計數(shù)器。管腳說明：管腳說明：A、B、C、D 為數(shù)據(jù)輸入端；為數(shù)據(jù)輸入端；QA、QB、QC 、QD 是數(shù)碼輸出端；是數(shù)碼輸出端；CP+ + 和和 CP- - 分別為加法與減法計數(shù)脈沖輸入端；分別為加法與減法計數(shù)脈沖輸入端；CR 為置為置 0 端，端，LD 為置數(shù)控制端。為置數(shù)控制端。第21頁/共43頁功能說明：功能說明：當當 LD = 1 時，若計數(shù)脈沖從時，若計數(shù)脈沖從 CP+ 端輸入則進行加法計數(shù)；若計數(shù)脈沖從端輸入則進行加法計數(shù)；若計數(shù)脈沖從 CP- 端輸入則進行減法計數(shù)。端輸入則進行減法計數(shù)。當當 CR = 1 時，計數(shù)器置零。時，計數(shù)器置零。 當當 CR = 0

17、 時，計數(shù)器輸出狀態(tài)與時，計數(shù)器輸出狀態(tài)與 LD、CP+ + 與與CP- - 有關。有關。 當當 LD = 0 時，時，QA、QB、QC 、QD 由輸入數(shù)據(jù)由輸入數(shù)據(jù)A、B、C、D 直接控制，達到預置數(shù)碼之目的。直接控制，達到預置數(shù)碼之目的。第22頁/共43頁表中表中 表示信號可取任意值；表示信號可取任意值；表示由低電平向高電平變化時表示由低電平向高電平變化時( (上升沿上升沿) )觸發(fā)有效。觸發(fā)有效。 SN74193 功能表功能表第23頁/共43頁一、十進制的編碼一、十進制的編碼用二進制數(shù)碼表示十進制數(shù)的方法，稱為二用二進制數(shù)碼表示十進制數(shù)的方法，稱為二- -十進制編碼，十進制編碼，簡稱簡稱

18、 BCD 碼碼。8421BCD 碼是最常用也是最簡單的一種十進制編碼。碼是最常用也是最簡單的一種十進制編碼。二、十進制加法計數(shù)器二、十進制加法計數(shù)器第24頁/共43頁1工作原理工作原理先置先置 Q3Q2Q1Q0 = 0000；第；第 1 個脈沖出現(xiàn)時，個脈沖出現(xiàn)時，Q3Q2Q1Q0 = 0001；第；第 2 個脈沖出現(xiàn)時，個脈沖出現(xiàn)時，Q3Q2Q1Q0 = 0010； ；第；第 8 個脈沖出現(xiàn)時，個脈沖出現(xiàn)時，Q3Q2Q1Q0 = 1000；第；第 9 個脈沖出現(xiàn)時，個脈沖出現(xiàn)時，Q3Q2Q1Q0 = 1001；第；第 10 個脈沖出現(xiàn)時，個脈沖出現(xiàn)時，Q3Q2Q1Q0 = 0000，Q3 輸

19、出進位脈沖，完成計數(shù)過程。輸出進位脈沖，完成計數(shù)過程。2常用芯片介紹常用芯片介紹目前二目前二- -十進制的集成計數(shù)器應用較多，如十進制的集成計數(shù)器應用較多，如 SN7490A兼有二進制、五進制和十進制三種計數(shù)功能。當十進制計數(shù)時，又有兼有二進制、五進制和十進制三種計數(shù)功能。當十進制計數(shù)時，又有8421BCD碼和碼和5421BCD 碼選用功能。碼選用功能。管腳排列管腳排列第25頁/共43頁 SN7490A 功能表功能表第26頁/共43頁使用說明：使用說明：1.編碼選擇編碼選擇若若 QA 和和 CP2 連接，則執(zhí)行連接，則執(zhí)行 8421BCD 編碼。編碼。若若 QD 和和 CP1 連接，則執(zhí)行連接

20、，則執(zhí)行 5421BCD 編碼。編碼。2.進位制選擇進位制選擇若計數(shù)脈沖從若計數(shù)脈沖從 CP2 處輸入，在處輸入，在 QD、QC 、QB 端輸出，則是五進制計數(shù)器；端輸出，則是五進制計數(shù)器；若按上表中最后一欄方法接，則構(gòu)成十進制計數(shù)器。若按上表中最后一欄方法接，則構(gòu)成十進制計數(shù)器。第27頁/共43頁3.置置 0、置、置 9 和計數(shù)選擇和計數(shù)選擇若若 R0(1) = R0(2) = 1 且且 S9(1) 或或 S9(2) 中任一端為中任一端為 0，則計數(shù)器清零；，則計數(shù)器清零；若若 S9(1)= S9(2) = 1，8421 碼連接時碼連接時 QDQCQBQA = 1001，計數(shù)器置，計數(shù)器置

21、9；若按功能表最下面若按功能表最下面 4 行任一行取值時，則進入計數(shù)工作狀態(tài)。行任一行取值時，則進入計數(shù)工作狀態(tài)。4.電源電壓電源電壓 4.5 5.5 V，通常，通常VCC = 5 V 。第28頁/共43頁七段數(shù)碼顯示器七段數(shù)碼顯示器分段顯示譯碼電路分段顯示譯碼電路計數(shù)譯碼顯示電路的組合計數(shù)譯碼顯示電路的組合第29頁/共43頁1.作用：作用：把計數(shù)器的輸出狀態(tài)，翻譯成人們習慣的十進制數(shù)碼的字形，直觀的顯示出來。把計數(shù)器的輸出狀態(tài)，翻譯成人們習慣的十進制數(shù)碼的字形，直觀的顯示出來。2.分類：分類：按顯示器發(fā)光段數(shù)分為七段顯示或八端顯示；按顯示器所用發(fā)光材料分為熒光數(shù)碼管、半導體數(shù)碼管及液晶顯示器

22、。按顯示器發(fā)光段數(shù)分為七段顯示或八端顯示；按顯示器所用發(fā)光材料分為熒光數(shù)碼管、半導體數(shù)碼管及液晶顯示器。第30頁/共43頁3.譯碼顯示電路譯碼顯示電路4.七段數(shù)碼顯示器七段數(shù)碼顯示器七段發(fā)光線段分別用七段發(fā)光線段分別用 a、b、c、d、e、f、g 七個小寫字母表示。七個小寫字母表示。 第31頁/共43頁七段顯示組合與數(shù)字對照表七段顯示組合與數(shù)字對照表 段段數(shù)數(shù)abcdefg01111110101100002110110131111001401100115101101161011111711100008111111191111011第32頁/共43頁5.LED 數(shù)碼管數(shù)碼管LED 優(yōu)點：亮度高、

23、字形清晰，工作電壓低優(yōu)點：亮度高、字形清晰，工作電壓低( (1.5 3 V) )、體積小、可靠性高、壽命長，響應速度極快。、體積小、可靠性高、壽命長，響應速度極快。半導體數(shù)碼管又稱半導體數(shù)碼管又稱 LED 數(shù)碼管，是一種廣泛使用的顯示器件。數(shù)碼管，是一種廣泛使用的顯示器件。LED 有兩種：共陽極型和共陰極型有兩種：共陽極型和共陰極型6.液晶分段數(shù)碼顯示器液晶分段數(shù)碼顯示器 利用液態(tài)晶體的光學特性利用液態(tài)晶體的光學特性做成的顯示器做成的顯示器優(yōu)點：工作電壓低、耗電省和成本低廉等。優(yōu)點：工作電壓低、耗電省和成本低廉等。第33頁/共43頁1.以七段數(shù)碼管為例，分段數(shù)碼顯示器譯碼電路原理以七段數(shù)碼管為

24、例，分段數(shù)碼顯示器譯碼電路原理七段譯碼器輸入輸出關系七段譯碼器輸入輸出關系第34頁/共43頁2.SN7449 是集成七段字形譯碼器是集成七段字形譯碼器第35頁/共43頁由由 SN7490A( (計數(shù)器計數(shù)器) )、SN7449( (七段譯碼器七段譯碼器) )、BS205( (共陰極七段數(shù)碼管共陰極七段數(shù)碼管) )連接組成連接組成 1 位十進制數(shù)的計數(shù)譯碼顯示電路。位十進制數(shù)的計數(shù)譯碼顯示電路。第36頁/共43頁一、時序邏輯電路一、時序邏輯電路時序邏輯電路是數(shù)字電路的重要組成部分。時序邏輯電路是數(shù)字電路的重要組成部分。邏輯特點：電路的輸出狀態(tài)不僅與同一時刻的輸入狀態(tài)有關而且與電路原有狀態(tài)有關。邏輯特點：電路的輸出狀態(tài)不僅與同一時刻的輸入狀態(tài)有關而且與電路原有狀態(tài)有關。結(jié)構(gòu)特點：具有控制作用的邏輯門電路和具有記憶作用的觸發(fā)器兩部分組成。結(jié)構(gòu)特點：具有控制作用的邏輯門電路和具有記憶作用的觸發(fā)器兩部分組成。 第37頁/共43頁二、寄存器二、寄存器寄存器是具有存儲數(shù)碼或信息功能的邏輯電路。寄存器是具有存儲數(shù)碼或信息功能的邏輯電路。1.并行輸入、并行輸出寄存器：采用并行輸入、并行并行輸入、并行輸出寄存器：采用并行輸入、并行輸出的方式存儲數(shù)碼