論文期末問題

1、深圳大學(xué)期末考試特殊考試方式電子科學(xué)與技術(shù)學(xué)院集成電路工藝原理期末總結(jié)報(bào)告姓名：李詩(shī)婷學(xué)號(hào)：2011160079深圳大學(xué)考試答題紙(以論文、報(bào)告等形式考核專用)二一三二一四學(xué)年度第 一 學(xué)期課程編號(hào)23163101課程名稱集成電路工藝原理主講教師楊靖評(píng)分學(xué) 號(hào)2011160079姓名 李詩(shī)婷專業(yè)年級(jí)11級(jí)微電子一班教師評(píng)語(yǔ)：要 求本報(bào)告（作業(yè)）必須是完全獨(dú)立完成，沒有抄襲或節(jié)選選本課程其他同學(xué)的作業(yè)，如果確認(rèn)是抄襲（抄襲和被抄襲）都要承擔(dān)最終成績(jī)?yōu)镕的結(jié)果。 完成時(shí)間：2014，1，3下班之前請(qǐng)?jiān)敿?xì)解答以下每道問題！（回答時(shí)請(qǐng)每道題之間留有空隙、題之間清晰分開、每題標(biāo)明題號(hào)；字跡工整、最好打印

2、；圖可以手畫，但是，必須用規(guī)、具，線條清晰規(guī)范；堅(jiān)決杜絕！紙面臟、亂、草）1， 現(xiàn)在先進(jìn)集成電路光刻工藝中曝光光源的波長(zhǎng)為193nm或157nm，根據(jù)現(xiàn)代光學(xué)理論，曝光光刻膠的分辨率大約等于波長(zhǎng)。然而，現(xiàn)在，在45nm器件工藝中，使用的曝光光源仍然是193nm光源，請(qǐng)?jiān)敿?xì)回答（可以附加圖形），在此工藝中使用了什么特殊技術(shù)成功解決了用193nm光源曝光45nm器件的難題（寫出，波長(zhǎng)和分辨率之間的關(guān)系式）。 【15分】2， Intel基于HKMG技術(shù)實(shí)現(xiàn)了45nm、32nm處理器的生產(chǎn)。請(qǐng)通過(guò)查閱資料，闡述你對(duì)前柵極(gate-first)和后柵極(gate-last)兩種新一代柵極堆棧方法的理解

3、。 【20分】3， 如圖：在離子注入工藝中，為了簡(jiǎn)單起見，p阱（或n阱）按密度可以分為這樣3個(gè)區(qū)域，以nMOS為例分為n-,n+和p三個(gè)區(qū)域，請(qǐng)問形成這樣的結(jié)構(gòu)采用了什么工藝技術(shù)和那些工藝步驟才能形成，這些步驟有什么目的。請(qǐng)?jiān)敿?xì)解答。 【15分】n-pn+4， 從集成電路發(fā)展的歷史來(lái)看，半導(dǎo)體硅在集成電路工藝中得到了非常深入的研究和應(yīng)用，請(qǐng)從你所掌握的知識(shí)出發(fā)，闡述硅在集成電路中的具體應(yīng)用，以及在應(yīng)用中的優(yōu)缺點(diǎn)。 【15分】 5， 如圖，在大規(guī)模集成電路中為了增大電容量，常把電容的電極制作成立體形式，以增大電容量，請(qǐng)?jiān)敿?xì)敘述（用圖和語(yǔ)言）圖所示立體電容的形成工藝過(guò)程。 【20分】 （圖說(shuō)明：圖

4、中電容材料為多晶硅和氧化硅，其中，紅線為SiO2，其他為多晶Si）6， 超大規(guī)模集成電路工藝中引入了化學(xué)機(jī)械平坦化工藝，請(qǐng)?jiān)敿?xì)闡述引入平坦化工藝的必要性和平坦化工藝解決的集成電路制造中的問題，以及當(dāng)前平坦化工藝中存在的問題。 【15分】以下為答題用1.答：在此工藝中使用的是浸入式光刻技術(shù)，成功解決了用193nm光源曝光45nm器件的難題。如圖1所示，在傳統(tǒng)的光刻技術(shù)中，其鏡頭與光刻膠之間的介質(zhì)是空氣，而所謂的浸入式光刻技術(shù)是將空氣介質(zhì)換成液體。實(shí)際上，浸入式光刻技術(shù)利用光通過(guò)液體介質(zhì)后光源波長(zhǎng)縮短來(lái)提高分辨率，其縮短的倍率即為液體介質(zhì)的折射率。圖1 浸入式光刻與傳統(tǒng)光刻的比較在光刻中，分辨率被

5、定義為清晰分辨出硅片上間隔很近的特殊圖形對(duì)的能力，其對(duì)任何光學(xué)系統(tǒng)都是一個(gè)重要的參數(shù)，對(duì)光刻非常關(guān)鍵。分辨率的公式如下所示：其中，k表示特殊應(yīng)用的因子，范圍是0.60.8；是光源的波長(zhǎng)；NA是曝光系統(tǒng)的數(shù)值孔徑。這個(gè)公式有三個(gè)參數(shù)影響分辨光刻膠上幾何圖形的能力：波長(zhǎng)、數(shù)值孔徑NA、工藝因子k。顯而易見，減少曝光光源的波長(zhǎng)并增加投影透鏡的NA都可以提高分辨率。自從193nm波長(zhǎng)成為主攻方向后，增大NA成為了業(yè)內(nèi)人士孜孜不倦的追求。因此，浸入液、光刻設(shè)備、和其他相關(guān)環(huán)節(jié)的緊密配合是浸入式光刻技術(shù)前進(jìn)的保證。沉浸式光刻技術(shù)是AMD在45nm的Phenom 處理器生產(chǎn)中最新應(yīng)用的技術(shù)之一，在45nm

6、Phenom II的生產(chǎn)中，整個(gè)晶圓是浸泡在去離子水中的，這種情況相當(dāng)于將光刻的分辨率提高了1.44倍，正好滿足65/45=1.44的工藝改進(jìn)幅度。用這種工藝設(shè)計(jì)生產(chǎn)的SRAM芯片可獲得約15%性能提升。2.答：隨著晶體管尺寸的不斷縮小，HKMG(high-k絕緣層+金屬柵極)技術(shù)幾乎已經(jīng)成為45nm以下級(jí)別制程的必備技術(shù)。不過(guò)在制作HKMG結(jié)構(gòu)晶體管的工藝方面，業(yè)內(nèi)卻存在兩大各自固執(zhí)己見的不同陣營(yíng)，分別是以IBM為代表的Gate-first（先柵極）工藝流派和以Intel為代表的Gate-last（后柵極）工藝流派。Gate-last是用于制作金屬柵極結(jié)構(gòu)的一種工藝技術(shù)，這種技術(shù)的特點(diǎn)是在對(duì)

7、硅片進(jìn)行漏/源區(qū)離子注入操作以及隨后的高溫退火工步完成之后再形成金屬柵極；與此相對(duì)的是Gate-first工藝，這種工藝的特點(diǎn)是在對(duì)硅片進(jìn)行漏/源區(qū)離子注入操作以及隨后的退火工步完成之前便生成金屬柵極。但一般來(lái)說(shuō)，使用Gate-first工藝實(shí)現(xiàn)HKMG結(jié)構(gòu)的難點(diǎn)在于如何控制PMOS管的Vt電壓(門限電壓);而Gate-last工藝的難點(diǎn)則在于工藝較復(fù)雜，芯片的管芯密度同等條件下要比Gate-first工藝低，需要設(shè)計(jì)方積極配合修改電路設(shè)計(jì)才可以達(dá)到與Gate-first工藝相同的管芯密度級(jí)別。不管使用Gate-first和Gate-last哪一種工藝，制造出的high-k絕緣層對(duì)提升晶體管的

8、性能均有重大的意義。high-k技術(shù)不僅能夠大幅減小柵極的漏電量，而且由于high-k絕緣層的等效氧化物厚度(EOT:equivalentoxidethickness)較薄，因此還能有效降低柵極電容。這樣晶體管的關(guān)鍵尺寸便能得到進(jìn)一步的縮小，而管子的驅(qū)動(dòng)能力也能得到有效的改善。3.答：由題意得，形成那樣的結(jié)構(gòu)制作步驟如下所示：a. p阱的形成b. 淺槽隔離工藝c. 多晶硅柵結(jié)構(gòu)工藝d. 輕摻雜漏（LDD）注入工藝e. 側(cè)墻的形成f. 源/漏（S/D）注入工藝g. 接觸孔的形成h. 局部互連工藝a.p阱的形成（1）外延生長(zhǎng)（2）原氧化生長(zhǎng)目的：保護(hù)表面的外延層免受污染；阻止了在注入過(guò)程中對(duì)硅片過(guò)

9、度損傷；作為氧化物屏蔽層，有助于控制注入過(guò)程中雜質(zhì)的注入深度。（3）第一層掩膜，p阱注入（4）p阱注入（高能）目的：離化雜質(zhì)原子，使其加速獲得高能（約為200KeV），選出最恰當(dāng)?shù)脑刈⑷?，并聚焦離子成為極窄的一束，最后掃描使硅片不受光刻膠保護(hù)的區(qū)域得到均勻摻雜。（5）退火目的：裸露的硅片表面生長(zhǎng)了一層新的阻擋氧化層；高溫使得雜質(zhì)向硅中移動(dòng)（擴(kuò)散）；注入引入的損傷得到修復(fù)；雜質(zhì)原子與硅原子間的共價(jià)鍵被激活，使得雜質(zhì)原子成為晶格結(jié)構(gòu)中的一部分（電學(xué)激活）。b.淺槽隔離工藝目的：使在襯底上制作的晶體管有源區(qū)之間相互隔離。（1） STI槽刻蝕（2） STI氧化物填充（3） STI氧化層拋光-氮化物去

10、除c.多晶硅柵結(jié)構(gòu)工藝（1）柵氧化層的生長(zhǎng)（2）多晶硅淀積（3）第三層掩膜，多晶硅柵（4）多晶硅柵刻蝕d.輕摻雜漏注入工藝 n輕摻雜漏注入： （1）第四層掩膜，LDD注入（2）LDD注入（低能量，淺結(jié)）在未被光刻膠保護(hù)的區(qū)域，用砷離子進(jìn)行選擇注入。e.側(cè)墻的形成目的：防止更大劑量的源漏（S/D）注入過(guò)于接近溝道以致可能發(fā)生源漏穿通。（1）淀積二氧化硅（2）二氧化硅反刻f.源/漏注入工藝 源/漏注入：（1）第五層掩膜，源/漏注入（2）源/漏注入（中等能量）這一步形成的結(jié)深比LDD形成的略大。（3）退火注入后的硅在快速退火（RTP）裝置中退火。目的：阻止結(jié)構(gòu)的擴(kuò)展以及控制源/漏區(qū)雜質(zhì)的擴(kuò)散。g.接

11、觸孔的形成目的：在所有硅的有源區(qū)形成金屬接觸。（1）鈦的淀積（2）退火（3）刻蝕金屬鈦h.局部互連工藝（1）形成局部互連氧化硅介質(zhì)（2）制作局部互連金屬4.答：硅及其化合物在集成電路中的具體應(yīng)用如下：（1） 襯底：目前，對(duì)于集成電路來(lái)講，廣泛利用硅材料制作襯底（一般為P型半導(dǎo)體），參與集成電路的工作 。優(yōu)點(diǎn)：a歷史的選擇；b儲(chǔ)量豐富，成本低， 取之不盡，用之不竭；c二氧化硅性質(zhì)非常穩(wěn)定，絕緣性能極好，且很容易通過(guò)熱過(guò)程生長(zhǎng)；d禁帶寬度大，工作溫度范圍寬，增加了半導(dǎo)體的應(yīng)用范圍和可靠性；e電學(xué)和機(jī)械性能優(yōu)異。（2） N型半導(dǎo)體和P型半導(dǎo)體：在集成電路生產(chǎn)中，用熱擴(kuò)散法或離子注入法向外延層注入II

12、I族元素（硼）、V族元素（磷、砷）。加III族元素的硅變成P型硅，加V族元素的硅變成n型硅,利用這種結(jié)合制作三極管和二級(jí)管，還可以形成金屬-氧化物-半導(dǎo)體結(jié)構(gòu),制造MOS場(chǎng)效應(yīng)晶體管。（3） 薄膜：集成電路制造工藝中，需要在硅片表面生長(zhǎng)不同膜層。導(dǎo)電薄膜層和絕緣薄膜層對(duì)于能否在硅襯底上制作半導(dǎo)體器件是至關(guān)重要的。常用的硅薄膜有二氧化硅、氮化硅、多晶硅、氧化氮化硅等。二氧化硅：優(yōu)點(diǎn)：a二氧化硅是一種堅(jiān)硬和無(wú)孔（致密）的材料，可作為一種有效的阻擋層，用來(lái)隔離和保護(hù)硅內(nèi)的靈敏器件；b二氧化硅不能導(dǎo)電，是微芯片金屬層有效的絕緣體；c二氧化硅可作為硅表面選擇性摻雜的有效掩蔽層；d熱生長(zhǎng)的二氧化硅可以通過(guò)

13、束縛硅的懸掛鍵，從而減低它的表面態(tài)密度；e二氧化硅具有高的電介質(zhì)強(qiáng)度和電阻率，可作為MOS晶體管柵和源漏之間的介質(zhì)等。氮化硅：優(yōu)點(diǎn)：氮化硅能很好地抑制雜質(zhì)和潮氣的擴(kuò)散，因此通常被用作硅片的最終鈍化層；氮化硅還被用作掩膜材料，用于淺槽隔離工藝。多晶硅：優(yōu)點(diǎn)：多晶硅通過(guò)摻雜可得到特定的電阻，和二氧化硅有著優(yōu)良的界面特性，和后續(xù)高溫工藝的兼容性強(qiáng)，比金屬電極鋁有著更高的可靠性，在陡峭的結(jié)構(gòu)上能均勻地淀積，能實(shí)現(xiàn)柵的自對(duì)準(zhǔn)工藝，因此摻雜的多晶硅可作為柵電極。氧化氮化硅：優(yōu)點(diǎn)：a.氧化氮化硅兼有氧化硅和氮化硅的優(yōu)點(diǎn)。與氮化硅相比，氧化氮化硅改善了熱穩(wěn)定性、抗斷裂性、降低的膜應(yīng)力，。增加氮氧化硅膜中氧的含

14、量，會(huì)減少膜的折射率，使它成為光刻掩膜中有效的抗反射層；b.氧化氮化硅膜中的氮積累在硅界面處減少了拉伸的硅氧鍵濃度，減少了熱載流子的產(chǎn)生，因此對(duì)薄柵氧來(lái)說(shuō)，在硅或二氧化硅界面處的氧化氮化硅層可以改進(jìn)器件的電學(xué)性能。（4） 元件的連接配線：元件的鏈接配線會(huì)使用多晶硅、金屬硅化物或在鋁中摻雜百分之幾的硅。 多晶硅優(yōu)點(diǎn)：多晶硅摻雜后的電阻高度依賴于淀積溫度、摻雜濃度以及退火溫度對(duì)晶粒大小的影響，輕摻雜多晶硅在存儲(chǔ)單元、電容、薄膜晶體管可作為電阻。金屬硅化物可分為難熔金數(shù)硅化物或貴金屬和近貴金屬硅化物兩大類優(yōu)點(diǎn)：熔點(diǎn)高（大多在1500攝氏度以上），最低共熔溫度高（大多在1000攝氏度以上），電阻率低(

15、約為710·m)，硬度高，可用作金屬柵、肖特基接觸、歐姆接觸等。在鋁中摻雜百分之幾的硅優(yōu)點(diǎn)：當(dāng)純鋁和硅界面溫度升高時(shí)結(jié)尖刺發(fā)生，并導(dǎo)致硅向鋁中擴(kuò)散，易引起結(jié)短路。而在鋁中摻雜百分之幾的硅后，硅從襯底向鋁中溶解的速度會(huì)減慢。5.答：如圖所示，立體電容形成工藝過(guò)程： 用化學(xué)氣相沉積法在襯底上淀積了一層二氧化硅薄膜，然后在二氧化硅薄膜上再淀積一層氮化硅薄膜。接著，交叉反復(fù)在此基礎(chǔ)上淀積多晶硅（四層）和二氧化硅（五層），出現(xiàn)類似圖中所示結(jié)構(gòu)。光刻膠顯影，刻蝕出圖中相應(yīng)的凹槽,形成制作圓筒形電容器的圓孔，露出孔底部的即為圓筒狀電容器接觸電極處，再除去光刻膠。在此基礎(chǔ)上，用化學(xué)氣相沉積法在包括用

16、于制作圓筒狀電容器的圓筒孔內(nèi)壁和電容器接觸電極在內(nèi)的整個(gè)表面，鍍制多晶硅薄層。光刻膠顯影，刻蝕掉圓孔外的部分，形成圖中相應(yīng)結(jié)構(gòu)，再除去光刻膠。利用熱的磷酸溶液腐蝕掉二氧化硅形成圖示結(jié)構(gòu)。用熱氧化生長(zhǎng)法在所示結(jié)構(gòu)上生成一層薄的氧化層，在此基礎(chǔ)上再淀積多晶硅。6.答： （1）必要性：多層金屬技術(shù)在20世紀(jì)70年代就已經(jīng)出現(xiàn)，它使單個(gè)集成電路中上百萬(wàn)晶體管和支持元件的內(nèi)部互連成為可能，但是隨之而來(lái)的較大的表面起伏成為亞微米圖形制作的不利因素，因?yàn)楦鄬拥募尤胧构杵砻孀兊貌黄秸２黄秸墓杵砻嫘蚊彩遣焕硐氲?，它?dǎo)致了一些其他的問題，其中最嚴(yán)重的是無(wú)法在硅片表面進(jìn)行圖形制作，因?yàn)樗艿焦鈱W(xué)光刻中步進(jìn)

17、透鏡焦距深度的限制。先進(jìn)的IC需要至少6層禍根更多的金屬布線層，但層數(shù)增加時(shí)，硅片的表面起伏將更加顯著，而一個(gè)可接受的臺(tái)階覆蓋和間隙填充對(duì)于芯片的成品率和長(zhǎng)期可靠性是至關(guān)重要的。（2）解決的問題：傳統(tǒng)的平坦化技術(shù)有：反刻、玻璃回流、旋涂膜層。而目前，主要的平坦化工藝是化學(xué)機(jī)械平坦化。反刻它解決了原先硅片表面很近的臺(tái)階不平滑的問題，實(shí)現(xiàn)了局部平坦化，但是不能實(shí)現(xiàn)全局的平坦化。玻璃回流它解決了原來(lái)硅片表面臺(tái)階覆蓋處不平坦和硅片上有縫隙的問題，實(shí)現(xiàn)了部分平坦化，但不足以滿足深亞微米IC的多層金屬布線技術(shù)的要求。旋涂膜層它解決了在0.35微米及以上器件的制造中的平坦化和填充縫隙問題，但由于在先進(jìn)集成電路多層布線技術(shù)中的全局平坦化能力而受到限制?；瘜W(xué)機(jī)械平坦化它解決了硅器件